

Pozitif ve Negatif Lojik

Sıfır ve 1 değerini alan girişler ve çıkışlar, genel olarak, fiziksel bir büyüklüğün 2 farklı seviyesine karşı düşer: Gerilim, akım, basınç v.b.


Yüksek seviyeye 1, alçak seviyeye 0 karşı düşürülüyorsa buna pozitif lojik, aksi halde negatif lojik denir.


L (Low) düşük seviye, H (High) yüksek seviye olmak üzere, 2 girişli 1 çıkışlı bir kapının giriş-çıkış ilişkisi aşağıda gösterilmiştir.

Pozitif lojik kullanıldığı takdirde fiziksel devre bir VE kapısı, negatif lojik kullanıldığı takdirde de bir VEYA kapısı gerçeklemektedir.

Bir lojik devrenin tümünde ya pozitif ya da negatif lojik kullanılır.

	Fiziksel Devre				Pozitif Lojik				Negatif Lojik			
	Giri	Girişler: Çıkış:			Girişler:		Çıkış:		Girişler:		Çıkış:	
	×1	x2	Z		×1	x2	z		×1	x2	Z	
	L	L	L		0	0	0		1	1	1	
	L	Н	L		0	1	0		1	0	1	
	Н	L	L		1	0	0		0	1	1	
	Н	Н	Н		1	1	1		0	0	0	
		akademi.itu. <u>buzluca.info</u>	edu.tr/buzluca			<u>@ 08</u>	_	©2000	-2015 Fe	eza BUZLUC <i>i</i>	A	3.5






Sayısal Devreler (Lojik Devreleri)

Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/

Bir lojik ifade farklı şekillerde lojik bağlaçlar kullanılarak gerçeklenebilir.

Örnek: $Z = A' \cdot B' \cdot (C + D)$ $= (A' \cdot (B' \cdot (C + D)))$



Sadece 2 girişli kapılar

Elinizde var olan fiziksel kapılara göre lojik ifadeyi düzenlemek gerekir.

Yetkin İşlemler Kümesi (Functionally complete set)

Boole cebrinin tanımına göre VE, VEYA, TÜMLEME işlemleri ile tüm olası lojik fonksiyonları gerçeklemek mümkündür.

Bu nedenle bu işlemler **yetkin bir işlem kümesi** (Functionally complete set) oluştururlar.

- Bu işlemelerin dışında TVE (NAND) işlemi de tek başına yetkin bir işlemdir.
- Sadece TVE (NAND) bağlacı kullanarak tüm lojik fonksiyonları gerçeklemek mümkündür.
- Benzer şekilde TVEYA (NOR) da yetkin bir işlemdir.
- Sadece TVEYA (NOR) bağlacı kullanarak tüm lojik fonksiyonları gerçeklemek mümkündür.
- Bu özelliklerinden dolayı TVE ve TVEYA bağlaçlarına **evrensel bağlaçlar** (*universal gate*) adı verilir.

http://www.akademi.itu.edu.tr/buzluca http://www.buzluca.info



©2000-2015 Feza BUZLUCA

3.9

Sayısal Devreler (Lojik Devreleri)

Yetkin İşlem Özelliğinin Kanıtlanması

- TVE'nin tek başına bir yetkin işlem olduğunu kanıtlamak için VE, VEYA, TÜMLEME işlemlerinin her birinin sadece TVE bağlaçları (işlemleri) kullanılarak gerçekleştirilebileceğini göstermek gerekir.
- Aynı durum TVEYA bağlaçları (işlemleri) için de geçerlidir.
 Kanıtlama işlemleri aşağıda gösterilmiştir.

simgesi TVE işlemini,

↓ simgesi ise TVEYA'yı göstermek için kullanılmıştır.

•TÜMLEME: $x'=x \mid x$ $= (x \cdot x)'$ = x'• VE: $x \cdot y = (x \mid y)'$ • VEYA: $x + y = (x' \mid y')$ de Morgan $x + y = (x \mid y)'$ $x \cdot y = (x \mid y)'$ $x \cdot y = (x \mid y)'$

http://www.akademi.itu.edu.tr/buzluca http://www.buzluca.info



TVE - TVEYA Arasındaki İlişki


- TVE TVEYA Dönüşümleri
 - de Morgan: $(A + B)' = A' \bullet B'$

 $(A \bullet B)' = A' + B'$

• diğer bir yazım şekli: (A' • B')' = A + B

 $(A' + B')' = (A \cdot B)$

- Buna göre:
 - Girişleri tümlenmiş VE kapısı, TVEYA kapısının eşdeğeridir.
 - Girişleri tümlenmiş VEYA kapısı, TVE kapısının eşdeğeridir.
 - Girişleri tümlenmiş TVE kapısı, VEYA kapısının eşdeğeridir.
 - Girişleri tümlenmiş TVEYA kapısı, VE kapısının eşdeğeridir.



http://www.akademi.itu.edu.tr/buzluca http://www.buzluca.info **⊕** ⊕ ⊕

©2000-2015 Feza BUZLUCA

3.11

Sayısal Devreler (Lojik Devreleri)

Lojik fonksiyonların sadece TVE (veya TVEYA) bağlaçları ile gerçeklenmesi


TVE yetkin bir işlem olduğundan tüm lojik fonksiyonlar sadece TVE bağlaçları kullanılarak gerçeklenebilir. Aynı durum TVEYA bağlaçları için de geçerlidir.

Çarpımların toplamı (VElerin VEYAsı) şeklindeki fonksiyonların TVE (NAND) ile gerçeklenmesi:

Bu tür devrelerde tüm VE kapıları ve VEYA kapılarının yerine TVE kapıları yerleştirilebilir. Bu değişiklik devrenin çıkış fonksiyonunu etkilemez.

Aşağıda gösterildiği gibi VE kapılarının çıkışlarına, VEYA kapılarının da girişlerine tümleme elemanı yerleştirilirse TVE kapıları elde edilir.

Bir hatta peş peşe iki tümleme elemanı yerleştirilmesi herhangi bir değişikliğe neden olmaz. (a')' = a (Involution)




Cebirsel Dönüşüm:

İfadenin iki kere tümleyeni alınır.

$$Z = (A \cdot B) + (C \cdot D)$$

= $[((A \cdot B) + (C \cdot D))']'$
= $[(A \cdot B)' \cdot (C \cdot D)']'$ (De Morgan)
= $(A \mid B) \mid (C \mid D)$

Cebirsel olarak sınama:



$$Z = [(A \cdot B)' \cdot (C \cdot D)']'$$
 Sağdaki devrenin ifadesi
= $[(A' + B') \cdot (C' + D')]'$
= $[(A' + B')' + (C' + D')']$
= $(A \cdot B) + (C \cdot D) \checkmark$ Soldaki devrenin ifadesi

http://www.akademi.itu.edu.tr/buzluca http://www.buzluca.info



©2000-2015 Feza BUZLUCA

3.13

Sayısal Devreler (Lojik Devreleri)

Sınırlı sayıda girişe sahip kapılar ile tasarım

Çok sayıda değişkene sahip olan çarpımları (toplamları) bazen az sayıda (örneğin 2) girişe sahip kapılar kullanarak gerçeklemek gerekir.


Örnek:

$$Z = \overline{ABC} + \overline{ACD}$$

Bu ifadeyi sadece 2 girişli TVE (NAND) kapıları kullanarak gerçekleyiniz.

Çözüm 1:


1. Bool cebrinin klasik kapıları ile gerçekleme





2. TVE kapılarına dönüşümü sağlamak için gerekli yerlere tümleme (NOT) kapılarının yerleştirilmesi

http://www.akademi.itu.edu.tr/buzluca http://www.buzluca.info











Toplamların çarpımı (VEYA'ların VE'si) şeklindeki fonksiyonların TVEYA (NOR) ile gerçeklenmesi:

Bu tür devrelerde tüm VEYA kapıları ve VE kapılarının yerine TVEYA kapıları yerleştirilebilir. Bu değişiklik devrenin çıkış fonksiyonunu etkilemez.

Aşağıda gösterildiği gibi VEYA kapılarının çıkışlarına, VE kapılarının da girişlerine tümleme elemanı yerleştirilirse TVEYA kapıları elde edilir.

Bir hatta peş peşe iki tümleme elemanı yerleştirilmesi herhangi bir değişikliğe neden olmaz.






Zaman Diyagramları (Timing Diagrams)

- Sayısal devrelerin zaman içindeki davranışlarını (giriş/çıkış ilişkisini) gösteren diyaqramlardır.
- \cdot x ekseninde zaman, y ekseninde ise girişlerin ve çıkışların lojik değerleri (0/1 veya L/H) yer alır.


Daha ayrıntılı zaman diyagramlarında y ekseninde elektriksel büyüklükler de (gerilim veya akım) yazılır.

• Fiziksel elemanların elektriksel özeliklerinden dolayı ortaya çıkan bazı durumların doğruluk tablosu ile gösterilmesi mümkün değildir. Böyle durumlarda devrelerin zaman diyagramlarını incelemek gerekir.

Örnek:



Yandaki diyagramda devrenin sadece lojik davranışı gösterilmiş, daha sonra anlatılacak olan gecikmeler dikkate alınmamıştır.



http://www.akademi.itu.edu.tr/buzluca http://www.buzluca.info



©2000-2015 Feza BUZLUCA


3.19

Sayısal Devreler (Lojik Devreleri)

Propagasyon (Yayılma) Gecikmesi (Propagation Delay)

Sayısal elemanları oluşturan elektronik devrelerin fiziksel yapılarından dolayı bir sayısal elemanın (örneğin bir lojik bağlacın) girişine uygulanan işaret (lojik değer) ancak belli bir süre geçtikten sonra o elemanın çıkışında etkili olur.

Giriş işaretinin elemanın içinde yol alarak çıkışı etkilemesi için geçen zaman o elamanın **propagasyon (yayılma) gecikmesi**ni belirler.



Propagasyon gecikmesi lojik devrenin çalışma hızını belirler.

Devrenin girişlerindeki değerler, devre bir önceki işini bitirinceye kadar sabit tutulmalıdır. Devrenin girişine yeni değerler ancak eski girişler işlendikten sonra verilebilir.

http://www.akademi.itu.edu.tr/buzluca http://www.buzluca.info



