Міністерство освіти і науки України

Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

3 лабораторної роботи №1

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA»

Варіант 18

Виконав: ст. гр. КІ-201

Луцик H. I.

Прийняв:

Козак Н. Б.

Мета роботи:

Інсталювати та ознайомитися з середовищем розробки Xilinx ISE. Ознайомитися зі стендом Elbert V2 – Spartan 3A FPGA.

Етапи роботи:

- 1. Інсталяція Xilinx ISE та додавання ліцензії. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM
- 2. Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Віт файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Варіант виконання роботи:

Мій номер в списку — 18. Нижче наведена таблиця вхідних та вихідних сигналів для мого варіанту.

in_3 in 2 in_1 in 0 out 0 out 1 out 2 out 3 out 4

Табл.1.1. Вхідні та вихідні сигнали.

Виконання роботи:

Мінімізація формул вихідних сигналів:

Map

	$\overline{C}.\overline{D}$	$\overline{C}.D$	C.D	C.D
$\overline{A}.\overline{B}$	1	1	0	0
$\overline{A}.B$	1	1	0	0
A.B	1	0	0	0
$A.\overline{B}$	0	0	1	1

Map Layout

	$\overline{C}.\overline{D}$	C.D	C.D	$C.\overline{D}$
$\overline{A}.\overline{B}$	0	1	3	2
$\overline{A}.B$	4	5	7	6
A.B	12	13	15	14
$A.\overline{B}$	8	9	11	10

Groups

(0,1,4,5)	$\overline{A}.\overline{C}$
(4,12)	$B.\overline{C}.\overline{D}$
(10,11)	A.B.C

$$y = A'C' + BC'D' + AB'C$$

Map

	$\overline{C}.\overline{D}$	C.D	C.D	$C.\overline{D}$	
$\overline{A}.\overline{B}$	0	0	0	0	
\overline{A} .B	0	0	0	0	
A.B	1	1	1	1	
$A.\overline{B}$	0	0	0	0	

Map Layout

	$\overline{C}.\overline{D}$	$\overline{C}.D$	C.D	C.D
$\overline{A}.\overline{B}$	0	1	3	2
A.B	4	5	7	6
A.B	12	13	15	14
$A\overline{B}$	8	9	11	10

Groups

$$y = AB$$

Map

	$\overline{C}.\overline{D}$	$\overline{C}.D$	C.D	$C.\overline{D}$
$\overline{A}.\overline{B}$	0	0	1	0
$\overline{A}.B$	0	0	0	0
A.B	0	0	0	0
$A.\overline{B}$	0	0	0	0

Map Layout

	$\overline{C}.\overline{D}$	$\overline{C}.D$	C.D	$C.\overline{D}$
$\overline{A}.\overline{B}$	0	1	3	2
$\overline{A}.B$	4	5	7	6
A.B	12	13	15	14
$A.\overline{B}$	8	9	11	10

Groups



y = A'B'CD

Map

	$\overline{C}.\overline{D}$	C.D	C.D	$C.\overline{D}$
$\overline{A}.\overline{B}$	1	1	1	1
A.B	0	1	0	1
A.B	0	1	0	0
$A.\overline{B}$	0	0	1	0

Map Layout

	$\overline{C}.\overline{D}$	C.D	C.D	C.D
$\overline{A}.\overline{B}$	0	1	3	2
A.B	4	5	7	6
A.B	12	13	15	14
$A.\overline{B}$	8	9	11	10

Groups

(0,1,2,3)	Ā.B
(2,6)	Ā.C.D
(3,11)	B.C.D
(5.13)	B.C.D

y = A'B' + A'CD' + B'CD + BC'D

		Мар						
	Мар							
	$\overline{C}.\overline{D}$	$\overline{C}.D$	C.D	$C.\overline{D}$				
$\overline{A}.\overline{B}$	1	0	0	0				
\overline{A} .B	0	0	0	0				
A.B	0	0	0	0				
$A.\overline{B}$	1	0	0	0				
	Ma	p Lay	out					
	$\overline{C}.\overline{D}$	\overline{C} .D	C.D	$C.\overline{D}$				
$\overline{A}.\overline{B}$		1	3	2				
\overline{A} .B	4	5	7	6				
A.B	12	13	15	14				
$A.\overline{B}$	8	9	11	10				
-								
G	roups	3						
(0,8)	$(0,8)$ $\overline{B}.\overline{C}.\overline{D}$							
(-,-)								
y = B	C'D'							




Рис 1.1. Схема з шиною вхідних сигналів.

Рис 1.2. Файл з призначенням фізичних входів та виходів для сигналів.








Рис 1.3. Повна симуляція роботи схеми в ISim.

Порівняння сигналів:


























Puc 1.4.1 – 1.4.16. Порівняння сигналів з Табл.1.1 та симуляції ІЅіт.

Висновок:

В ході виконання цієї лабораторної роботи я ознайомився з середовищем розробки Xilinx ISE. В цьому середовищі я розробив схему, згідно з таблицею істинності для мого варіанту. Я протестував усі можливі комбінації вхідних сигналів в ISim та порівняв вихідні сигнали з таблицею істиності. Також я ознайомився зі стендом Elbert V2 – Spartan 3A FPGA.