Міністерство освіти і науки України

Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

3 лабораторної роботи №2

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Структурний опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan3A FPGA»

Варіант 18(6)

Виконав: ст. гр. КІ-201

Луцик Н. І.

Прийняв:

Козак Н. Б.

Мета роботи:

На базі стенда реалізувати цифровий автомат світлових ефектів згідно заданих вимог.

Етапи роботи:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів.
- 4. Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.
- 7. Інтегрувати створений автомат зі стендом додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.
- 8. Згенерувати файал та перевірити роботу за допомогою стенда Elbert V2 Spartan3A FPGA.
- 9. Підготувати і захистити звіт.

Варіант виконання роботи:

Пристрій повинен реалізувати комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0
2	1	1	1	0	0	0	0	0
3	1	1	1	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	1	1	0	0
6	0	0	0	0	1	1	1	0
7	0	0	0	0	1	1	1	1

Табл.1.1 Вихідні сигнали для кожного стану.

• Пристрій повинен використовувати тактовий сигнал 12МНz від мікроконтролера і знижувати частоту за допомогою внутрішнього подільника Мікроконтролер є частиною стенда Elbert V2 – Spartan3A FPGA. Тактовий сигнал заведено на вхід LOC = P129 FPGA.

- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
 - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід (TEST) для подачі логічної <1> на всі непарні виходи:
 - Якщо TEST=0 то автомат перемикає сигнали на виходах згідно заданого алгоритму.
 - \circ Якщо *TEST=1* то на непарних виходах (7, 5, 3, 1) повинна бути логічна «1» (непарні *LED* увімкнені).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів.
- Для керування сигналами RESET/TEST використати будь які з PUSH BUTTON кнопок.

Виконання роботи:

1) Логіку переходів реалізувати з використанням мови опису апаратних засобів.

Табл.2.2.1-2.2.3. Логіка переходів для всіх станів автомата.

1.

MODE	CUR_STATE(2)	CUR_STATE(1)	CUR_STATE(0)	NEXT_STATE(0)
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

MODE	CUR_STATE(2)	CUR_STATE(1)	CUR_STATE(0)	NEXT_STATE(1)
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

3.

MODE	CUR_STATE(2)	CUR_STATE(1)	CUR_STATE(0)	NEXT_STATE(2)
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Мінімізовані функції наступних станів автомата:

 $NEXT_STATE(0) = not(CURR_STATE(0));$

 $NEXT_STATE(1) = ((not(MODE) \ and \ not(CURR_STATE(1)) \ and \\ CURR_STATE(0)) \ or \ (not(MODE) \ and \ CURR_STATE(1) \ and \\ not(CURR_STATE(0))) \ or \ (MODE \ and \ CURR_STATE(1)) \ and \\ not(CURR_STATE(0))) \ or \ (MODE \ and \ CURR_STATE(1)) \ and \ CURR_STATE(0)));$

NEXT_STATE(2) <= ((not(MODE) and CURR_STATE(2) and not(CURR_STATE(1))) or (CURR_STATE(2) and CURR_STATE(1)) and not(CURR_STATE(0))) or (MODE and CURR_STATE(2) and CURR_STATE(0)) or (not(MODE) and not(CURR_STATE(2)) and CURR_STATE(1) and CURR_STATE(0)) or (MODE and not(CURR_STATE(2)) and not(CURR_STATE(1)) and not(CURR_STATE(0)));

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity TRANSITION_LOGIC is
   Port (CURR_STATE : in std_logic_vector(2 downto 0);
         MODE : in std logic;
         NEXT STATE : out std logic vector(2 downto 0)
end TRANSITION LOGIC;
architecture TRANSITION LOGIC ARCH of TRANSITION LOGIC is
   NEXT_STATE(0) <= (not(CURR_STATE(0))) after 1 ns;</pre>
   NEXT_STATE(1) <= (((not(MODE) and not(CURR_STATE(1)) and CURR_STATE(0)) or</pre>
                      (not(MODE) and CURR_STATE(1) and not(CURR_STATE(0))) or
                      (MODE and not(CURR_STATE(1)) and not(CURR_STATE(0))) or
                      (MODE and CURR STATE(1) and CURR STATE(0)))) after 1 ns;
   NEXT_STATE(2) <= (((not(MODE) and CURR_STATE(2) and not(CURR_STATE(1))) or
                      (CURR STATE(2) and CURR STATE(1) and not(CURR STATE(0))) or
                      (MODE and CURR_STATE(2) and CURR_STATE(0)) or
                      (not(MODE) and not(CURR_STATE(2)) and CURR_STATE(1) and CURR STATE(0)) or
                      (MODE and not(CURR_STATE(2)) and not(CURR_STATE(1)) and not(CURR_STATE(0))))) after 1 ns;
end TRANSITION LOGIC ARCH;
```

Puc.2.1. VHDL опис логіки переходів.




Рис.2.2. Граф переходів автомата між станами.

2) Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів VHDL.

Логічні вирази для вихідних сигналів:

```
\begin{split} & \text{OUT\_BUS}(0) <= \text{not}(\text{IN\_BUS}(2)); \\ & \text{OUT\_BUS}(1) <= ((\text{not}(\text{IN\_BUS}(2)) \text{ and IN\_BUS}(0)) \text{ or } (\text{not}(\text{IN\_BUS}(2)) \text{ and } \text{IN\_BUS}(1))) \text{ or } \text{TEST}; \\ & \text{OUT\_BUS}(2) <= (\text{not}(\text{IN\_BUS}(2)) \text{ and } \text{IN\_BUS}(1)); \\ & \text{OUT\_BUS}(3) <= (\text{not}(\text{IN\_BUS}(2)) \text{ and } \text{IN\_BUS}(1) \text{ and } \text{IN\_BUS}(0)) \text{ or } \text{TEST}; \\ & \text{OUT\_BUS}(4) <= \text{IN\_BUS}(2); \\ & \text{OUT\_BUS}(5) <= ((\text{IN\_BUS}(2) \text{ and } \text{IN\_BUS}(0)) \text{ or } (\text{IN\_BUS}(2) \text{ and } \text{IN\_BUS}(1))) \text{ or } \text{TEST}; \\ & \text{OUT\_BUS}(6) <= (\text{IN\_BUS}(2) \text{ and } \text{IN\_BUS}(1)); \\ & \text{OUT\_BUS}(7) <= (\text{IN\_BUS}(2) \text{ and } \text{IN\_BUS}(1) \text{ and } \text{IN\_BUS}(0)) \text{ or } \text{TEST}; \\ \end{aligned}
```

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 4 entity OUTPUT_LOGIC is
      OUT_BUS : out std_logic_vector(7 downto 0)
   end OUTPUT LOGIC;
 11 architecture OUTPUT_LOGIC_ARCH of OUTPUT_LOGIC is
 13 begin
14
        OUT BUS(0) <= (not(IN_BUS(2))) after 1 ns;
 15
        OUT_BUS(1) <= (((not(IN_BUS(2)) and IN_BUS(0)) or (not(IN_BUS(2)) and IN_BUS(1))) or TEST) after 1 ns;
16
 17
        OUT_BUS(2) <= ((not(IN_BUS(2)) and IN_BUS(1))) after 1 ns;
        OUT BUS(3) <= ((not(IN BUS(2)) and IN BUS(1) and IN BUS(0)) or TEST) after 1 ns;
 18
 19
        OUT BUS(4) <= (IN BUS(2)) after 1 ns;
       OUT_BUS(5) <= (((IN_BUS(2) and IN_BUS(0)) or (IN_BUS(2) and IN_BUS(1))) or TEST) after 1 ns;
 20
 21
        OUT_BUS(6) <= ((IN_BUS(2) and IN_BUS(1))) after 1 ns;
        OUT BUS(7) <= ((IN BUS(2) and IN BUS(1) and IN BUS(0)) or TEST) after 1 ns;
 22
 23
 24 end OUTPUT LOGIC ARCH;
 25
 26
 27
 28
```

Puc.2.4. VHDL onuc вихідних сигналів.

3) Згенерувати символи для описів логіки переходів та логіки формування вихілних сигналів.




Рис.2.5. Згенеровані схематичні символи.

4) Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему за допомогою ISE WebPACK Schematic Capture. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.




Рис. 2.6. Інтеграція всіх створених компонентів разом з пам'ятю стану автомата.


5) Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.




Рис.2.7. Результати симуляції логіки переходів в ISim.



 $Puc. 2.8.1. \ Peзультати \ cuмуляції логіки вихідних сигналів в ISim(TEST = 0).$




 $Puc. 2.8. 2. \ Peзультати \ cuмуляції логіки вихідних сигналів в <math>ISim(TEST=1).$



Puc.2.9. Peзультати симуляції автомата (MODE = 0, TEST = 0, RESET = 0).



Puc.2.10. Peзультати симуляції автомата (MODE = 1, TEST = 0, RESET = 0).



 $Puc.2.11.\ Peзультати\ cuмуляції\ автомата\ (MODE=0,\ TEST=1,\ RESET=0).$



Puc.2.12. Peзультати симуляції автомата (<math>MODE = 1, TEST = 1, RESET = 0).



Puc.2.13. Peзультати симуляції автомата (MODE = 0, TEST = 0, RESET = 1).




Puc.2.14. Peзультати симуляції автомата (MODE = 1, TEST = 0, RESET = 1).




Puc.2.15. Peзультати симуляції автомата (MODE = 0, TEST = 1, RESET = 1).




Puc.2.16. Peзультати симуляції автомата (MODE = 1, TEST = 1, RESET = 1).




Puc.2.17. Peзультати симуляції фінальної схеми (<math>MODE = 0, TEST = 0).




Puc.2.18. Peзультати симуляції фінальної схеми (<math>MODE = 1, TEST = 0, RESET = 0).




Puc.2.19. Peзультати симуляції фінальної схеми (MODE = 0, TEST = 1, RESET = 0).




Puc.2.20. Peзультати симуляції фінальної схеми (<math>MODE = 1, TEST = 1, RESET = 0).




Puc.2.21. Peзультати симуляції фінальної схеми (<math>MODE = 0, TEST = 0, RESET = 1).



Puc.2.22. Peзультати симуляції фінальної схеми (MODE = 1, TEST = 0, RESET = 1).



Puc.2.23. Peзультати симуляції фінальної схеми (MODE = 0, TEST = 1, RESET = 1).



 $Puc. 2.24.\ Peзультати\ cuмуляції\ фінальної\ cxemu\ (MODE = 1,\ TEST = 1,\ RESET = 1).$

6) Інтегрувати створений автомат зі стендом Elbert V2 – Spartan3A FPGA. Додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.




Рис.2.25. Автомат світлових сигналів та подільник тактового сигналу.

```
# UCF for ElbertV2 Development Board # UCF for ElbertV2 Development # UCF for
```

Рис.2.26. Призначення фізичних входів та виходів.

Висновок:

В ході виконання цієї лабораторної роботи я реалізував на базі стенда Elbert V2 – Spartan3A FPGA цифровий автомат світлових ефектів згідно заданих вимог.