

中国科学院大学

《计算机组成原理(研讨课)》实验报告

姓名 孙广润, 刘钰, 蔡合森 箱子编号 18 实验项目编号 实践任务 12,13
实验名称 异常与中断设计专题

一、 添加系统调用异常支持

• 代码修改说明。

按照书中说明,我们先增加了一些异常指令有效信号

```
1 //新添加异常指令有效信号
2 assign inst_csrrd =op_31_26_d[6'h01] &op_25_24_d[2'h0] &rj==5'h0;
3 assign inst_csrwr =op_31_26_d[6'h01] &op_25_24_d[2'h0] &rj==5'h1;
4 assign inst_csrchg =op_31_26_d[6'h01] &op_25_24_d[2'h0]&~inst_csrrd &~inst_csrwr;
5 assign inst_ertn = op_31_26_d[6'h01] &op_25_22_d[4'h9] &op_21_20_d[2'h0] &op_19_15_d[5'h10] &op_14_10_d[5'h0e] &rj==5'h0 &op_4_0_d[5'h0];
6 assign inst_syscall =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h2] &op_19_15_d[5'h16];
```

将不同的 CSR 寄存器根据 csr_num 进行选择,将相应寄存器的值组合并输出。同时,两个输出信号 ex_entry 和 ex_epc 分别用于处理异常的入口地址和异常发生时的程序计数器(PC)。

```
1 assign csr_crmd_rvalue ={23'b0,csr_crmd_datm,csr_crmd_datf,csr_crmd_pg,csr_crmd_da,csr_crmd_ie,csr_crmd_plv};
2 assign csr_prmd_rvalue ={29'b0,csr_prmd_pie,csr_prmd_pplv};
3 assign csr_estat_rvalue ={1'b0,csr_estat_esubcode,csr_estat_ecode,3'b0,csr_estat_is[12:11],1'b0,csr_estat_is[9:0]};
4 assign csr_era_rvalue =csr_era_pc;
5 assign csr_eentry_rvalue ={csr_eentry_va,6'b0};
6
7 assign csr_rvalue = csr_num ==`CSR_CRMD ?csr_crmd_rvalue :
8                     csr_num ==`CSR_PRMD ?csr_prmd_rvalue :
9                     csr_num ==`CSR_ESTAT ?csr_estat_rvalue :
10                    csr_num ==`CSR_ERA ?csr_era_rvalue :
11                    csr_num ==`CSR_EENTRY ?csr_eentry_rvalue :
12                    csr_num ==`CSR_SAVE0 ?csr_save0 :
13                    csr_num ==`CSR_SAVE1 ?csr_save1 :
14                    csr_num ==`CSR_SAVE2 ?csr_save2 :
15                    csr_num ==`CSR_SAVE3 ?csr_save3 :
16                    32'b0;
17 assign ex_entry =csr_eentry_rvalue;
18 assign ex_epc =csr_era_rvalue;
```

接下来是对控制状态寄存器(CSR)进行读写操作的 Verilog 实现,对以下寄存器(CSR_CRMD、CSR_PRMD、CSR_ESTAT、CSR_ERA、CSR_EENTRY、以及 CSR_SAVE0 3)的多个字段的更新逻辑。

```
1 //CRMD 的 PLV 域以及 IE 域
2 //csr_crmd_plv: 表示当前特权等级; csr_crmd_ie: 表示全局中断使能。
3 //当 reset 时,将 csr_crmd_plv 设为 2'b00(表示最高特权等级),将 csr_crmd_ie 设为关闭状态。
4 //当异常(wb_ex)发生时,将 csr_crmd_plv 和 csr_crmd_ie 都设置为最低特权等级和禁用中断。
5 //当 ertn_flush(异常返回)时,从 PRMD 寄存器中恢复以前的特权等级和中断使能状态。
6 //如果执行CSR写操作(csr_we)并且操作的目标是 CSR_CRMD,根据写掩码(csr_wmask)对 PLV 和 IE 进行有选择性的更新
7 always @(posedge clk) begin
8     if(reset) begin
9         csr_crmd_plv <=2'b00;
10        csr_crmd_ie <=1'b0;
11    end
12    else if(wb_ex)begin
13        csr_crmd_plv <=2'b00;
14        csr_crmd_ie <=1'b0;
15    end
16    else if(ertn_flush) begin
17        csr_crmd_plv <=csr_prmd_pplv;
```

```

18     csr_crmd_ie <=csr_prmd_pie;
19 end
20 else if(csr_we &&csr_num ==`CSR_CRMD) begin
21     csr_crmd_plv <=csr_wmask[`CSR_CRMD_PLV] &csr_wvalue[`CSR_CRMD_PLV]
22         | ~csr_wmask[`CSR_CRMD_PLV] &csr_crmd_plv;
23     csr_crmd_ie <=csr_wmask[`CSR_CRMD_IE] &csr_wvalue[`CSR_CRMD_IE]
24         | ~csr_wmask[`CSR_CRMD_IE] &csr_crmd_ie;
25 end
26 end
27
28 //CRMD 的DA、PG、DATF、DATM 域
29 //当 reset 时，字段 csr_crmd_da、csr_crmd_pg、csr_crmd_datf 和 csr_crmd_datm 被初始化为各自的默认值
30 always @(posedge clk) begin
31     if (reset) begin
32         csr_crmd_da <=1'b1;
33         csr_crmd_pg <=1'b0;
34         csr_crmd_datf <=2'b00;
35         csr_crmd_datm <=2'b00;
36     end
37 end
38
39 //PRMD 的 PPLV 域以及 PIE 域
40 //当发生异常 (wb_ex) 时，将 CSR_CRMD 的 PLV 和 IE 保存到 CSR_PRMD 中
41 //如果执行CSR写操作并且目标是 CSR_PRMD，根据写掩码选择性更新 PPLV 和 PIE
42 always @(posedge clk) begin
43     if(wb_ex)begin
44         csr_prmd_pplv <=csr_crmd_plv;
45         csr_prmd_pie <=csr_crmd_ie;
46     end
47     else if(csr_we &&csr_num==`CSR_PRMD) begin
48         csr_prmd_pplv <=csr_wmask[`CSR_PRMD_PPLV] &csr_wvalue[`CSR_PRMD_PPLV]
49             | ~csr_wmask[`CSR_PRMD_PPLV] &csr_prmd_pplv;
50         csr_prmd_pie <=csr_wmask[`CSR_PRMD_PIE] &csr_wvalue[`CSR_PRMD_PIE]
51             | ~csr_wmask[`CSR_PRMD_PIE] &csr_prmd_pie;
52     end
53 end
54
55 //ESTAT 的 IS 域
56 //当发生异常 (wb_ex) 时，异常代码 wb_ecode 和子代码 wb_esubcode 被写入 csr_estat_ecode 和 csr_estat_esubcode
57 //低位 csr_estat_is[1:0] 会在CSR写操作时选择性更新。其他中断状态位被初始化为0，或保留位为0
58 always @(posedge clk) begin
59     if(wb_ex)begin
60         csr_estat_is[1:0] <=2'b00;
61     end
62     else if(csr_we &&csr_num==`CSR_ESTAT) begin
63         csr_estat_is[1:0] <=csr_wmask[`CSR_ESTAT_IS10] &csr_wvalue[`CSR_ESTAT_IS10]
64             | ~csr_wmask[`CSR_ESTAT_IS10] &csr_estat_is[1:0];
65     end
66     csr_estat_is[9:2] <=8'b0;
67     csr_estat_is[10] <=1'b0;
68     csr_estat_is[12:11] <=2'b0;
69 end
70
71 //ESTAT 的 ECODE 域以及 ESUBCODE 域
72 always @(posedge clk) begin
73     if(wb_ex)begin
74         csr_estat_ecode <=wb_ecode;
75         csr_estat_esubcode <=wb_esubcode;
76     end
77 end
78
79 //ERA 的 PC 域
80 //当发生异常 (wb_ex) 时，将当前的PC (wb_pc) 存入 CSR_ERA。
81 //如果执行CSR写操作并且目标是 CSR_ERA，根据写掩码选择性更新PC值
82 always @(posedge clk) begin
83     if(wb_ex)begin
84         csr_era_pc <=wb_pc;
85     end

```

```

86     else if(csr_we &&csr_num==`CSR_ERA) begin
87         csr_era_pc <=csr_wmask[`CSR_ERA_PC] &csr_wvalue[`CSR_ERA_PC]
88             | ~csr_wmask[`CSR_ERA_PC] &csr_era_pc;
89     end
90 end
91
92 //EENTRY 的 VA 域
93 //当执行CSR写操作并且目标是 CSR_EENTRY 时，根据写掩码选择性更新异常入口地址的高位
94 always @(posedge clk) begin
95     if(csr_we &&csr_num==`CSR_EENTRY) begin
96         csr_eentry_va <=csr_wmask[`CSR_EENTRY_VA] &csr_wvalue[`CSR_EENTRY_VA]
97             | ~csr_wmask[`CSR_EENTRY_VA] &csr_eentry_va;
98     end
99 end
100
101 //SAVE0~3 的数据域
102 //如果执行CSR写操作并且目标是 CSR_SAVE0-CSR_SAVE3，根据写掩码选择性更新这些寄存器的数据域
103 always @(posedge clk) begin
104     if(csr_we &&csr_num==`CSR_SAVE0) begin
105         csr_save0 <=csr_wmask[`CSR_SAVE0_DATA] &csr_wvalue[`CSR_SAVE0_DATA]
106             | ~csr_wmask[`CSR_SAVE0_DATA] &csr_save0;
107     end
108     else if(csr_we &&csr_num==`CSR_SAVE1) begin
109         csr_save1 <=csr_wmask[`CSR_SAVE1_DATA] &csr_wvalue[`CSR_SAVE1_DATA]
110             | ~csr_wmask[`CSR_SAVE1_DATA] &csr_save1;
111     end
112     else if(csr_we &&csr_num==`CSR_SAVE2) begin
113         csr_save2 <=csr_wmask[`CSR_SAVE2_DATA] &csr_wvalue[`CSR_SAVE2_DATA]
114             | ~csr_wmask[`CSR_SAVE2_DATA] &csr_save2;
115     end
116     else if(csr_we &&csr_num==`CSR_SAVE3) begin
117         csr_save3 <=csr_wmask[`CSR_SAVE3_DATA] &csr_wvalue[`CSR_SAVE3_DATA]
118             | ~csr_wmask[`CSR_SAVE3_DATA] &csr_save3;
119     end
120 end

```

相关信号的一些修改，都在末尾添加相关的信号有效（比如我们对于 need_rd 与 src_reg_is_rd 两个信号添加 inst_csrwr 与 Inst_csrxchg）

```

1  assign need_rd = inst_beq |inst_bne |inst_st_b |inst_st_h |inst_st_w |inst_blt |inst_bge |inst_bltu |inst_bgeu |inst_csrwr |
    inst_csrxchg;
2
3  assign src_reg_is_rd =inst_beq |inst_bne |inst_st_b |inst_st_h |inst_st_w |inst_blt |inst_bge |inst_bltu |inst_bgeu |inst_csrwr |
    inst_csrxchg;
4
5  assign gr_we      = ~inst_st_b &~inst_st_h &~inst_st_w &~inst_beq &~inst_bne &~inst_b &~inst_blt &~inst_bge &~inst_bltu &~
    inst_bgeu &~inst_ertn &~inst_syscall;
6
7  assign br_target =(inst_beq ||inst_bne ||inst_bl ||inst_b ||inst_blt ||inst_bge ||inst_bltu ||inst_bgeu) ?(pc_ID +br_offs) :
    (inst_ertn)?ex_epc:
    (inst_syscall)?ex_entry:
    (rj_value +jirl_offs); /*inst_jirl*/
8
9
10
11
12  assign EX_final_result =div_signed_r ?(get_div_or_mod_r ?sdiv_result[63:32] :sdiv_result[31:0]):
13      div_unsigned_r ?(get_div_or_mod_r ?udiv_result[63:32] :udiv_result[31:0]):
14  +
    (is_csr_EX)?csr_rvalue_EX://csr指令直接从csr中取值
15      alu_result;

```

我们对上次命名进行修改，以下一级进入阶段的名称命名，更加符合惯例，在整个工程中都进行了修改，在 patch 文件中都可以看到，这里仅以一个 patch 文件中的例子说明，不做多余赘述。

```

1  -assign dest_EX_ID =dest_EX &{5{gr_we_EX}} &{5{ID_valid}};
2  -assign dest_MEM_ID =dest_MEM &{5{gr_we_MEM}} &{5{EX_valid}};
3  -assign dest_WB_ID =dest_WB &{5{gr_we_WB}} &{5{MEM_valid}};
4  +assign dest_EX_ID =dest_EX &{5{gr_we_EX}} &{5{EX_valid}};

```

```

5 +assign dest_MEM_ID =dest_MEM &{5{gr_we_MEM}} &{5{MEM_valid}};
6 +assign dest_WB_ID =dest_WB &{5{gr_we_WB}} &{5{WB_valid}};

```

二、 添加其他异常支持

我们的 cpu 对于 CSR 寄存器的管理统一设置在 ID 阶段。其他异常里边,大部分我们都可以在 ID 阶段检测到,为简单起见,直接在 ID 阶段跳转并复用分支指令的通路。对于比较特殊的 ale 异常最早只能在 EX 阶段检测到,专门仿照 branch 的通路给它添加 EX 级跳转,EX 跳转要同时清空前两级的错取指令。

添加 rdentvl.w,rdentvh.w 和 rdentid 三条指令。这里 rdentvl.w 和 rdentvh.w 两条指令分别读取计时器的低 32 位和高 32 位值写入到第 rd 项寄存器中。rdentid 指令读取的就是 TID 控制状态寄存器中的内容 rdentvl.w 和 rdentvh.w 指令在执行、访存、写回级读取 64 位的计时器的值 rdentid 指令所读的 TID 控制状态寄存器可以被 CSR 指令修改,我们将 rdentid 的读取是放在 EX 阶段。在对 EX_Final_result 进行赋值的时候进行替换。

```

1 assign inst_break =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h2] &op_19_15_d[5'h14];
2 //新添加rdcnt指令有效信号
3 assign inst_rdcntvl_w =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h0] &op_19_15_d[5'h0] &op_14_10_d[5'h18] &op_9_5_d[5'h0];
4 assign inst_rdcntvh_w =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h0] &op_19_15_d[5'h0] &op_14_10_d[5'h19] &op_9_5_d[5'h0];
5 assign inst_rdcntid_w =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h0] &op_19_15_d[5'h0] &op_14_10_d[5'h18] &op_4_0_d[5'h0];

```

根据 csr_num 选择对应的值即可。

```

1 assign csr_crmd_rvalue = {23'b0,csr_crmd_datm,csr_crmd_datf,csr_crmd_pg,csr_crmd_da,csr_crmd_ie,csr_crmd_plv};
2 assign csr_prmd_rvalue = {29'b0,csr_prmd_pie,csr_prmd_pplv};
3 assign csr_ecfg_rvalue = {19'b0,csr_ecfg_lie};
4 assign csr_estat_rvalue = {1'b0,csr_estat_esubcode,csr_estat_ecode,3'b0,csr_estat_is[12:11],1'b0,csr_estat_is[9:0]};
5 assign csr_era_rvalue = csr_era_pc;
6 assign csr_badv_rvalue = csr_badv_vaddr;
7 assign csr_eentry_rvalue = {csr_eentry_va,6'b0};
8 assign csr_tid_rvalue = csr_tid_tid;
9 assign csr_tcfg_rvalue = {csr_tcfg_initval,csr_tcfg_periodic,csr_tcfg_en};
10 assign csr_tval_rvalue = csr_tval_timeval;
11 assign csr_ticlr_rvalue = {31'b0,csr_ticlr_clr};
12
13 assign csr_rvalue = csr_num == `CSR_CRMD ? csr_crmd_rvalue :
14                    csr_num == `CSR_PRMD ? csr_prmd_rvalue :
15                    csr_num == `CSR_ECFG ? csr_ecfg_rvalue :
16                    csr_num == `CSR_ESTAT ? csr_estat_rvalue :
17                    csr_num == `CSR_ERA ? csr_era_rvalue :
18                    csr_num == `CSR_BADV ? csr_badv_rvalue :
19                    csr_num == `CSR_EENTRY ? csr_eentry_rvalue :
20                    csr_num == `CSR_SAVE0 ? csr_save0 :
21                    csr_num == `CSR_SAVE1 ? csr_save1 :
22                    csr_num == `CSR_SAVE2 ? csr_save2 :
23                    csr_num == `CSR_SAVE3 ? csr_save3 :
24                    csr_num == `CSR_TID ? csr_tid_rvalue :
25                    csr_num == `CSR_TCFG ? csr_tcfg_rvalue :
26                    csr_num == `CSR_TVAL ? csr_tval_rvalue :
27                    csr_num == `CSR_TICLR ? csr_ticlr_rvalue :
28                    32'b0;

```

对原来的信号做出的修改,添加新信号

```

1 //添加对于dst_is_rj的判定
2 assign dst_is_rj = inst_rdcntid_w;
3 assign gr_we = ~inst_st_b &~inst_st_h &~inst_st_w &~inst_beq &~inst_bne &~inst_b &~inst_blt &~inst_bge &~inst_bltu &~inst_bgeu &~inst_ertn &~inst_syscall;
4 assign dest = dst_is_r1 ? 5'd1 :

```

```

5         dst_is_rj ?rj :
6         rd;
7 // - 将跳转分为在ID的跳转以及在EX的跳转，EX的跳转相比ID的跳转额外取消一条错取指令
8 assign br_taken_ID =(inst_beq && rj_eq_rd
9                 || inst_bne &&!rj_eq_rd
10                || inst_blt && rj_lt_rd
11                || inst_bge && !rj_lt_rd
12 assign br_taken_EX =exc_at_EX;
13 // - 调整了一下br_target的优先级
14 assign br_target =(wb_ex) ?ex_entry :
15                 (inst_ertn) ?ex_epc :
16                 (inst_jirl) ?(rj_value +jirl_offs) :
17                 (pc_ID +br_offs); //branch
18 assign data_sram_type_tag ={{inst_ld_b |inst_ld_bu |inst_st_b}, {inst_ld_h |inst_ld_hu |inst_st_h}, {inst_st_w |inst_ld_w}, {inst_ld_bu
|inst_ld_hu}}; // {byte_en, half_en, unsigned_en}
19
20 assign EX_final_result =div_signed_r ?(get_div_or_mod_r ?sdiv_result[63:32] :sdiv_result[31:0]):
21                 div_unsigned_r ?(get_div_or_mod_r ?udiv_result[63:32] :udiv_result[31:0]):
22                 (is_csr_EX)?csr_rvalue_EX://csr指令直接从csr中取值
23                 (is_rdcntid_EX)?counter_id:
24                 (is_rdcntvl_EX)?counter_vl:
25                 (is_rdcntvh_EX)?counter_vh:
26                 alu_result;
27 assign data_sram_rdata_off =data_sram_rdata >>(data_sram_addroffset_WB *8);
28 assign mem_result =data_sram_type_tag_WB[3]? {{24{data_sram_rdata_off[7] &~data_sram_type_tag_WB[0]}}, data_sram_rdata_off[7:0]} :
29                 data_sram_type_tag_WB[2]? {{16{data_sram_rdata_off[15] &~data_sram_type_tag_WB[0]}}, data_sram_rdata_off[15:0]} :
30                 data_sram_rdata_off;
31 //ESTAT 的 IS 域
32 //逻辑用于控制 ESTAT 寄存器中的 IS 域，处理与系统中断相关的状态。
33 通过 csr_wmask 来控制位的选择，确保写入操作能够有选择性地修改寄存器的特定位置，而非全局覆盖。
34 always @(posedge clk) begin
35     if(reset)begin
36         csr_estat_is[1:0] <=2'b0;
37     end
38     else if(csr_we &&csr_num==`CSR_ESTAT) begin
39         csr_estat_is[1:0] <=csr_wmask[`CSR_ESTAT_IS10] &csr_wvalue[`CSR_ESTAT_IS10]
40         | ~csr_wmask[`CSR_ESTAT_IS10] &csr_estat_is[1:0];
41     end
42     csr_estat_is[9:2] <=8'b0;
43     csr_estat_is[10] <=1'b0;
44
45     if(timer_cnt ==32'b0) begin
46         csr_estat_is[11] <=1'b1;
47     end
48     else if(csr_we &&csr_num==`CSR_TICLR &&csr_wmask[`CSR_TICLR_CLR] &&csr_wvalue[`CSR_TICLR_CLR]) begin
49         csr_estat_is[11] <=1'b0;
50     end
51
52     csr_estat_is[12] <=1'b0;
53 end

```

修改寄存器控制模块

```

1 always @(posedge clk) begin //寄存器控制
2     if(reset) begin
3         is_csr_EX <=1'b0;
4         csr_rvalue_EX <=32'h0;
5         is_rdcntid_EX <=1'b0;
6         is_rdcntvl_EX <=1'b0;
7         is_rdcntvh_EX <=1'b0;
8     end
9     else if(EX_allowin &&ID_valid &&ID_readygo) begin
10         is_csr_EX <=csr_re;
11         csr_rvalue_EX <=csr_rvalue;
12         is_rdcntid_EX <=inst_rdcntid_w;
13         is_rdcntvl_EX <=inst_rdcntvl_w;
14         is_rdcntvh_EX <=inst_rdcntvh_w;

```

```

15     end
16 end

```

has_int 是一个布尔信号,表示当前是否有中断且全局中断使能,counter_id 是从 csr_tid_tid 寄存器中读取的计数器 ID。

```

1 +assign has_int =(csr_estat_is[12:0] &csr_ecfg_lie[12:0])!= 13'b0 &&csr_crmd_ie;
2 +assign counter_id =csr_tid_tid;

```

当系统复位时,将 csr_ecfg_lie 清零。在写操作时,根据 csr_wmask 来决定哪些位会被更新,更新的值由 csr_wvalue 提供,且只更新有效的 12 位

```

1 //ECFG 的 LIE 域
2 always @(posedge clk) begin
3     if(reset)begin
4         csr_ecfg_lie <=13'b0;
5     end
6     else if(csr_we &&csr_num==`CSR_ECFG)begin
7         csr_ecfg_lie <=csr_wmask[`CSR_ECFG_LIE] &13'h1bfff &csr_wvalue[`CSR_ECFG_LIE]
8             | ~csr_wmask[`CSR_ECFG_LIE] &13'h1bfff &csr_ecfg_lie;
9     end
10 end
11
12
13 //当写回阶段 (wb_ex) 发生地址异常 (ADE 或 ALE) 时,更新 BADV 寄存器的 VADDR 域:
14 如果是取指地址错误,存储 PC。
15 如果是其他地址错误,存储导致异常的虚拟地址。
16 //BADV 的 VADDR 域
17 always @(posedge clk) begin
18     if(wb_ex &&(wb_ecode==`ECODE_ADE ||wb_ecode==`ECODE_ALE))begin
19         csr_badv_vaddr <=(wb_ecode==`ECODE_ADE &&wb_esubcode==`ESUBCODE_ADEF) ?wb_pc :
20             wb_vaddr;
21     end
22 end
23 //TID 寄存器控制定时器的唯一ID。
24 //TCFG 寄存器控制定时器的启用、周期性和初始计数值。
25 //TVAL 寄存器直接暴露定时器当前的计数值。
26 //定时器逻辑通过时钟的上升沿逐步递减计数器,并根据启用状态、周期性和初始化值执行计时
27 //
28 //TID 的数据域
29 always @(posedge clk) begin
30     if(reset) begin
31         csr_tid_tid <=32'b0;
32     end
33     else if(csr_we &&csr_num==`CSR_TID) begin
34         csr_tid_tid <=csr_wmask[`CSR_TID_TID] &csr_wvalue[`CSR_TID_TID]
35             | ~csr_wmask[`CSR_TID_TID] &csr_tid_tid;
36     end
37 end
38
39 //TCFG 的 EN、PERIODIC、INITVAL 域
40 always @(posedge clk) begin
41     if(reset) begin
42         csr_tcfg_en <=1'b0;
43     end
44     else if(csr_we &&csr_num==`CSR_TCFG) begin
45         csr_tcfg_en <=csr_wmask[`CSR_TCFG_EN] &csr_wvalue[`CSR_TCFG_EN]
46             | ~csr_wmask[`CSR_TCFG_EN] &csr_tcfg_en;
47     end
48
49     if (csr_we &&csr_num==`CSR_TCFG) begin
50         csr_tcfg_periodic <=csr_wmask[`CSR_TCFG_PERIODIC] &csr_wvalue[`CSR_TCFG_PERIODIC]
51             | ~csr_wmask[`CSR_TCFG_PERIODIC] &csr_tcfg_periodic;
52         csr_tcfg_initval <=csr_wmask[`CSR_TCFG_INITVAL] &csr_wvalue[`CSR_TCFG_INITVAL]
53             | ~csr_wmask[`CSR_TCFG_INITVAL] &csr_tcfg_initval;

```

```

54     end
55 end
56
57 //TVAL 的 TIMEVAL 域
58 assign csr_tval_timeval =timer_cnt[31:0];
59
60 //定时器
61 assign tcfg_next_value =csr_wmask[31:0] &csr_wvalue[31:0]
62     | ~csr_wmask[31:0] &csr_tcfg_rvalue;
63 always @(posedge clk) begin
64     if(reset) begin
65         timer_cnt <=32'hfffffff;
66     end
67     else if(csr_we &&csr_num==`CSR_TCFG &&tcfg_next_value[`CSR_TCFG_EN]) begin
68         timer_cnt <={tcfg_next_value[`CSR_TCFG_INITVAL], 2'b0};
69     end
70     else if(csr_tcfg_en &&timer_cnt !=32'hfffffff) begin
71         if(timer_cnt ==32'b0 &&csr_tcfg_periodic) begin
72             timer_cnt <={csr_tcfg_initval, 2'b0};
73         end
74         else begin
75             timer_cnt <=timer_cnt -1'b1;
76         end
77     end
78 end
79
80 //TICLR 的 CLR 域
81 assign csr_ticlr_clr =1'b0;

```

计时器设计如下:该计时器实现了一个稳定递增的 64 位计数,每个时钟周期加 1。无论是低 32 位计数(counter_vl)还是高 32 位计数(counter_vh),都可以分别被访问,用于不同的逻辑模块中。reset 信号有效时,计数器会清零;当复位结束后,计数器恢复递增

```

1  +//计时器
2
3  reg [63:0] stable_counter;
4  wire [31:0] counter_vl;
5  wire [31:0] counter_vh;
6
7  always @(posedge clk) begin
8      if (reset)
9          stable_counter <=64'h0;
10     else
11         stable_counter <=stable_counter +64'h1;
12 end
13
14 assign counter_vl =stable_counter[31:0];
15 assign counter_vh =stable_counter[63:32];

```

取指地址错误异常 exc_ade:

如果程序计数器 PC 的低两位不为 00,即 PC 不是对齐到 4 字节边界时,发生取指地址错误(ADEF, Address Error Fetch),这种情况会触发 exc_ade

数据访问地址不对齐异常 exc_ale:

如果正在执行的数据访问类型不符合对齐要求(如 64 位访问要求地址按 8 字节对齐),则发生地址不对齐异常(ALE, Address Alignment Error)。这个条件依赖于 data_sram_type_tag_EX 和 data_sram_addr_EX,其中 data_sram_type_tag_EX 表示访问类型,data_sram_addr_EX 表示访问地址,EX_valid 表示执行阶段有效。

无效指令异常 exc_ine:

如果当前指令不是支持的有效指令集合中的一员(如加法、减法、跳转等),则发生无效指令异常(INE, Instruction Not Exist)。ID_valid 用于确保指令译码阶段有效。

断点异常 exc_break:

如果当前指令是断点指令(inst_break),并且指令译码阶段有效,则触发断点异常

系统调用异常 exc_syscall: 如果当前指令是系统调用指令(inst_syscall),并且指令译码阶段有效,则发生系统调用异常。

值得注意的是这些异常都要特殊处理一下触发异常的指令,对于 adef 干脆不能取的异常,我们直接在 inst_sram_en 型号上改进,给它赋值 ID_allowin !exc_ade. ale 与 ine 都要清空这条指令的有效位,在下一周期把下一级的 valid 清空。

```
1 //异常判断
2 assign exc_ade = pc[1:0] != 2'b00;
3 assign exc_ale = (data_sram_type_tag_EX[2] && data_sram_addr_EX[0] != 1'b0
4 || data_sram_type_tag_EX[1] && data_sram_addr_EX[1:0] != 2'b0) && EX_valid;
5 assign exc_ine = ~(inst_add_w | inst_sub_w | inst_slt | inst_sltu | inst_nor | inst_and | inst_or | inst_xor
6 | inst_slli_w | inst_srli_w | inst_srai_w | inst_addi_w | inst_ld_w | inst_st_w
7 | inst_jirl | inst_b | inst_bl | inst_beq | inst_bne | inst_lui2i_w
8 | inst_slti | inst_sltiu | inst_andi | inst_ori | inst_xori | inst_sll_w | inst_srl_w | inst_sra_w | inst_pcaddu12i
9 | inst_mul_w | inst_mulh_w | inst_mulh_wu | inst_div_w | inst_mod_w | inst_div_wu | inst_mod_wu
10 | inst_ld_b | inst_ld_h | inst_ld_bu | inst_ld_hu | inst_st_b | inst_st_h
11 | inst_blt | inst_bge | inst_bltu | inst_bgeu
12 | inst_csrrd | inst_csrwr | inst_csrchg
13 | inst_ertn | inst_syscall | inst_break
14 | inst_rdcntvl_w | inst_rdcntvh_w | inst_rdcntid_w) && ID_valid;
15 assign exc_break = inst_break && ID_valid;
16 assign exc_syscall = inst_syscall && ID_valid;
17
18 assign exc_at_ID = exc_break || exc_syscall || exc_ade || exc_ine;
19 assign exc_at_EX = exc_ale;
20
21 assign wb_ex = exc_at_ID || exc_at_EX || has_int;
22 assign wb_pc = (exc_ade) ? pc :
23 (!br_taken_EX && ID_valid) ? pc_ID :
24 pc_EX;
25 assign ertn_flush = inst_ertn && ID_valid;
26 assign wb_icode = has_int ? `ECODE_INT :
27 exc_ade ? `ECODE_ADE :
28 exc_ale ? `ECODE_ALE :
29 exc_syscall ? `ECODE_SYS :
30 exc_break ? `ECODE_BRK :
31 exc_ine ? `ECODE_INE :
32 6'h0;
33 assign wb_esubcode = 9'h0;
```

对于流水级的控制,我们着重在清空 valid 信号上:对于 ID 阶段在 ID 或者 EX 阶段发生,也直接置零;

值得注意的是在 EX 阶段,添加了如果发生无效指令预测,也立即将 valid 置零;在 EXE 阶段,如果发生地址非对齐异常的问题,也立即将 valid 置零。

```
1 //流水级控制
2 always @(posedge clk) begin
3   if (reset)
4     ID_valid <= 1'b0;
5   else if ((br_taken_ID || br_taken_EX) && ID_allowin) //分支跳转则把预取的错误指令取消
6     ID_valid <= 1'b0;
7   else if (ID_allowin)
8     ID_valid <= 1'b1;
9 end
10 always @(posedge clk) begin
11   if (reset)
12     EX_valid <= 1'b0;
13   else if ((br_taken_EX || exc_ine) && EX_allowin) //EX跳转或者无效指令则取消
14     EX_valid <= 1'b0;
15   else if (EX_allowin)
```



```

16     EX_valid <=ID_valid &&ID_readygo;
17 end
18 always @(posedge clk) begin
19     if (reset)
20         MEM_valid <=1'b0;
21     else if(exc_ale &&MEM_allowin)//地址非对齐异常则取消该访存指令
22         MEM_valid <=1'b0;
23     else if(MEM_allowin)
24         MEM_valid <=EX_valid &&EX_readygo;
25 end
26 always @(posedge clk) begin
27     if (reset)
28         WB_valid <=1'b0;
29     else if(WB_allowin)
30         WB_valid <=MEM_valid &&MEM_readygo;
31 end

```

三、 实验分工

- 实践十二, 十三。
 - * 刘钰:添加系统调用异常支持;
 - * 孙广润:添加其他异常支持;
 - * 蔡合森,孙广润:写实验报告;