## 中国科学院大学

# 《计算机组成原理(研讨课)》实验报告

姓名	孙广润, 刘钰, 蔡合森	箱子编号18 实验项目编号 _	实践任务 12,13
	实验名称	异常与中断设计专题	

### 一、 添加系统调用异常支持

#### • 代码修改说明。

按照书中说明,我们先增加了一些异常指令有效信号

```
//新添加异常指令有效信号
assign inst_csrrd =op_31_26_d[6'h01] &op_25_24_d[2'h0] &rj==5'h0;
assign inst_csrwr =op_31_26_d[6'h01] &op_25_24_d[2'h0] &rj==5'h1;
assign inst_csrxchg =op_31_26_d[6'h01] &op_25_24_d[2'h0] &~inst_csrrd &~inst_csrwr;
assign inst_ertn = op_31_26_d[6'h01] &op_25_22_d[4'h9] &op_21_20_d[2'h0] &op_19_15_d[5'h10] &op_14_10_d[5'h0e] &rj==5'h0 &op_4_0_d[5'h0];
assign inst_syscall =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h2] &op_19_15_d[5'h16];
```

将不同的 CSR 寄存器根据 csr\_num 进行选择,将相应寄存器的值组合并输出。同时,两个输出信号 ex\_entry 和 ex\_epc 分别用于处理异常的入口地址和异常发生时的程序计数器(PC)。

```
assign csr_crmd_rvalue ={23'b0,csr_crmd_datm,csr_crmd_datf,csr_crmd_pg,csr_crmd_da,csr_crmd_ie,csr_crmd_plv};
    assign csr_prmd_rvalue ={29'b0,csr_prmd_pie,csr_prmd_pplv};
    assign csr_estat_rvalue ={1'b0,csr_estat_esubcode,csr_estat_ecode,3'b0,csr_estat_is[12:11],1'b0,csr_estat_is[9:0]};
    assign csr_era_rvalue =csr_era_pc;
    assign csr eentry rvalue ={csr eentry va,6'b0};
    assign csr rvalue = csr num == CSR CRMD ?csr crmd rvalue :
                        csr_num == CSR_PRMD ?csr_prmd_rvalue :
                         csr_num == CSR_ESTAT ?csr_estat_rvalue :
                         csr num == CSR_ERA ? csr_era_rvalue :
10
                         csr_num == CSR_EENTRY ?csr_eentry_rvalue :
11
                         csr_num == CSR_SAVEO ?csr_save0 :
                         csr num == CSR SAVE1 ?csr save1 :
                         csr_num == CSR_SAVE2 ?csr_save2 :
14
                         csr_num == CSR_SAVE3 ?csr_save3 :
16
                         32'b0:
17
    assign ex_entry =csr_eentry_rvalue;
    assign ex_epc =csr_era_rvalue;
```

接下来是对控制状态寄存器(CSR)进行读写操作的 Verilog 实现,对以下寄存器(CSR\_CRMD、CSR\_PRMD、CSR\_ESTAT、CSR\_ERA、CSR\_EENTRY、以及 CSR\_SAVE0 3)的多个字段的更新逻辑。

```
//CRMD 的 PLV 域以及 IE 域
    //csr_crmd_plv:表示当前特权等级; csr_crmd_ie:表示全局中断使能。
    //当 reset 时,将 csr_crmd_plv 设为 2'b00 (表示最高特权等级) ,将 csr_crmd_ie 设为关闭状态。
   //当异常 (wb_ex) 发生时,将 csr_crmd_plv 和 csr_crmd_ie 都设置为最低特权等级和禁用中断。
   //当 ertn_flush (异常返回) 时, 从 PRMD 寄存器中恢复以前的特权等级和中断使能状态。
    //如果执行CSR写操作(csr_we) 并且操作的目标是 CSR_CRMD, 根据写掩码(csr_wmask) 对 PLV 和 IE 进行有选择性的更新
    always @(posedge clk) begin
      if (reset) begin
9
         csr_crmd_plv <=2'b00;
         csr crmd ie <=1'b0;
11
12
      else if(wb_ex)begin
         csr crmd plv <=2'b00;
13
14
         csr_crmd_ie <=1'b0;</pre>
15
      else if(ertn flush) begin
16
         csr_crmd_plv <=csr_prmd_pplv;</pre>
```

```
csr_crmd_ie <=csr_prmd_pie;
18
19
20
       else if(csr_we &&csr_num ==`CSR_CRMD) begin
          csr_crmd_plv <=csr_wmask[^CSR_CRMD_PLV] &csr_wvalue[^CSR_CRMD_PLV]
21
                   | ~csr_wmask[`CSR_CRMD_PLV] &csr_crmd_plv;
22
23
          csr_crmd_ie <=csr_wmask[`CSR_CRMD_IE] &csr_wvalue[`CSR_CRMD_IE]</pre>
                    | ~csr_wmask[`CSR_CRMD_IE] &csr_crmd_ie;
24
25
26
    end
27
    //CRMD 的DA、PG、DATF、DATM 域
29
    //当 reset 时,字段 csr_crmd_da、csr_crmd_pg、csr_crmd_datf 和 csr_crmd_datm 被初始化为各自的默认值
    always @(posedge clk) begin
30
31
       if (reset) begin
32
          csr_crmd_da <=1'b1;
          csr_crmd_pg <=1'b0;</pre>
33
34
          csr_crmd_datf <=2'b00;
35
          csr_crmd_datm <=2'b00;
36
       end
38
    //PRMD 的 PPLV 域以及 PIE 域
39
    //当发生异常 (wb_ex) 时, 将 CSR_CRMD 的 PLV 和 IE 保存到 CSR_PRMD 中
    //如果执行CSR写操作并且目标是 CSR_PRMD, 根据写掩码选择性更新 PPLV 和 PIE
41
    always @(posedge clk) begin
42
43
       if(wb_ex)begin
44
          csr_prmd_pplv <=csr_crmd_plv;</pre>
          csr_prmd_pie <=csr_crmd_ie;</pre>
45
46
47
       else if(csr_we &&csr_num==`CSR_PRMD) begin
          csr_prmd_pplv <=csr_wmask[^CSR_PRMD_PPLV] &csr_wvalue[^CSR_PRMD_PPLV]
48
                    | ∼csr_wmask[`CSR_PRMD_PPLV] &csr_prmd_pplv;
49
          csr_prmd_pie <=csr_wmask[`CSR_PRMD_PIE] &csr_wvalue[`CSR_PRMD_PIE]
50
51
                   ~ csr_wmask[`CSR_PRMD_PIE] &csr_prmd_pie;
52
53
    end
54
    //ESTAT 的 IS 域
    //当发生异常 (wb_ex) 时,异常代码 wb_ecode 和子代码 wb_esubcode 被写入 csr_estat_ecode 和 csr_estat_esubcode
56
    //低位 csr_estat_is[1:0] 会在CSR写操作时选择性更新。其他中断状态位被初始化为0,或保留位为0
57
    always @(posedge clk) begin
       if(wb_ex)begin
59
          csr_estat_is[1:0] <=2'b00;
60
61
       else if(csr_we &&csr_num==`CSR_ESTAT) begin
62
          csr_estat_is[1:0] <=csr_wmask[`CSR_ESTAT_IS10] &csr_wvalue[`CSR_ESTAT_IS10]
63
64
                       ~csr_wmask[`CSR_ESTAT_IS10] &csr_estat_is[1:0];
65
66
       csr_estat_is[9:2] <=8'b0;
67
       csr_estat_is[10] <=1'b0;</pre>
       csr_estat_is[12:11] <=2'b0;
68
69
70
    //ESTAT 的 ECODE 域以及 ESUBCODE 域
71
    always @(posedge clk) begin
72
73
       if(wb_ex)begin
          csr estat ecode <=wb ecode:
74
75
          csr_estat_esubcode <=wb_esubcode;
76
    end
77
78
    //ERA 的 PC 域
79
    //当发生异常 (wb_ex) 时, 将当前的PC (wb_pc) 存入 CSR_ERA。
80
81
    //如果执行CSR写操作并且目标是 CSR_ERA, 根据写掩码选择性更新PC值
82
    always @(posedge clk) begin
       if(wb ex)begin
83
84
          csr_era_pc <=wb_pc;
85
```

```
else if(csr we &&csr num== CSR ERA) begin
 86
 87
            csr_era_pc <=csr_wmask[`CSR_ERA_PC] &csr_wvalue[`CSR_ERA_PC]</pre>
                    | ~csr_wmask[`CSR_ERA_PC] &csr_era_pc;
 88
 89
 90
 91
     //EENTRY 的 VA 域
 92
     //当执行CSR写操作并且目标是 CSR_EENTRY 时,根据写掩码选择性更新异常入口地址的高位
 93
     always @(posedge clk) begin
 94
        if(csr we &&csr num== CSR EENTRY) begin
95
            csr_eentry_va <=csr_wmask[`CSR_EENTRY_VA] &csr_wvalue[`CSR_EENTRY_VA]
96
97
                     | ∼csr_wmask[`CSR_EENTRY_VA] &csr_eentry_va;
98
        end
     end
 99
100
     //SAVEO~3 的数据域
     //如果执行CSR写操作并且目标是 CSR_SAVEO~CSR_SAVE3,根据写掩码选择性更新这些寄存器的数据域
102
103
     always @(posedge clk) begin
        if(csr we &&csr num == CSR SAVEO) begin
104
            csr_save0 <=csr_wmask[`CSR_SAVEO_DATA] &csr_wvalue[`CSR_SAVEO_DATA]
105
106
                    | \simcsr_wmask[`CSR_SAVEO_DATA] &csr_save0;
107
        else if(csr_we &&csr_num==`CSR_SAVE1) begin
108
            csr_save1 <=csr_wmask[`CSR_SAVE1_DATA] &csr_wvalue[`CSR_SAVE1_DATA]</pre>
                    | ~csr_wmask[`CSR_SAVE1_DATA] &csr_save1;
        else if(csr we &&csr num==~CSR SAVE2) begin
            csr_save2 <=csr_wmask[`CSR_SAVE2_DATA] &csr_wvalue[`CSR_SAVE2_DATA]
                    | ~csr_wmask[`CSR_SAVE2_DATA] &csr_save2;
114
        else if(csr we &&csr num==`CSR SAVE3) begin
116
            csr_save3 <=csr_wmask[`CSR_SAVE3_DATA] &csr_wvalue[`CSR_SAVE3_DATA]
117
118
                    | ~csr wmask[`CSR SAVE3 DATA] &csr save3;
119
120
```

相关信号的一些修改,都在末尾添加相关的信号有效(比如我们对于 need\_rd 与 src\_reg\_is\_rd 两个信号添加 inst\_csrwr 与 Inst\_csrxchg)

```
assign need_rd = inst_beq |inst_bne |inst_st_b |inst_st_h |inst_st_w |inst_blt |inst_bge |inst_bltu |inst_bgeu |inst_csrwr |
          inst csrxchg;
3
    assign src_reg_is_rd =inst_beq |inst_bne |inst_st_b |inst_st_h |inst_st_w |inst_blt |inst_bge |inst_bltu |inst_bgeu |inst_csrwr |
          inst csrxchg;
                     = ~inst_st_b &~inst_st_h &~inst_st_w &~inst_beq &~inst_bne &~inst_b &~inst_blt &~inst_bge &~inst_bltu &~
5
    assign gr_we
          inst_bgeu &~inst_ertn &~inst_syscall;
    assign br_target =(inst_beq ||inst_bne ||inst_bl ||inst_b ||inst_blt ||inst_bge ||inst_bltu ||inst_bgeu) ?(pc_ID +br_offs) :
7
8
                     (inst_ertn)?ex_epc:
                     (inst_syscall)?ex_entry:
9
                     (rj_value +jirl_offs); /*inst_jirl*/
10
11
     assign EX_final_result =div_signed_r ?(get_div_or_mod_r ?sdiv_result[63:32] :sdiv_result[31:0]):
                          div_unsigned_r ?(get_div_or_mod_r ?udiv_result[63:32] :udiv_result[31:0]):
13
                           (is_csr_EX)?csr_rvalue_EX://csr指令直接从csr中取值
14
                           alu result;
```

我们对上次命名进行修改,以下一级进入阶段的名称命名,更加符合惯例,在整个工程中都进行了修改,在 patch 文件中都可以看到,这里仅以一个 patch 文件中的例子说明,不做多余赘述。

```
-assign dest_EX_ID =dest_EX &{5{gr_we_EX}} &{5{ID_valid}};

-assign dest_MEM_ID =dest_MEM &{5{gr_we_MEM}} &{5{EX_valid}};

-assign dest_WB_ID =dest_WB &{5{gr_we_WB}} &{5{MEM_valid}};

+assign dest_EX_ID =dest_EX &{5{gr_we_EX}} &{5{EX_valid}};
```

```
+assign dest_MEM_ID =dest_MEM &{5{gr_we_MEM}} &{5{MEM_valid}};

+assign dest_WB_ID =dest_WB &{5{gr_we_WB}} &{5{WB_valid}};
```

### 二、 添加其他异常支持

我们的 cpu 对于 CSR 寄存器的管理统一设置在 ID 阶段。其他异常里边,大部分我们都可以在 ID 阶段检测到,为简单起见,直接在 ID 阶段跳转并复用分支指令的通路。对于比较特殊的 ale 异常最早只能在 EX 阶段检测到,专门仿照 branch 的通路给它添加 EX 级跳转,EX 跳转要同时清空前两级的错取指令。

添加 rdcntvl.w、rdcntvh.w 和 rdcntid 三条指令。这里 rdcntvl.w 和 rdcntvh.w 两条指令分别读取计时器的低 32 位和高 32 位值写入到第 rd 项寄存器中。rdcntid 指令读取的就是 TID 控制状态寄存器中的内容 rdcntvl.w 和 rdcntvh.w 指令在执行、访存、写回级读取 64 位的计时器的值 rdcntid 指令所读的 TID 控制状态寄存器可以被 CSR 指令修改,我们将 rdcntid 的读取是放在 EX 阶段。在对 EX\_Final\_result 进行赋值的时候进行替换。

```
assign inst_break =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h2] &op_19_15_d[5'h14];

//新添加rdcnt指令有效信号
assign inst_rdcntv1_w =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h0] &op_19_15_d[5'h0] &op_14_10_d[5'h18] &op_9_5_d[5'h0];
assign inst_rdcntv1_w =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h0] &op_19_15_d[5'h0] &op_14_10_d[5'h18] &op_9_5_d[5'h0];
assign inst_rdcntv1_w =op_31_26_d[6'h0] &op_25_22_d[4'h0] &op_21_20_d[2'h0] &op_19_15_d[5'h0] &op_14_10_d[5'h18] &op_4_0_d[5'h0];
```

根据 csr num 选择对应的值即可。

```
assign csr_crmd_rvalue ={23'b0,csr_crmd_datm,csr_crmd_datf,csr_crmd_pg,csr_crmd_da,csr_crmd_ie,csr_crmd_plv};
    assign csr_prmd_rvalue ={29'b0,csr_prmd_pie,csr_prmd_pplv};
    assign csr_ecfg_rvalue ={19'b0,csr_ecfg_lie};
    assign csr_estat_rvalue ={1'b0,csr_estat_esubcode,csr_estat_ecode,3'b0,csr_estat_is[12:11],1'b0,csr_estat_is[9:0]};
    assign csr_era_rvalue =csr_era_pc;
    assign csr badv rvalue =csr badv vaddr;
     assign csr_eentry_rvalue ={csr_eentry_va,6'b0};
    assign csr tid rvalue =csr tid tid:
    assign csr_tcfg_rvalue ={csr_tcfg_initval,csr_tcfg_periodic,csr_tcfg_en};
    assign csr_tval_rvalue =csr_tval_timeval;
10
    assign csr_ticlr_rvalue ={31'b0,csr_ticlr_clr};
12
    assign csr_rvalue = csr_num == CSR_CRMD ?csr_crmd_rvalue :
13
                         csr num == CSR PRMD ?csr prmd rvalue :
14
                         csr_num == CSR_ECFG ?csr_ecfg_rvalue :
15
                         csr_num == `CSR_ESTAT ?csr_estat_rvalue :
16
                         csr num == CSR ERA ? csr era rvalue :
17
                         csr_num == CSR_BADV ?csr_badv_rvalue :
18
                         csr_num == CSR_EENTRY ?csr_eentry_rvalue :
19
20
                         csr num == CSR SAVEO ?csr save0 :
                         csr num == CSR SAVE1 ?csr save1 :
21
                         csr_num == CSR_SAVE2 ?csr_save2 :
23
                         csr num == CSR SAVE3 ?csr save3 :
                         csr_num == CSR_TID ? csr_tid_rvalue :
24
                         csr_num == CSR_TCFG ?csr_tcfg_rvalue :
25
                         csr num == CSR TVAL ?csr tval rvalue :
26
                         csr num == CSR TICLR ?csr ticlr rvalue :
28
```

对原来的信号做出的修改,添加新信号

```
5
                       dst_is_rj ?rj :
6
    // - 将跳转分为在ID的跳转以及在EX的跳转, EX的跳转相比ID的跳转额外取消一条错取指令
    assign br_taken_ID =(inst_beq && rj_eq_rd
8
                     || inst_bne &&!rj_eq_rd
                     || inst_blt && rj_lt_rd
                     || inst bge && !rj lt rd
    assign br_taken_EX =exc_at_EX;
13
    // - 调整了一下br_target的优先级
    assign br_target =(wb_ex) ?ex_entry :
14
                     (inst_ertn) ?ex_epc :
16
                     (inst_jirl) ?(rj_value +jirl_offs) :
                    (pc ID +br offs);//branch
17
    assign data_sram_type_tag ={{inst_ld_b | inst_ld_b | inst_st_b}, {inst_ld_h | inst_ld_h | inst_st_h}, {inst_st_w | inst_ld_w}, {inst_ld_bu
18
          |inst_ld_hu}};// {byte_en, half_en, unsigned_en}
19
20
    assign EX_final_result =div_signed_r ?(get_div_or_mod_r ?sdiv_result[63:32] :sdiv_result[31:0]):
21
                         div_unsigned_r ?(get_div_or_mod_r ?udiv_result[63:32] :udiv_result[31:0]):
                          (is csr EX)?csr rvalue EX://csr指令直接从csr中取值
22
                          (is_rdcntid_EX)?counter_id:
23
24
                          (is_rdcntvl_EX)?counter_vl:
                         (is_rdcntvh_EX)?counter_vh:
25
                         alu result;
27
    assign data_sram_rdata_off =data_sram_rdata >>(data_sram_addroffset_WB *8);
    assign mem_result =data_sram_type_tag_WB[3]? {{24{data_sram_rdata_off[7] &~data_sram_type_tag_WB[0]}}}, data_sram_rdata_off[7:0]} :
28
                      data_sram_type_tag_WB[2]? {{16{data_sram_rdata_off[15] &~data_sram_type_tag_WB[0]}}, data_sram_rdata_off[15:0]} :
30
                      data sram rdata off;
31
    //逻辑用于控制 ESTAT 寄存器中的 IS 域,处理与系统中断相关的状态。
33
    通过 csr_wmask 来控制位的选择,确保写入操作能够有选择性地修改寄存器的特定位,而非全局覆盖。
    always @(posedge clk) begin
34
       if(reset)begin
35
           csr_estat_is[1:0] <=2'b0;
36
37
       else if(csr_we &&csr_num==`CSR_ESTAT) begin
38
           csr_estat_is[1:0] <=csr_wmask[`CSR_ESTAT_IS10] &csr_wvalue[`CSR_ESTAT_IS10]</pre>
39
                        | ~csr_wmask[`CSR_ESTAT_IS10] &csr_estat_is[1:0];
40
41
       csr estat is[9:2] <=8'b0:
42
       csr_estat_is[10] <=1'b0;</pre>
43
44
       if(timer_cnt ==32'b0) begin
45
          csr estat is[11] <=1'b1:
46
47
       else if(csr we &&csr num==`CSR TICLR &&csr wmask[`CSR TICLR CLR] &&csr wvalue[`CSR TICLR CLR]) begin
48
          csr_estat_is[11] <=1'b0;
49
50
51
52
       csr_estat_is[12] <=1'b0;</pre>
53
```

#### 修改寄存器控制模块

```
always @(posedge clk) begin //寄存器控制
         if(reset) begin
2
3
             is_csr_EX <=1'b0;</pre>
             csr_rvalue_EX <=32'h0;
            is rdcntid EX <=1'b0;
            is_rdcntvl_EX <=1'b0;</pre>
6
            is_rdcntvh_EX <=1'b0;</pre>
         end
         else if(EX_allowin &&ID_valid &&ID_readygo) begin
9
             is_csr_EX <=csr_re;</pre>
             csr rvalue EX <=csr rvalue;
            is_rdcntid_EX <=inst_rdcntid_w;</pre>
12
            is_rdcntvl_EX <=inst_rdcntvl_w;</pre>
            is rdcntvh EX <=inst rdcntvh w;
14
```

```
15 end
16 end
```

has\_int 是一个布尔信号,表示当前是否有中断且全局中断使能,counter\_id 是从 csr\_tid\_tid 寄存器中读取的计数器 ID。

```
+assign has_int =(csr_estat_is[12:0] &csr_ecfg_lie[12:0])!= 13'b0 &&csr_crmd_ie;
+assign counter_id =csr_tid_tid;
```

当系统复位时,将 csr\_ecfg\_lie 清零。在写操作时,根据 csr\_wmask 来决定哪些位会被更新,更新的值由 csr wvalue 提供,且只更新有效的 12 位

```
//ECFG 的 LIE 域
    always @(posedge clk) begin
       if(reset)begin
3
          csr_ecfg_lie <=13'b0;</pre>
       else if(csr_we &&csr_num==`CSR_ECFG)begin
6
           csr_ecfg_lie <=csr_wmask[`CSR_ECFG_LIE] &13'h1bff &csr_wvalue[`CSR_ECFG_LIE]
                    | \simcsr_wmask[`CSR_ECFG_LIE] &13'h1bff &csr_ecfg_lie;
9
    //当写回阶段 (wb_ex) 发生地址异常 (ADE 或 ALE) 时, 更新 BADV 寄存器的 VADDR 域:
    如果是取指地址错误,存储 PC。
14
    如果是其他地址错误, 存储导致异常的虚拟地址。
16
    //BADV 的 VADDR 域
    always @(posedge clk) begin
17
       if(wb_ex &&(wb_ecode==`ECODE_ADE ||wb_ecode==`ECODE_ALE))begin
18
19
          csr_badv_vaddr <=(wb_ecode==`ECODE_ADE &&wb_esubcode==`ESUBCODE_ADEF) ?wb_pc :
20
                         wb vaddr:
21
22
    //TID 寄存器控制定时器的唯一ID。
23
    //TCFG 寄存器控制定时器的启用、周期性和初始计数值。
24
    //TVAL 寄存器直接暴露定时器当前的计数值。
    //定时器逻辑通过时钟的上升沿逐步递减计数器,并根据启用状态、周期性和初始化值执行计时
26
27
    //TID 的数据域
    always @(posedge clk) begin
29
       if(reset) begin
30
31
          csr_tid_tid <=32'b0;</pre>
32
33
       else if(csr_we &&csr_num==`CSR_TID) begin
34
          csr_tid_tid <=csr_wmask[`CSR_TID_TID] &csr_wvalue[`CSR_TID_TID]</pre>
                ∼csr wmask[`CSR TID TID] &csr tid tid;
35
36
       end
37
    end
38
    //TCFG 的 EN、PERIODIC、INITVAL 域
39
40
    always @(posedge clk) begin
       if(reset) begin
41
42
          csr_tcfg_en <=1'b0;
43
       else if(csr we &&csr num==`CSR TCFG) begin
44
45
          csr_tcfg_en <=csr_wmask[`CSR_TCFG_EN] &csr_wvalue[`CSR_TCFG_EN]</pre>
46
                ~csr_wmask[`CSR_TCFG_EN] &csr_tcfg_en;
47
49
       if (csr_we &&csr_num==`CSR_TCFG) begin
          csr_tcfg_periodic <=csr_wmask[`CSR_TCFG_PERIODIC] &csr_wvalue[`CSR_TCFG_PERIODIC]
50
                      | ~csr_wmask[`CSR_TCFG_PERIODIC] &csr_tcfg_periodic;
51
          csr_tcfg_initval <=csr_wmask[`CSR_TCFG_INITVAL] &csr_wvalue[`CSR_TCFG_INITVAL]
                 | ∼csr_wmask[`CSR_TCFG_INITVAL] &csr_tcfg_initval;
53
```

```
end
54
    end
55
57
    //TVAL 的 TIMEVAL 域
    assign csr_tval_timeval =timer_cnt[31:0];
58
59
    //定时器
60
61
    assign tcfg_next_value =csr_wmask[31:0] &csr_wvalue[31:0]
                    ~ csr_wmask[31:0] &csr_tcfg_rvalue;
62
    always @(posedge clk) begin
63
64
       if(reset) begin
65
          timer_cnt <=32'hffffffff;</pre>
66
67
        else if(csr_we &&csr_num==`CSR_TCFG &&tcfg_next_value[`CSR_TCFG_EN]) begin
68
           timer_cnt <={tcfg_next_value[`CSR_TCFG_INITVAL], 2'b0};</pre>
69
        else if(csr_tcfg_en &&timer_cnt !=32'hfffffff) begin
70
71
           if(timer_cnt ==32'b0 &&csr_tcfg_periodic) begin
              timer_cnt <={csr_tcfg_initval, 2'b0};</pre>
72
73
74
           else begin
             timer cnt <=timer cnt -1'b1:
75
76
77
    end
78
79
80
    //TICLR 的 CLR 域
    assign csr_ticlr_clr =1'b0;
81
```

计时器设计如下:该计时器实现了一个稳定递增的64位计数,每个时钟周期加1。无论是低32位计数(counter\_vl)还是高32位计数(counter\_vh),都可以分别被访问,用于不同的逻辑模块中。reset信号有效时,计数器会清零;当复位结束后,计数器恢复递增

```
+//计时器
    reg [63:0] stable_counter;
    wire [31:0] counter vl;
4
    wire [31:0] counter_vh;
    always @(posedge clk) begin
       if (reset)
9
           stable_counter <=64'h0;
10
        else
11
           stable_counter <=stable_counter +64'h1;</pre>
12
13
14
    assign counter_vl =stable_counter[31:0];
    assign counter_vh =stable_counter[63:32];
```

取指地址错误异常 exc\_adef:

如果程序计数器 PC 的低两位不为 00,即 PC 不是对齐到 4 字节边界时,发生取指地址错误(ADEF,Address Error Fetch),这种情况会触发 exc\_adef

数据访问地址不对齐异常 exc ale:

如果正在执行的数据访问类型不符合对齐要求(如 64 位访问要求地址按 8 字节对齐),则发生地址不对齐异常(ALE,Address Alignment Error)。这个条件依赖于 data\_sram\_type\_tag\_EX 和 data\_sram\_addr\_EX,其中 data\_sram\_type\_tag\_EX 表示访问类型,data\_sram\_addr\_EX 表示访问地址,EX\_valid 表示执行阶段有效。

无效指令异常 exc\_ine:

如果当前指令不是支持的有效指令集合中的一员(如加法、减法、跳转等),则发生无效指令异常(INE, Instruction Not Exist)。ID\_valid 用于确保指令译码阶段有效。

断点异常 exc break:

如果当前指令是断点指令(inst\_break),并且指令译码阶段有效,则触发断点异系统调用异常 exc\_syscall:如果当前指令是系统调用指令(inst\_syscall),并且指令译码阶段有效,则发生系统调用异常。

值得注意的是这些异常都要特殊处理一下触发异常的指令,对于 adef 干脆不能取的异常,我们直接在 inst\_sram\_en 型号上改进,给它赋值 ID\_allowin !exc\_adef。ale 与 ine 都要清空这条指令的有效位,在下 一周期把下一级的 valid 清空。

```
//异常判断
    assign exc_adef =pc[1:0] !=2'b00;
    assign exc_ale =(data_sram_type_tag_EX[2] &&data_sram_addr_EX[0] !=1'b0
                 || data_sram_type_tag_EX[1] &&data_sram_addr_EX[1:0] !=2'b0) &&EX_valid;
    assign exc_ine =~(inst_add_w |inst_sub_w |inst_slt |inst_sltu |inst_nor |inst_and |inst_or |inst_xor
                  | inst_slli_w |inst_srli_w |inst_srai_w |inst_addi_w |inst_ld_w |inst_st_w
6
                   | inst_jirl |inst_b |inst_bl |inst_beq |inst_bne |inst_lu12i_w
                   | inst_slti |inst_sltiu |inst_andi |inst_ori |inst_xori |inst_sll_w |inst_srl_w |inst_sra_w |inst_pcaddu12i
9
                   | inst mul w |inst mulh w |inst mulh wu |inst div w |inst mod w |inst div wu |inst mod wu
                   | inst_ld_b |inst_ld_h |inst_ld_bu |inst_ld_hu |inst_st_b |inst_st_h
11
                   | inst_blt |inst_bge |inst_bltu |inst_bgeu
                   | inst csrrd | inst csrwr | inst csrxchg
12
                   | inst_ertn |inst_syscall |inst_break
14
                   | inst_rdcntvl_w |inst_rdcntvh_w |inst_rdcntid_w) &&ID_valid;
    assign exc_break =inst_break &&ID_valid;
15
16
    assign exc_syscall =inst_syscall &&ID_valid;
17
    assign exc_at_ID =exc_break ||exc_syscall ||exc_adef ||exc_ine;
18
    assign exc_at_EX =exc_ale;
20
    assign wb_ex =exc_at_ID ||exc_at_EX ||has_int;
21
    assign wb_pc =(exc_adef) ?pc :
23
                 (!br taken EX &&ID valid) ?pc ID :
                  pc EX;
24
    assign ertn_flush =inst_ertn &&ID_valid;
26
    assign wb_ecode =has_int ? `ECODE_INT :
                   exc_adef ? `ECODE_ADE :
27
                   exc_syscall ? `ECODE SYS :
29
                   exc_break ? `ECODE_BRK :
30
                   exc_ine    ? `ECODE_INE :
31
32
                   6'h0:
    assign wb_esubcode =9'h0;
```

对于流水级的控制,我们着重在清空 valid 信号上:对于 ID 阶段在 ID 或者 EX 阶段发生,也直接置零;

值得注意的是在 EX 阶段,添加了如果发生无效指令预测,也立即将 vaild 置零;在 EXE 阶段,如果发生地址非对齐异常的问题,也立即将 vaild 置零。

```
//流水级控制
    always @(posedge clk) begin
2
3
       if (reset)
       else if ((br_taken_ID ||br_taken_EX) &&ID_allowin)//分支跳转则把预取的错误指令取消
          ID valid <=1'b0:
6
       else if(ID_allowin)
          ID valid <=1'b1:
9
    always @(posedge clk) begin
10
       if (reset)
12
          EX_valid <=1'b0;</pre>
13
       else if((br_taken_EX ||exc_ine) &&EX_allowin )//EX跳转或者无效指令则取消
         EX valid <=1'b0:
14
     else if(EX_allowin)
```

```
EX_valid <=ID_valid &&ID_readygo;
17
18
    always @(posedge clk) begin
     if (reset)
19
20
         MEM_valid <=1'b0;</pre>
     else if(exc_ale &&MEM_allowin)//地址非对齐异常则取消该访存指令
21
        MEM_valid <=1'b0;</pre>
22
23
      else if(MEM_allowin)
         MEM_valid <=EX_valid &&EX_readygo;</pre>
24
25 end
   always @(posedge clk) begin
     if (reset)
27
         WB_valid <=1'b0;
28
29
     else if(WB_allowin)
         WB_valid <=MEM_valid &&MEM_readygo;</pre>
30
31
```

### 三、 实验分工

- 实践十二, 十三。
  - \* 刘钰:添加系统调用异常支持;
  - \* 孙广润:添加其他异常支持;
  - \* 蔡合森,孙广润:写实验报告;