

# 计算机设计与实践

## 单周期CPU设计(示例代码仿真)

2026 · 夏

哈工大



HITSZ 实验与创新实践教育中心  
Education Center of Experiments and Innovations, HITSZ

# 实验目的

---

- ◆ 理解示例代码原理，熟悉单周期CPU数据通路架构
- ◆ 熟悉demo工程架构，理解指令在单周期CPU中的执行过程



# 实验内容

## 1. 下载合适的demo工程，运行功能仿真

① 先选指令集

② 根据上课地点选择



## 2. 结合仿真波形、数据通路表及示例代码，分析指令执行过程

# 实验原理 – src结构

- ◆ 模板工程src目录包含4个子目录：

-  **coe**      存放测试程序机器码
-  **rtl**      存放HDL源文件、IP核
-  **sim**      存放仿真相关文件，比如Testbench
-  **xdc**      引脚约束文件

- ◆ 模板工程已实现addi、ori、slli、lui、lw、beq、bne、jal共8条指令

# 实验原理 – CPU接口

## ◆ 取指接口

| 信号           | 位宽 | 属性 | 功能描述                           |
|--------------|----|----|--------------------------------|
| ifetch_req   | 1  | 输出 | 取指请求信号 ( <b>有效1个周期取1条指令</b> )  |
| ifetch_addr  | 32 | 输出 | 取指的地址 (字节地址)                   |
| ifetch_valid | 1  | 输入 | 指令有效信号 ( <b>有效1个周期返回1条指令</b> ) |
| ifetch_inst  | 32 | 输入 | 指令存储器返回的指令机器码                  |

## ◆ 取指时序：对同一条指令，ifetch\_req及ifetch\_valid只有效1个时钟



# 实验原理 – CPU接口

## ◆ 数据访存接口


### ◆ 分为读、写两组接口

|     |   | 信号             | 位宽 | 属性 | 功能描述                     |
|-----|---|----------------|----|----|--------------------------|
| 读接口 | { | daccess_ren    | 4  | 输出 | 读使能 (有效: 4'hF, 无效: 4'h0) |
|     |   | daccess_addr   | 32 | 输出 | 访存地址 (读、写访存共用)           |
|     |   | daccess_rvalid | 1  | 输入 | 数据有效信号 (有效1个周期返回1个数据)    |
|     |   | daccess_rdata  | 32 | 输入 | 数据存储器返回的数据               |
| 写接口 | { | daccess_wen    | 4  | 输出 | 写使能, 支持字、半字、字节写, 有效时非零   |
|     |   | daccess_wdata  | 32 | 输出 | 写数据                      |
|     |   | daccess_wresp  | 1  | 输入 | 数据存储器返回写响应, 有效表示写操作完成    |

# 实验原理 – CPU接口

## ◆ 数据访存接口的读时序

- ◆ 请求、使能、响应均只有效1个时钟周期



# 实验原理 – addi的取指解析

## ◆ addi的数据通路表、控制信号表：

| 所属单元   | 取指单元    |        |        |    |
|--------|---------|--------|--------|----|
| 部件     | PC      | NPC    |        |    |
| 输入信号   | npc     | pc     | offset | br |
| addi   | NPC.npc | PC.pc  | -      | -  |
| 操作选择信号 | -       | npc_op |        |    |
| 多路选择信号 | -       | -      | -      | -  |

| 指令   | opcode  | funct3 | funct7 | 控制信号   |
|------|---------|--------|--------|--------|
|      |         |        |        | npc_op |
| addi | 0010011 | 000    | -      | PC4    |

- ◆ 由数据通路表可知，NPC模块输出的npc信号连接到PC模块的输入，PC模块输出的pc信号连接到NPC的输入，对应代码：

```
1 NPC U_NPC (  
2     .op          (npc_op),  
3     .pc          (pc),  
4     .npc          (npc),  
5     .....  
6 );
```

```
1 PC U_PC (  
2     .....  
3     .npc          (npc),  
4     .pc          (pc),  
5 );
```



# 实验原理 – addi的取指解析

## ◆ addi的数据通路表、控制信号表：

| 所属单元   | 取指单元    |        |        |    |
|--------|---------|--------|--------|----|
| 部件     | PC      | NPC    |        |    |
| 输入信号   | npc     | pc     | offset | br |
| addi   | NPC.npc | PC.pc  | -      | -  |
| 操作选择信号 | -       | npc_op |        |    |
| 多路选择信号 | -       | -      | -      | -  |

| 指令   | opcode  | funct3 | funct7 | 控制信号   |
|------|---------|--------|--------|--------|
|      |         |        |        | npc_op |
| addi | 0010011 | 000    | -      | PC4    |

## ◆ 由控制信号表可知，NPC的控制信号npc\_op应当表示指令顺序执行，对应代码：


```
1 always @(*) begin
2     case (op)
3         `NPC_PC4: npc = pc4;
4         .....
5     endcase
6 end
```

```
1 `define NPC_PC4      2'b00
```

# 实验原理 – addi的取指解析

## ◆ addi指令仿真波形

- ◆ 把NPC的控制信号npc\_op、输出的npc加入波形：



lw.dump 8.73 KB

```
23 2c: ff0103b7    lui x7,0xff010
24 30: f0038393    addi x7,x7,-256
25 34: 00300193    addi x3,x0,3
```

- ifetch\_valid有效代表指令返回
- npc\_op为0，即`NPC\_PC4
- npc为0x34，即顺序执行

# 实验步骤

---

- ① 下载并解压demo工程，熟悉模板工程相关文件
- ② 按照指导书的addi指令示例，自行添加信号到波形，并结合数据通路表、控制信号表示例，理解CPU架构及指令执行过程
- ③ 尝试自行分析其他指令（lui、lw、beq、jal等）





HITSZ 实验与创新实践教育中心  
Education Center of Experiments and Innovations, HITSZ