
## 計算機結構 Final Project Report

## B10901058 傅渝翔

## 1. Block Diagram of CPU architecture



### 2. Data path of instructions not referred

#### a. JAL

和 BNE 類似,BNE 會檢查 alu 的輸出,但是 jal 不會。差別還有寫入 register,因為 jal 不用檢查要不要 jump,但 jal 需要寫入 register,所以 ALU 的輸出就直接是 PC+4。

#### b. JALR

和 JAL 相同,只是 jump 的標的是某個 register 的内容,因此只差在一個 MUX 而已。

## c. AUIPC

只要把 PC 拉進 ALU 裡面進行加法就好,以及 immediate 的處理。不過我的 immediate 是先處理好再送進 ALU,所以在 ALU 裡面不需要處理 immediate。

### d. ECALL

送一個結束的信號,結束之後任何信號就保持不動。

### 3. Handling of multi-cycle instructions

使用 finite state machine,有分成 single-cycle 的 state 和 multi-cycle 的 state。當程式在 multi-cycle 的狀態時,就不要繼續讀新的 instruction,也就是不要更新 PC 以及 IF/ID 等等,如上圖的 stall detection。

#### 4. Observation

在使用比較多運算資源的程式,例如兩個遞迴算法裡面,因為 access 的記憶體數量較少,所以實作 cache 提升的速度並不明顯,但是在使用很多記憶體的程式,例如排序演算法,因為程式要一直 access 記憶體,所以實作 cache

會對程式執行速度有很顯著的提升。

- 5. Cache Architecture
  - a. 使用 2KB Cache
  - b. 一個 block 用 16bytes,總共 128bits,剛好和從 memory 來的資料相同。
  - c. 總共有 16 個 blocks。
  - d. 因為 test bench 是檢查最後 memory 的資料,因此如果使用 write back,等於在程式執行完之後又要把 cache 資料遍歷一遍寫進 memory,而且還要處理 read miss 的寫入,造成麻煩,因此我選擇使用 write through 的方式實作 cache。
  - e. Width

由圖片可以看到最後的 total width 是 2453,小於 3000 的限制。

In	Inferred memory devices in process in routine Cache line 1580 in file '/home/raid7_2/userb10/b10058/ca/final/01_RTL/CHIP.v'.																	
Ī	Register Name	Type	Width	1	Bus	Ī	MB	I	AR	Ī	AS	I	SR	ı	SS	Ī	ST	1
ī	out mem cen r reg	Flip-flop	1	ī	N	ï	N	ī	Υ	ï	N	ī	N	1	N	ī	N	ī
Ĺ	out mem wen r reg	Flip-flop	1	İ	N	Ì	N	İ	Y	j.	N	Ì.	N	i i	N	İ	N	ı
i.	state_r_reg	Flip-flop	3	İ	Υ	Ť	N	İ	Υ	i.	N	İ	N	1	N	ï	N	i
1	sram_r_reg	Flip-flop	2448	1	Υ	1	N	1	Υ	1	N	1	N	1	N	1	N	1

6. Cache Improves time performance

	Without cache	With cache	Speed-Up
10	114	99	1.15
I1	540	503	1.07
12	489	476	1.03
13	1726	1121	1.54

7. Cycle number of each instruction set

ın

```
Success!
The test result is .....PASS :)
Total execution cycle : 99
```

11

```
Success!
The test result is .....PASS :)
Total execution cycle : 503
```

```
Success!
The test result is .....PASS :)
Total execution cycle : 476
```

13

```
Success!
The test result is .....PASS :)
Total execution cycle : 1121
```

# 8. Synthesizability

Inferred memory devices in process in routine CHIP line 779 in file '/home/raid7_2/userb10/b10058/ca/final/01_RTL/CHIP.v'.												
Register Name	Туре	Width	Bus	MB	AR	AS	SR	SS	ST			
state_r_reg   state_r_reg   alu_valid_r_reg   PC_reg   id_rs1_r_reg   id_rs2_r_reg   id_rd_r_reg   id_branch_r_reg   id_memread_r_reg	Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop	1 1 31 1 5 5 1 1	N   N   Y   Y   Y   N   N	N   N   N   N   N   N   N	Y	N N N Y N N N	N   N   N   N   N   N   N	N   N   N   N   N   N   N	N     N     N     N     N     N			
id_alu_op_r_reg id_memwrite_r_reg id_alu_src_r_reg id_regwrite_r_reg id_func3_r_reg id_func7_r_reg id_jump_r_reg id_jr_r_reg id_end_r_reg ex_pc_cal_r_reg ex_memread r reg	Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop   Flip-flop	2 1 1 1 3 7 1 1 1 64 32	Y	N	Y	N N N N N N N N	N   N   N   N   N   N   N	N   N   N   N   N   N   N   N	N			

ex_memtoreg_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	
ex_memwrite_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	Ĺ
ex_regwrite_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	
ex_rs1_r_reg	Flip-flop	5	Y	N	Y	N	N	N	N	-1
ex_rd_r_reg	Flip-flop	5	Y	N	Y	N	N	N	N	
ex_result_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	-1
ex_branch_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	-1
ex_reg_rs1_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	-1
ex_reg_rs2_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	-1
ex_imm_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	-1
ex_end_r_reg	Flip-flop	1	N	N	Y	N N	N	N	N	
ex_jump_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	-1
ex_jr_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	-1
mem_rs1_r_reg	Flip-flop	5	Y	N	Y	N	N	N	N	-1
mem_rd_r_reg	Flip-flop	5	Y	N	Y	N	N	N	N	-1
mem_result_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	
mem_memtoreg_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	-1
mem_regwrite_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	-1
mem_memread_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	-1
mem_memwrite_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	-1
mem_reg_rs1_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	-1
mem_reg_rs2_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	-1
mem_imm_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	-1
mem_jump_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	-1
mem_jr_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	Ė
wb_rdata_r_reg	Flip-flop	32	Y	N	Y	N	N	N	N	
wb_regwrite_r_reg	Flip-flop	1	N	N	Y	N	N	N	N	
wb_rd_r_reg	Flip-flop	5	Y	N	Y	N	N	N	N	Ĺ
finish_r_reg	Flip-flop	1	N	N	İΥ	N	N	N	N	İ

<pre>Inferred memory devices in process    in routine Reg_file line 950 in file    '/home/raid7_2/userb10/b10058/ca/final/01_RTL/CHIP.v'.</pre>												
Register Name	Type	Width	ı   Bus	MB	Al	R   A	IS	SR	1	SS	ST	I
   mem_reg   mem_reg	Flip-flo   Flip-flo	op   995 op   29		N   N	Y   N	1	   	N N		N N	N   N	
Statistics for MUX	_0Ps											==
block name/line	Inputs   Οι	ıtputs   #	sel i	nputs	I							
Reg_file/906   Reg_file/907	32     32	32   32	5 5									

Statistics for case '/home/raid7 ========	_2/userb10/b10058			
Line		oarallel		
1036	auto,	/auto		
Statistics for case '/home/raid7	statements in alv _2/userb10/b10058			
Line	full/	oarallel		
1073   1080   1137	auto	/auto   /auto   /auto		
Statistics for case '/home/raid7 ===========   Line	_2/userb10/b10058 =======			
1203	======================================	======================================		
	in process IV_unit line 1222 i raid7_2/userb10/b10		91_RTL/CHIP.	v'.
Register Name	Type   Width	Bus   MB   <i>I</i>	AR   AS   SR	SS   ST
sum_reg minus_reg out_r_reg done_r_reg state_reg operand_a_reg operand_b_reg inst_reg counter_r_reg alu_r_reg	Flip-flop   32 Flip-flop   32 Flip-flop   64 Flip-flop   1 Flip-flop   2 Flip-flop   32 Flip-flop   32 Flip-flop   3 Flip-flop   64	Y   N   N   N   N   N   N   N   N   N	Y   N   N   N   Y   N   N   N   N   N	N

Statistics for case statements in always block at line 1413 in file '/home/raid7_2/userb10/b10058/ca/final/01_RTL/CHIP.v'												
Line	full/	/ parallel	<u>-</u>									
1414	aut	to/auto	<u> </u>									
======================================												
Register Name	Type	Width   B	ıs   MB	AR	AS	SR	SS	ST	I			
out_mem_cen_r_reg out_mem_wen_r_reg state_r_reg sram_r_reg	Flip-flop     Flip-flop     Flip-flop     Flip-flop	1   I	N   N N   N Y   N Y   N	Y   Y   Y	N   N   N   N	N   N   N	N   N   N   N	N   N   N   N				
Statistics for MUX_OP	======= S			_					==			
block name/line	block name/line   Inputs   Outputs   # sel inputs											
Cache/1340     Cache/1424	16   128 16   25	3   ·	1 1	=     								
Presto compilation con	mpleted succes	sfully.										