

Proyecto 2: Capa Transacción PCIe

Por: Luis Diego Pacheco Chamberlain
Sebastián Palacino Chacón

Memoria



Signals

Entradas

clk

```
reset = 0
```

$$h[5:0] = 0$$

Fifo Data in[5:0] = 0A

Fifo wr=1

Fifo rd=0

Modulo conductual

```
Fifo Data out[5:0]=00
```

```
valid read=0
```

Fifo empty=1

```
almost empty=0
```

```
elementos[2:0]=0
```

Fifo full=0

almost full = 0

```
Eifo rd error=0
```

```

Eifo wr error=0

```

```

- -
Eifo_error=0

```

Module estructural

File Data out est[E:0]=00

```
valid_read_est=0
```

Life_empty_est=1

```

110_empty_est=1
111_est_empty_est=2

```

```

almost_empty_est=0
fill(1)=0

```

110_full_est=0

most_full_est=0

```
F10_err_est=0
```

```
F110_WI_error_est=0
```

F110_error_est=0

FLOW CONTROL

can_pop = 0

pause=0

Flow Control est

can_pop=0

pause=0

Demux validos vc_id

```
Fifo_Data_out[5:0]=0000
```

```
valid_read=0
```

```
demux_to_VC0[5:0]=0
```

Fifo_wr0_mux=0


demux to VC1[5:0]=0

```
Fifo wr1 mux=0
```

Demux id est

```
Fifo Data out est[5:0]=00
```

Waves




Máquina de Estados


```

data_out1[5:0] = 39
data_out1_est[5:0] = 39
D1_valid_read = 0
pop_D0 = 1
pop_D1 = 1
Maquina Estados
reset = 0
state[3:0] = 3
state_est[3:0] = 3
next_state[3:0] = 3
next_state_est[3:0] = 3
Fifo_empties[4:0] = 10100
Fifo_errors[4:0] = 00000
init = 0
Umbral_MF_prob[3:0] = A
Umbral_VC_prob[3:0] = 5
Umbral_D_prob[3:0] = 7
umbralMF_out[3:0] = 5
umbralVC_out[3:0] = 4
umbralD_out[3:0] = 3

```




Flow Control




Prueba: Llenado y vacío

```
Time
clk=1
reset=0
push=1
data_in[5:0]=26
data_in[5]=1
data_in[4]=0
Main Fifo
Main Fifo_Data_out[5:0]=15
Demux_id
demux_to_VC0[5:0]=04
push_VC0=1
demux_to_VC1[5:0]=00
push_VC1=0
VC0
VC0_Data_out[5:0]=12
VC1
VC1_Data_out[5:0]=00
VC1_valid_read=0
Mux
Mux_out[5:0]=02
Mux_valid=1
Demux
demux_to_D0[5:0]=00
push_D0=0
demux_to_D1[5:0]=10
push_D1=1
D0
D0_almost_empty=1
D0_almost_full=0
D0_empty=0
D0_full=0
D0_pause=0
D0_error=0
data_out0[5:0]=00
D0_valid_read=0
D0_rd_error=0
D1
D1_almost_empty=0
D1_almost_full=0
D1_empty=1
D1_full=0
```




```
assign pop_main = !(VC0_pause || VC1_pause) && !(Main_fifo_empty);
assign pop_VC0 = !(D0_pause || D1_pause) && !(VC0_empty);
assign pop_VC1 = !(D0_pause || D1_pause) && !(VC1_empty) && (VC0_emp
```

Prueba: Llenado y vacío



Prueba: Único tipo de tráfico




Prueba: Único tipo de tráfico


```

D0
D0_almost_empty=0
D0_almost_full=0
D0_empty=0
D0_full=0
D0_pause=0
D0_error=0
data_out0[5:0]=00
data_out0_est[5:0]=00
D0_valid_read=0
D1
D1_almost_empty=0
D1_almost_full=0
D1_empty=1
D1_full=0
D1_pause=0
D1_error=0
data_out1[5:0]=00
data_out1_est[5:0]=00
D1_valid_read=0
pop_D0=0
pop_D1=0

```




Prueba: Errores



Prueba: Umbrales distintos

```
data_outl[5:0] = 39
data_outl_est[5:0] = 39
D1_valid_read = 0
pop_D0 = 1
pop_D1 = 1
Maquina Estados
reset = 0
state[3:0] = 3
state_est[3:0] = 3
next_state[3:0] = 3
next_state_est[3:0] = 3
Fifo_empties[4:0] = 10100
Fifo_errors[4:0] = 00000
init = 0
UmbraL_MF_prob[3:0] = A
UmbraL_VC_prob[3:0] = 5
UmbraL_D_prob[3:0] = 7
umbralMF_out[3:0] = 5
umbralVC_out[3:0] = 4
umbralD_out[3:0] = 3
```



Latencia y Tasa de Datos

- Se duran 18 ciclos de reloj de un dato de entrada a salida. Cada ciclo dura 8ns, por ende, la Latencia es de **144 ns**
- 24 bits logran salir en 32 ns, lo cual da una tasa de datos de **0.75 bits/ns**

Particularidades y Desafíos

- Durante la interconexión de los módulos se presentaron errores en la máquina de estados. Esto causó un problema para los estudiantes que ameritó que se reunieran para resolverlo.
- En el FIFO se utilizó un “=” dentro de un always @(posedge clk) que no se encontró hasta que todo estaba conectado por lo que se tuvo que hacer una corrección y acomodar esa lógica en un always @(*).

```
if (Fifo_wr && !Fifo_full) begin
    wr_ptr <= wr_ptr + 1;
    //contador = contador +1;
    Fifo_wr_error <= 0;
    q0 <= Fifo_Data_in;
end
```



```
always @(*) begin
    cont = conor;
    if(Fifo_rd && !Fifo_empty)
        cont = cont - 1;
    if (Fifo_wr && !Fifo_full)
        cont = cont + 1;
end
```

Conclusiones y Recomendaciones

- Se utilizó métodos de comunicación asertiva para repartición de tareas y solucionar problemas que se presentaron durante el proyecto.
- Se recomienda a las personas que deseen implementar un proyecto igual que se utilice el método de valid.
- Además de esto se recomienda un buen trabajo de equipo para poder aprovechar al máximo las fortalezas y debilidades de cada integrante.

Bitácora

- 24/10/2020: Luis Diego y Sebastián se reunieron para discutir el plan de pruebas y asignar tareas. Sebastián se encargará de la memoria y Luis Diego del FIFO.
- 26/10/2020: Sebastián subió la memoria al Git
- 27/10/2020: Luis Diego subió el FIFO al Git
- 01/11/2020: Luis Diego y Sebastián se reunieron para discutir los siguientes pasos del proyecto. Sebastián se encargará de la máquina de estados y Luis Diego del Flow Control.
- 03/11/2020: Sebastián subió la máquina de estados al Git.
- 03/11/2020: Luis Diego subió el Flow Control al Git.
- 05/11/2020: Sebastián y Luis Diego se reunieron para discutir las siguientes etapas del proyecto.
- 06/11/2020: Sebastián arregló errores en la máquina de estados

Bitácora

- 06/11/2020: Luis Diego realizó la interconexión y la subió al Git.
- 09/11/2020: Luis Diego arregló unos errores en la máquina de estados.
- 11/11/2020: Luis Diego y Sebastián se repartieron las pruebas. Luis Diego se encargará de las pruebas A y C, y Sebastián de las B, D y E.
- 12/11/2020: Luis Diego y Sebastián se reunieron para analizar errores dentro del código
- 13/11/2020: Sebastián logró realizar la prueba B.
- 14/11/2020: Sebastián logró realizar la prueba D y E. Luis Diego logró realizar la A y C.
- 24/11/2020: Luis Diego y Sebastián crearon la presentación del proyecto.

- **QoS (Calidad de Servicio):** Medición del desempeño de un producto o servicio desde el punto de vista de los usuarios. Medida cualitativa. Toma en cuenta factores como uso de recursos, tráfico, pérdida de paquetes.
- **Arbitraje en sistemas digitales:** dispositivos electrónicos que se encargan de alojar el acceso a recursos compartidos.
- **Priority Flow Control:** Un mecanismo que permite selectivamente pausar el tráfico de paquetes que proviene de un bus para darle prioridad a otro con una clase distinta.
- **¿Cómo se relacionan los créditos con Flow Control?:** Los créditos establecen cuánto espacio hay disponible en un buffer para que se le puedan enviar la cantidad exacta de datos necesarios sin que haya una señal cuando el buffer se llena.