Schaltungstechnische Grundlagen:

- Signale zum Übertragen von Informationen als Zahlenwerte: Sequenz von Symbolen
 - wertdiskret: Werte werden durch Norm auf bestimmte Werte "gerundet"
 - z.B. abrunden auf nächste ganze Zahl (Uin = [1V, 2V[→ Uout = 1V)
 - o zeitdiskret: Takt, Werte werden zu bestimmten Zeiten ausgelesen, Übertragung 0 und 1
 - verhindert falsche Ausgaben, da nur zu festem Zeitpunkt gelesen wird
 - wert- und zeitdiskret: moderne Rechner
- Binäre Signale
 - o digitale Signale: TTL-Technik: Low-Bereich = 0 0.8V, High-Bereich = 2-5V
 - H/L enthalten Information von 1 Bit: werden als 0 oder 1 interpretiert
 - manche Schaltungen interpretieren H als 0, andere H als 1
- Wahrheitswertetabelle
 - Aufführen aller Eingaben (a, a', b, b')
 - o Aufteilen der Rechnung
 - o Zusammenführen der Rechnungen
 - Thautologie: alle Ergebnisse = 1
- Elementare Gatter:

0	Konjunktion:	AND-Gatter
0	Disjunktion:	OR-Gatter
0	Negation:	NOT-Gatter

a .74	16,06	7(016)	79115	7(0(15) (3) 79 175
0'1	0.1	1	1	1
0.1	10	1	1	1
1.0	0 1	1	1	1
1,0	1 0	0	0	1


 wenn die 3 Elementaren Gatter durch eine Operatormenge dargestellt werden können, ist sie vollständig und damit eine Verknüpfungsbasis

Termerstellung:

- Alle Eingangswertekombinationen in Wertetabelle aufstellen
- DNF: disjunktive Normalform
 - o alle **Schaltfunktionen mit Ergebnis 1** disjunktiv (OR) verknüpfen
 - o einzelne Schaltfkt.: Eingangsvariablen mit AND verknüpfen
 - o wenn in Wahrheitswertetabelle mehr 0 als 1
- KNF: konjunktive Normalform
 - o alle **Schaltfunktionen mit Ergebnis 0** konjunktiv (AND) verknüpfen
 - o einzelne Schaltfkt.: Eingansvariablen mit OR verknüpfen (Erg. muss 0 werden)
 - o wenn in Wahrheitswertetabelle mehr 1 als 0
- Kürzung von DNF und KNF führt zu Minimalformen: Aufbau der Schaltung
 - o Karnaugh-Veitch-Diagramm:
 - Eintragen von Schaltfunktionen in Tabelle
 - Zusammenfassen von nebeneinanderliegenden Paaren
 - abgedeckte Felder pro Schleife sind 2er-Potenzen

Schaltungssynthese

- 1. Exakte Funktionsbeschreibung der gesuchten Schaltung
- Festlegung der Eingangs- und Ausgangsvariablen und der Bedeutung von Low und High
- 3. Aufstellen der Wahrheitstabelle
- 4. Bestimmung des schaltalgebraischen Terms
- 5. Vereinfachung und ggf. Umformung des Terms
- 6. Aufbau der Schaltung aus Gattern gemäß dem Term



Schaltnetze

- Entwurfsziele:
- minimale Durchlaufzeit
- o minimaler Ressourcenverbrauch
- Aufbau mit einzelnen Verknüpfungsgliedern
- o Aufbau mit bestimmtem Gattertyp (z. B. NOR oder NAND)
- Aufbau mit addressierenden Bauelementen (Mutlitplexer, PROM, ...)
- Bauteile
- Multiplexer: wählt Eingangssignal aus, zusätzliches Eingagssignal aktiviert gewünschten Eingang
- 2-Bit Komparator: Ausgabe Größer, Kleiner & Gleich, vergleicht einzelne Bits
- Don't Care's

- o zum Verkleinern von Tabellen (z.B. WE = 1, alle anderen Eingänge irrelevant = X)
- Enable-Signal
 - Schaltungen lieferen immer einen Wert, Problem bei Masseverbindung → Kurzschluss
 - o Enable-Signal koppelt Signale ab, meist active low (0 aktiviert, 1 deaktiviert)

Rechenschaltungen:

- Addition
 - o Halbaddierer: Addierer, die keinen eingehenden Übertrag berücksichtigen
 - o Volladdierer: Addierer mit Übertrag, kann aus 2 Halb-Addierern + OR-Gatter gebaut werden
 - o **Ripple-Carry-Addierer**: Aneinanderreihung von Volladdierern, Übertrag immer nach Addition
 - lange Laufzeit: 2n für finalen Übertrag, 2n+1 für finales Ergebnis
 - langsamer als Paralleladdierer, aber deutlich weniger Gatter
 - o Paralleladdierer: einsetzen der Übertragsberechnung in nachfolgende Formeln
 - stark steigende Anzahl Terme (2ⁿ-1) und Eingänge (n+1)
 - durch hierarchischen Aufbau, da nur 5 Eingänge/Gatter mögl.
 - Tiefe des Baums: $d = log_5(2^n-1)$
 - schneller als RCA, aber deutlich mehr Gatter
 - o Carry-Look-Ahead Addierer: Aufteilung von Berechnungen, gleichzeitige Berechnung Übertrag & Summe
 - Übertrag generiert: Übertrag entsteht an Stelle k, wird bis Stelle n durchgereicht
 - $a_k * b_k = 1$ $k < i < n: a_i + b_i = 1;$ g(0, n-1) = 1
 - Übertrag propagiert: Übertrag besteht schon bei Stelle 0, wird bis n durchgereicht
 - $C_0 = 1$ $0 \le i < n$: $a_i + b_i = 1$; p(0, n-1) = 1
 - $C_n = g(0, n-1) + (p(0, n-1) * C_0) \rightarrow$ entweder an Stelle 0 generiert oder propagiert & davor vorhanden
 - Ablauf:
 - zuerst werden g's & p's berechnet, immer größere Intervalle
 - danach Übertrag von Anfang bestimmt
 - von größtem zu niedrigster Stelle Überträge bestimmen
 - Bestimmung Summe
 - o Carry-Select-Adder: Additionen werden doppelt durchgeführt → mit/ohne Übertrag
 - Auswahl durch Multiplexer, welches Ergebnis genommen wird
 - Ergebnisse werden in Blöcken berechnet, pro Block 1 Bit mehr, Übertrag an nächsten Block
 - k Addiererblöcke, n bits, n_1 Bit's des ersten Addierers: $k^2 + (2n_1 1) * k 2n = 0$
- Subtrahierer: Addition des 2er-Komplements
- Multiplizerer: wie in Schule, verrücken der Addition um jeweils eine Stelle
- Division: durch Subtraktion
- wenn Ergebnis einer Subtraktion negativ ist, wird im Folgeschritt addiert → Ergebnis stimmt wieder


Aufbau:

- diskreter Aufbau: nur für kleine Schaltnetze sinnvoll
- Speicher: Abbild der Wahrheitswertetabelle, sehr langsam & groß
- PLAs: Programmable Logic Arrays, komplexe Funktionen, extrem aufwändig

Kippschaltungen

Rückkopplung:

- Informationsfluss nicht nach vorne gerichtet, sondern mit Rückführung
- FlipFlop: Kippglied, zum Setzen, Rücksetzen oder Speichern von Daten




- o **RS-FlipFlop**: Eingaben S & R: 00 = speichern, 01 = löschen, 10 = setzen, 11 = illegal
 - mit Entprellschaltung möglich: beim Umschalten prellt Schalter, FlipFlop speichert
- o **Delay-FlipFlop:** getaktetes FlipFlop, nur eine Eingabe, **Register**
- o asynchroner Reset: getaktetes FlipFlop, Takt wird überschreiben solange S_D und R_D!= 11
- Takt: Zustandsänderung auf Speicher nur bei clk-Signal
- \circ spezifischer Zeitpunkt: Speicheränderung nur bei steigender Flanke, NOT verzögert ightarrow




Schaltwerke

Automaten:

- Mealy-Automat
- o Ausgabe reagiert sofort auf sich veränderte Eingabe, auch wenn Zustand noch nicht geändert



- Moore-Automat
 - o Ausgabeverhalten hängt nur vom Zustand ab
 - o reagiert auf Veränderung der Eingabe erst nach Aktualisierung des Zustands



- Vorgeher
 - o Definition Eingangs- und Ausgansvariablen, Festlegung Zustandsmenge und Anfangszustand
 - Erstellung des Zustandsgraphen (Automat)
 - Wahl einer Zustandskodierung

logarithmisch: Kodierung ist Binärzahl

One-Hot: jeder Zustand ist 1 Bit, bei 4 Zuständen: 1000, 0100, 0010, 0001

Gray-Code: zwischen benachbarten Werten ändert sich nur 1 Bit

- Erstellung Übergangsfunktionen (Zustandsübergangstabelle)
- o Erstellen der Ausgabefunktion
- DMF/KMF, Gatter-Implementierung

Aufbau Schaltkreis:

- PROM: Speicherbaustein, besteht aus Wahrheitswerte-Tabelle, Programmable Read-Only Memory
- Arithmetische Ausdrücke
 - o an Übergangskanten im Automaten können [relationale Ausdrücke] übergeben werden
 - 1 oder 0 wird übergeben, je nachdem ob Ausdruck wahr oder falsch
 - werden in einem Register gespeichert -> Berechnung ob relationaler Ausdruck wahr oder falsch
 - Vereinfachung
 - von Berechnungen durch RegisterFile und Multiplexer
 - RegisterFile-Größe wird auf 2er-Potenz gehoben zur Ansteuerung
 - Zustände automatisch hochzählen
 - Branch-Unit zur Berechnung von Flags

- Benennung der Zustände, Konstanten & Register vereinfachen
 - → Assembler-Programm / PC gebaut

Elementare Rechnerarchitektur

Speicherbaustein:

- Ansteuerung: 1. Zyklus übergibt Addresse, 2. Zyklus übergibt Datum
- während der Ansteuerung des Speicherbausteins wird PC blockiert
- Befehlsphasen werden aufgeteilt
 - o Instruction Fetch: Befehl aus dem Speicher holen
 - Phase 1: Ansteuerung der Adresse
 - Phase 2: Daten aus der Adresse an Befehlsregister übergeben
 - o Execute Phase: Befehl durchführen (1 Phase für Reg -> Reg, 2 Phasen für Reg -> Speicher)
 - Phase 1: Adresse berechnen und an Speicher geben
 Phase 2: Daten berechnen und an Speicher geben

Taktfrequenz:

- maximale Taktfrequenz = Dauer des längsten Pfades von Speicherelement zu Speicherelement
- verschieden Kenngrößen:
 - O Kennzahl = Σ | Anteil Befehle für Bsp.Programm | * | Takte für Befehl | * Taktzeit
 - durch Vergleich der Kennzahlen kann der Speedup für ein Beispielprogramm bestimmt werden
 - o CPI (Cycles Per Instruction): beschreibz Anzahl der Takte die ein Befehl benötigt
 - CPI_P = Anzahl der Takte für Ablauf / Anzahl der abgearbeiteten Befehle des Ablaufes = N_P / i_P
 - CPI_i: Anzahl der Takte eines Befehls i
 - CPI_A: durchschnittlicher CPI einer Architektur A $\frac{\Sigma (CPI_i)}{|I|}$
 - o MIPS / MFLOPS: Leistungsfähigkeit von Prozessoren
 - Bewertung in Benchmarks
 - MIPS_A = $\frac{f}{CPI_A*10^6}$ mit f = Taktfrequenz

Pipelining

Verschränkte Ausführung von Befehlen: statt sequenziell → überlappend

- Voraussetzung: keine überlappende Ausführung von Ressourcen
 - o RES(D): Menge der Ressourcen
 - Schaltnetze, Speicher Lese- und Schreibeingänge sind einzeln, PROM
- INST: Menge der Instruktionen, I ∈ INST, d(I) = Ausführungsdauer in Zyklen
- Reservierungstabelle:
 - o einzelne Instruktionen: RT(I)(p, t) = $1 \rightarrow p$ = Ressource, t = Zyklus/Takt
 - o Instruktionen werden in Tabelle zusammengefasst
 - o zeigt in welchem Zyklus/Takt des Befehls welche Ressource belegt wird
- SH_TEST: Test auf strukturelle Hazards
 - O SH_TEST(I, I', k) k = Abstand I zu I'
 - \circ $t \le d(I)$ $t' \le d(I')$ t' + k = t $p \in RES(D)$
 - $\circ SH_TEST(I, I', k) = \{p \mid t \land t' \land t' + k = t \land RT(I)(p, t) = 1\}$

ART(I')(p, t') = 1

- RT-Funktionen aus Reservierungstabelle
- wenn SH_TEST nicht leer → Konflikt
- $CPI = \frac{n*Anzahl \, Takte}{n}$ oder für Befehle in Pipeline $CPI = \frac{(\frac{n}{Anzahl \, Befehle})*Gesamtanza \quad Takte}{(\frac{n}{Anzahl \, Befehle})*Gesamtanza}$



$\wedge t + k = t \wedge RI(I)(p,t) = 1 \wedge RI(I)(p,t) = 1$							
SH_Test(Fldd, Fldd, 2) =	Takt Resource	1	2	3	4		
{ PC. Read t=3 1 t=1	Mem.Adr	×		×	Г		
	Mem.Data		×		3		
1 1+2=3 1	RF.Read			×	Г		
	RF.Write			×	Г		
RT(Fold)(PC. Read, 3)=1	Adder			×	Г		
	PC.Adder			×	Г		
1 RT (Hold) (PC. Read, 1)=1}	PC.Read	×		*	Г		
9	PC.Write			×	Г		
SH-Test # \$ => Konflikt!	Flags.Write			×	Γ		
is the supplier.	Flags.Read						

 $SH_Test'(\langle I_1,...,I_n\rangle,I',k) = \bigcup SH_Test(I_x,I',(k+t_n-t_x))$

SH_Test ((Add, Add), Add, 2) =

- MIPS gehen mit Pipelining nach oben → weniger Takte pro Befehl, gleiche Taktfrequenz
- SH_TEST'($\langle I_1, ..., I_n \rangle$, I', k) → kollisionsfreie Sequenz von Befehlen wird verglichen mit anderem Befehl
- Kollisionen / Hazards entstehen, wenn ein Befehl eine Ressource in mehr als einem Takt verwendet
- SH_Test (Flood, Flood, 2+tand-tand)
 SH_Test (Flood, Flood, 2+tand-tand)

 OU { PC. Read} \(\phi =) | Conflict! o Mehrfaches zugreifen verhindern, indem Befehle kombiniert werden → aktuelle Daten in Ressource für Nachfolgebefehle
- Beseitigung struktureller Hazards:
 - o Replikation: Ressource wird mehrfach benötigt → jede Phase bekommt eigene Ressource
 - Harvard-Architektur: Mehrfachzugriff auf Speicher → trenne Daten- und Programmspeicher
 - o Register: Daten müssen einen Takt aufbewahrt werden → lagern in neuem Register
 - z.B. bei Berechnung Adresse & Datum für Speicher: zuerst Adresse, Datum im nächsten Takt

Controller:

- Datenpfad wird in Stage's unterteilt
 - auf jede Stage wird exklusiv zugegriffen
 - bei längerem Zugriff einer Instruktion auf Stage werden Folgeinstruktionen aufgehalten
 - o jeder Stage werden Ressourcen zugeteilt
 - Stages bekommen Namen
 - Stage schreib Ergebnis in Register, n\u00e4chste Stage greift auf Register zu
- Ansteuerung von Stages im Controller -> verschieden Befehle in unterschiedlichen Stages überlappend
- o Ansteuerung ist Automat mit n Befehlen und k Pipelinestufen: **n**^{k+1}-**1** Zustände
- o muss aufgeteilt werden, da bei vielen Befehlen Automat zu groß wird
 - Time Stationary: Controller in jeder Stage → Anweisung aus Befehlsreg. vor Stage
 - Nachteil: Dekodierung in jeder Phase, Zeitverlust
 - Dekodierung in 2. Stage → über Register durchreichen zu entsprechender Stage Data Stationary:
 - mehr Bauteile, aufwändig bei Konflikten, Interrupts und Multithreading Nachteil:
- Speedup beim Pipelining: k Pipelinestufen (Stages), n Iterationen (verschachtelte Befehle)
 - Speedup $S = \frac{n*k}{k+n-1}$
- tiefe Pipelines sind egal, solange CPI = 1 -> Vorstellung wegen Speicherzugriff & Sprungbefehlen utopisch

Instruction Set Architecture (ISA):

- definiert Sicht des Programmierers auf:
 - o Programm-Register
 - o Zugriff, Typ und Größe von Operanden
 - Befehlssatz und -codierung
 - Adressierungsarten
- Beispiele: RISC, CISC, DSP ...
- o CISC: einheitlicher Befehlssatz, 80% der Programme benutzen nur 5-10% des Befehlssatzes
- RISC: für Pipelining und Speicherzugriff besser, wegen hoher Anzahl an Registern 0


Hazards:

- Structural Hazards: Mehrfachzugriff auf einzelne Ressourcen
- Datenabhängigkeit eines Befehls von Vorgängern Data Hazards:
- Notbremsen-Technik: konsumierender Befehl wird verzögert bis Ergebnis vorhanden
- ordne Befehle um, so dass zwischen problem. Befehlen genug Takte liegen Compiler-Optimierung:
- o Forwarding: Ergebnis zwischen Stages kommunizieren
 - Ergebnisse werden von allen Stages in OF Phase geladen, jüngster Befehl -> höhere Priorität

Control Hazards: Abhängigkeit von Sprungbefehlen von vorangegangen Befehlen

o Delay-Slots: Hochzählen von Schleifen in Downtime (während Flag's überprüft werden)

 Brach-Prediction: Vorhersagen, ob Schleife wiederholt wird oder nicht, z.B. 2-Bit-Prädikation



- Ahmdals Gesetz: Berechnung des speedups
 - 1. Wähle Befehl B, entwickle Beschleunigungskonzept, ermittle Speedup S
 - 2. Ermittle Häufigkeit des Befehls P_B in typ. Programmen
 - 3. Ermittle denjenigen Anteil $P_S(B)$ von B in typ. Programmen, für den der in 1. errechnete Speedup S zutrifft
 - 4. Berechne typ. CPI des unbeschleunigten Prozessors: $CPI_T = \sum_{i=1}^{n} CPI_i \cdot P_i$
 - 5. Ermittle Anteil der beschleunigten Befehle B p(B) an CPI_T


$$p(B) = \frac{P_B \cdot P_S(B) \cdot CPI_B}{CPI_T}$$

- 6. Setze p(B) in Amdahls Gesetz ein
- Leistungsbewertung von Prozessoren abhängig von ausgeführten Programmen
 - o soll aber vergleichbar sein: Benchmarks (typische Programme)
- Compiler-Optimierung zur Vermeidung von Data Hazards
 - Data Dependency Graph → Abhängigkeiten zwischen Befehlen feststellen

DDG:
$$K(P) = \{ I_{100}, I_{101}, ..., I_{107} \}$$

 $\Rightarrow_P = \{ (\bot, \{R3,R4\}, I_{100}), (\bot, \{R2\}, I_{101}), (\bot, \emptyset, I_{102}), (\bot, \emptyset, I_{103}), (\bot, \emptyset, I_{104}), (\bot, \emptyset, I_{105}), (I_{102}, \{R1\}, I_{106}), (I_{100}, \{R3,R4\}, I_{107}) \}$

 so umordnen, dass Befehle, die abhängig voneinander sind, genug Abstand haben



Speicher

DRAM:

- elektrisches speichern von Informationen (Schaltung: Kondensator): Stack oder Trench Technologie
- Zellen Matrix angeordnet: Zeile wird ausgelesen & Spalte dann ausgewählt
 - Kondensator verliert bei Lesevorgang Ladung und muss neu aufgeladen werden, refresh in regelmäßigen
 Abständen
- Beschleunigungstechnologien:
 - Burst-Mode interner Z\u00e4hler erh\u00f6ht Spaltenadresse automatisch
 - Synchron (SDRAM)
 Synchron zu externem Takt, internes Interleaving
 - Signale bei steigender Taktflanke gültig
 - kann im Burst-Mode arbeiten
 - arbeitet mit Pipelining → in jedem Taktzyklus neue Spaltenadresse
 - Nomenklatur: PC-xxx CL a-b-c
 - xxx = Taktfrequenz
 - a = CAS-Latenz von fallender Flanke bis zur Ausgabe der Daten (t_{CL}) (**Read**)
 - b = RAS-zu-CAS-Verzögerung minimale Zeit zwischen RAS und CAS (t_{RCD}) (Activate)
 - c = RAS-Vorladezeit Zeit zum Beenden des Zugriffs und vorbereiten (t_{RP}) (**Precharge**)
 - Double Date Rate (DDR)
 Daten bei fallender & steigender Flanke übertragen
 - Erweiterung SDRAM: jeder Zugriff liest 2 benachbarte Bits aus, 2 Datenworte / Takt
 - Nomenklatur: DDR-xxx
 - xxx = doppelte Taktfrequenz
 - CL a-b-c optional
- Bauformen: SIMM und DIMM
- Zugriff auf Speicherzellen hat hohe Verzögerung, hohe Taktfrequenz erst nach Prefetch spürbar

Speicherhierarchie:

- Hierarchie:
 - o Register: schnelle Speicher im CPU, geringe Anzahl, teuer: min. 28 Transistoren / Bit
 - o Cache: auf CPU oder extern oder beides, mittelschnell, 6 Transistoren / Bit
 - o RAM: extern verbaut, besondere Sequenzen von Ansteuerung, 1 Transistor + 1 Kondensator / Bit
 - Hintergrundspeicher: Festplatte, hohe Informationsdichte, nicht flüchtig
- Lokalität:
- o zeitlich: falls Datum oder Instruktion referenziert → bald wieder
- o örtlich: falls Datum oder Instruktion referenziert → nahegelegene Daten & Adressen auch
- Zugriffsverhalten:
 - o Register und SRAM schnell wahlfrei, DRAM und Festplatten schnell blockweiße

Cache:

- kleine Speichermenge, verschieden Level: L1, L2, (L3) → höhere Stufe = größer, aber langsamer
- Assoziativ-Speicher: Content Addressable Memory = CAM
 - o k-Bit Schlüssel: Suchmaske (relevante Bits) + Suchschlüssel für die Suche nach Datum
 - o m-Bit Datenfeld: Inhalt der Speicherzelle im Hauptspeicher
 - o Tag zur Auswahl: Größe t = w − d Bit, niedrige d Bit nicht im Tag enthalten → d für Auswahl Datum
 - Bei 1. Schleifendurchlauf wird Cache befüllt, bei 2. Durchlauf sind alle Instruktionen und Daten vorhanden & Speedup ist sehr groß
 - o nur für kleine Caches, sonst Aufwand zu hoch und Trefferbestimmung langsam
- Direct-mapped-Cache:
 - Einteilung des Hauptspeichers in gleich große Segmente (Segmentgröße = Cachegröße)
- o jede Hauptspeicherzeile kann nur direkt in bestimmte Cachezeile geladen werden
 - bei Konflikt wird Zeile erst freigegeben, dann belegt
- Tag zur Auswahl: Größe t = w k d Bit, k = Zeilenanzahl Cache & Indexgröße
- o Index: Zur Auwahl der Cachezeile Tag: Auswahl des Segments
- o wenn mitten in Zeile eingegriffen wird → Critical Word First, dann Round Robin
- o Ladeabbruch wenn Daten nicht benötigt werden kann implementiert werden
- o bei 1. Schleifendurchlauf befüllt, bei 2. Durchlauf nur Neubefüllung der überschriebenen Zeilen
- n-Wege assoziativer Cache
 - Mischfrom: direct-mapped Cache mit n Partitionen → beliebige Partition, feste Cachezeile
 - bei Kollision wird andere Partition ausgewählt
 - o Berechnung Tag, Index und Byteauwahl wie bei direct-mapped Cache
 - o 2. Durchlauf nur Neubefüllung benötigter Zeilen
- Verdrängungsstrategien: welche Line soll überschrieben werden (n-Wege ass., assoziativ)
- Random zufällig → pseudo-random
- RoundRobin letzte überschrieben line merken, nächste in zyklischer Reihenfolge
 LeastRecentlyUsed je länger line nicht benutzt, desto älter → älteste wird überschrieben
- Verhalten bei Cache-Hit (ändern der Daten im Cache)
 - Write-Through Schreibzugriff in Cache und darunter (RAM, Festplatte)
 - o Write-Back Schreibzugriff im Cache, erst bei Verdrängung wird darunter geändert
- Verhalten bei Cache-Miss (Datum nicht in Cache)
 - o Write-Allocate Line wird in Cache geladen und Datum wird geschrieben
 - o No-Write-Allocate Datum wird in darunter liegenden Hierarchieebene beschrieben, Line nicht in Cache
- Kombinationen:
 - Write-Throug mit No-Write-Allocate
 - Write-Back mit Write-Allocate