

Schaltungstechnische Grundlagen:

- Signale zum Übertragen von Informationen als Zahlenwerte: Sequenz von Symbolen
 - wertdiskret: Werte werden durch Norm auf bestimmte Werte „gerundet“
 - z. B. abrunden auf nächste ganze Zahl ($U_{in} = [1V, 2V[\rightarrow U_{out} = 1V$)
 - zeitdiskret: Takt, Werte werden zu bestimmten Zeiten ausgelesen, Übertragung 0 und 1
 - verhindert falsche Ausgaben, da nur zu festem Zeitpunkt gelesen wird
 - wert- und zeitdiskret: moderne Rechner
- Binäre Signale
 - digitale Signale: **TTL-Technik**: Low-Bereich = 0 – 0.8V, High-Bereich = 2-5V
 - H/L enthalten Information von 1 Bit: werden als 0 oder 1 interpretiert
 - manche Schaltungen interpretieren H als 0, andere H als 1
- Wahrheitstabelle
 - Aufführen aller Eingaben (a, a', b, b')
 - Aufteilen der Rechnung
 - Zusammenführen der Rechnungen
 - **Thautologie**: alle Ergebnisse = 1
- Elementare Gatter:
 - Konjunktion: AND-Gatter
 - Disjunktion: OR-Gatter
 - Negation: NOT-Gatter
- wenn die 3 Elementaren Gatter durch eine Operatormenge dargestellt werden können, ist sie **vollständig** und damit eine **Verknüpfungsbasis**

a	a'	b	b'	$\neg(a \wedge b)$	$\neg a \vee \neg b$	$\neg(a \vee b)$
0	1	0	1	1	1	1
0	1	1	0	1	1	1
1	0	0	1	1	1	1
1	0	1	0	0	0	1


Termerstellung:

- Alle Eingangswertkombinationen in Wertetabelle aufstellen
- DNF: **disjunktive Normalform**
 - alle **Schaltfunktionen mit Ergebnis 1** disjunktiv (OR) verknüpfen
 - einzelne Schaltfkt.: Eingangsvariablen mit AND verknüpfen
 - wenn in Wahrheitstabelle mehr 0 als 1
- KNF: **konjunktive Normalform**
 - alle **Schaltfunktionen mit Ergebnis 0** konjunktiv (AND) verknüpfen
 - einzelne Schaltfkt.: Eingangsvariablen mit OR verknüpfen (Erg. muss 0 werden)
 - wenn in Wahrheitstabelle mehr 1 als 0

Schaltungssynthese

1. Exakte Funktionsbeschreibung der gesuchten Schaltung
2. Festlegung der Eingangs- und Ausgangsvariablen und der Bedeutung von Low und High
3. Aufstellen der Wahrheitstabelle
4. Bestimmung des schaltalgebraischen Terms
5. Vereinfachung und ggf. Umformung des Terms
6. Aufbau der Schaltung aus Gattern gemäß dem Term

- Kürzung von DNF und KNF führt zu Minimalformen: Aufbau der Schaltung
 - Karnaugh-Veitch-Diagramm:
 - Eintragen von Schaltfunktionen in Tabelle
 - Zusammenfassen von nebeneinanderliegenden Paaren
 - abgedeckte Felder pro Schleife sind 2er-Potenzen



Schaltnetze

- Entwurfsziele:
 - minimale Durchlaufzeit
 - minimaler Ressourcenverbrauch
 - Aufbau mit einzelnen Verknüpfungsgliedern
 - Aufbau mit bestimmtem Gattertyp (z. B. NOR oder NAND)
 - Aufbau mit adressierenden Bauelementen (Multiplexer, PROM, ...)
- Bauteile:
 - Multiplexer: wählt Eingangssignal aus, zusätzliches Eingangssignal aktiviert gewünschten Eingang
 - 2-Bit Komparator: Ausgabe Größer, Kleiner & Gleich, vergleicht einzelne Bits
- Don't Care's

- zum Verkleinern von Tabellen (z.B. WE = 1, alle anderen Eingänge irrelevant = X)
- Enable-Signal
 - Schaltungen liefern immer einen Wert, Problem bei Masseverbindung → Kurzschluss
 - Enable-Signal koppelt Signale ab, meist active low (0 aktiviert, 1 deaktiviert)

Rechenschaltungen:

- Addition
 - **Halbaddierer:** Addierer, die keinen eingehenden Übertrag berücksichtigen
 - **Volladdierer:** Addierer mit Übertrag, kann aus 2 Halb-Addierern + OR-Gatter gebaut werden
 - **Ripple-Carry-Addierer:** Aneinanderreihung von Volladdierern, Übertrag immer nach Addition
 - lange Laufzeit: $2n$ für finalen Übertrag, $2n+1$ für finales Ergebnis
 - langsamer als Paralleladdierer, aber deutlich weniger Gatter
 - **Paralleladdierer:** einsetzen der Übertragsberechnung in nachfolgende Formeln
 - stark steigende Anzahl Terme (2^n-1) und Eingänge ($n+1$)
 - durch hierarchischen Aufbau, da nur 5 Eingänge/Gatter mögl.
 - Tiefe des Baums: $d = \log_5(2^n-1)$
 - schneller als RCA, aber deutlich mehr Gatter
 - **Carry-Look-Ahead Addierer:** Aufteilung von Berechnungen, gleichzeitige Berechnung Übertrag & Summe
 - Übertrag generiert: Übertrag entsteht an Stelle k , wird bis Stelle n durchgereicht
 - $a_k * b_k = 1$ $k < i < n: a_i + b_i = 1; \quad g(0, n-1) = 1$
 - Übertrag propagiert: Übertrag besteht schon bei Stelle 0, wird bis n durchgereicht
 - $C_0 = 1$ $0 \leq i < n: a_i + b_i = 1; \quad p(0, n-1) = 1$
 - $C_n = g(0, n-1) + (p(0, n-1) * C_0) \rightarrow$ entweder an Stelle 0 generiert oder propagiert & davor vorhanden
 - Ablauf:
 - zuerst werden g 's & p 's berechnet, immer größere Intervalle
 - danach Übertrag von Anfang bestimmt
 - von größtem zu niedrigster Stelle Überträge bestimmen
 - Bestimmung Summe
 - **Carry-Select-Adder:** Additionen werden doppelt durchgeführt \rightarrow mit/ohne Übertrag
 - Auswahl durch Multiplexer, welches Ergebnis genommen wird
 - Ergebnisse werden in Blöcken berechnet, pro Block 1 Bit mehr, Übertrag an nächsten Block
 - k Addiererblöcke, n bits, n_1 Bit's des ersten Addierers: $k^2 + (2n_1 - 1) * k - 2n = 0$
- Subtrahierer: Addition des 2er-Komplements
- Multiplizerer: wie in Schule, verrücken der Addition um jeweils eine Stelle
- Division: durch Subtraktion
 - wenn Ergebnis einer Subtraktion negativ ist, wird im Folgeschritt addiert \rightarrow Ergebnis stimmt wieder


Aufbau:

- diskreter Aufbau: nur für kleine Schaltnetze sinnvoll
- Speicher: Abbild der Wahrheitswertetabelle, sehr langsam & groß
- PLAs: Programmable Logic Arrays, komplexe Funktionen, extrem aufwändig


Kippschaltungen

Rückkopplung:

- Informationsfluss nicht nach vorne gerichtet, sondern mit Rückführung
- FlipFlop: Kippglied, zum Setzen, Rücksetzen oder Speichern von Daten




- **RS-FlipFlop:** Eingaben S & R: 00 = speichern, 01 = löschen, 10 = setzen, 11 = illegal
 - mit Entprellschaltung möglich: beim Umschalten prellt Schalter, FlipFlop speichert
- **Delay-FlipFlop:** getaktetes FlipFlop, nur eine Eingabe, **Register**
- **asynchroner Reset:** getaktetes FlipFlop, Takt wird überschreiben solange S_D und $R_D \neq 1$
- **Takt:** Zustandsänderung auf Speicher nur bei clk-Signal
 - spezifischer Zeitpunkt: Speicheränderung nur bei steigender Flanke, NOT verzögert →




Schaltwerke

Automaten:

- Mealy-Automat
 - Ausgabe reagiert sofort auf sich veränderte Eingabe, auch wenn Zustand noch nicht geändert



- Moore-Automat
 - Ausgabeverhalten hängt nur vom Zustand ab
 - reagiert auf Veränderung der Eingabe erst nach Aktualisierung des Zustands



- Vorgehen
 - Definition Eingangs- und Ausgangsvariablen, Festlegung Zustandsmenge und Anfangszustand
 - Erstellung des Zustandsgraphen (Automat)
 - Wahl einer Zustandskodierung
 - logarithmisch: Kodierung ist Binärzahl
 - One-Hot: jeder Zustand ist 1 Bit, bei 4 Zuständen: 1000, 0100, 0010, 0001
 - Gray-Code: zwischen benachbarten Werten ändert sich nur 1 Bit
 - Erstellung Übergangsfunktionen (Zustandsübergangstabelle)
 - Erstellen der Ausgabefunktion
 - DMF/KMF, Gatter-Implementierung

Aufbau Schaltkreise:

- **PROM:** Speicherbaustein, besteht aus Wahrheitswerte-Tabelle, **Programmable Read-Only Memory**
- Arithmetische Ausdrücke
 - an Übergangskanten im Automaten können **[relationale Ausdrücke]** übergeben werden
 - 1 oder 0 wird übergeben, je nachdem ob Ausdruck wahr oder falsch
 - werden in einem Register gespeichert → Berechnung ob relationaler Ausdruck wahr oder falsch
 - Vereinfachung
 - von Berechnungen durch RegisterFile und Multiplexer
 - RegisterFile-Größe wird auf 2er-Potenz gehoben zur Ansteuerung
 - Zustände automatisch hochzählen
 - Branch-Unit zur Berechnung von Flags

- Benennung der Zustände, Konstanten & Register vereinfachen
→ Assembler-Programm / PC gebaut

Elementare Rechnerarchitektur

Speicherbaustein:

- Ansteuerung: 1. Zyklus übergibt Adresse, 2. Zyklus übergibt Datum
- während der Ansteuerung des Speicherbausteins wird PC blockiert
- Befehlsphasen werden aufgeteilt
 - Instruction Fetch: Befehl aus dem Speicher holen
 - Phase 1: Ansteuerung der Adresse
 - Phase 2: Daten aus der Adresse an Befehlsregister übergeben
 - Execute Phase: Befehl durchführen (1 Phase für Reg → Reg, 2 Phasen für Reg → Speicher)
 - Phase 1: Adresse berechnen und an Speicher geben
 - Phase 2: Daten berechnen und an Speicher geben

Taktfrequenz:

- maximale Taktfrequenz = Dauer des längsten Pfades von Speicherelement zu Speicherelement
- verschieden Kenngrößen:
 - Kennzahl = $\sum |\text{Anteil Befehle für Bsp. Programm}| \cdot |\text{Takte für Befehl}| \cdot \text{Taktzeit}$
 - durch Vergleich der Kennzahlen kann der Speedup für ein Beispielprogramm bestimmt werden
 - CPI (Cycles Per Instruction)**: beschreibt Anzahl der Takte die ein Befehl benötigt
 - CPI_p = Anzahl der Takte für Ablauf / Anzahl der abgearbeiteten Befehle des Ablaufes = N_p / i_p
 - CPI_i : Anzahl der Takte eines Befehls i
 - CPI_A : durchschnittlicher CPI einer Architektur A $\frac{\sum (CPI_i)}{|I|}$
 - MIPS / MFLOPS: Leistungsfähigkeit von Prozessoren
 - Bewertung in Benchmarks
 - $MIPS_A = \frac{f}{CPI_A \cdot 10^6}$ mit f = Taktfrequenz

Pipelining

Verschränkte Ausführung von Befehlen: statt sequenziell → überlappend

- Voraussetzung: keine überlappende Ausführung von Ressourcen
 - RES(D): Menge der Ressourcen
 - Schaltnetze, Speicher Lese- und Schreibeingänge sind einzeln, PROM
 - INST: Menge der Instruktionen, $I \in \text{INST}$, $d(I)$ = Ausführungsdauer in Zyklen
- Reservierungstabelle:
 - einzelne Instruktionen: $RT(I)(p, t) = 1 \rightarrow p$ = Ressource, t = Zyklus/Takt
 - Instruktionen werden in Tabelle zusammengefasst
 - zeigt in welchem Zyklus/Takt des Befehls welche Ressource belegt wird
- SH_TEST: Test auf strukturelle Hazards
 - $SH_TEST(I, I', k)$ k = Abstand I zu I'
 - $t \leq d(I)$ $t' \leq d(I')$ $t' + k = t$ $p \in \text{RES}(D)$
 - $SH_TEST(I, I', k) = \{p \mid t \wedge t' \wedge t' + k = t$
 $\wedge RT(I)(p, t) = 1$
 $\wedge RT(I')(p, t') = 1\}$
 - RT-Funktionen aus Reservierungstabelle
 - wenn SH_TEST nicht leer → Konflikt
 - $CPI = \frac{n \cdot \text{Anzahl Takte}}{\text{Anzahl Befehle}}$ oder für Befehle in Pipeline
 $CPI = \frac{n}{(\text{Anzahl Befehle}) \cdot \text{Gesamtanzahl Takte}}$

$$SH_Test(I, I', k) = \{p \in RES(D) \mid \exists (t, t') \in \mathbb{N}^+ \times \mathbb{N}^+ : t \leq d(I) \wedge t' \leq d(I') \wedge t' + k = t \wedge RT(I)(p, t) = 1 \wedge RT(I')(p, t') = 1\}$$

SH-Test(Add, Add, 2) =
 $\{ PC.Read \mid t=3 \wedge t'=1$
 $\wedge 1+2=3 \wedge$
 $RT(Add)(PC.Read, 3) = 1$
 $\wedge RT(Add)(PC.Read, 1) = 1 \}$
 SH-Test $\neq \emptyset \Rightarrow$ Konflikt!

Takt	1	2	3	4
Resource				
Mem.Adr	✗		✗	
Mem.Data		✗		✗
RF.Read			✗	
RF.Write			✗	
Adder			✗	
PC.Adder			✗	
PC.Read	✗		✗	
PC.Write			✗	
Flags.Write			✗	
Flags.Read			✗	

- MIPS gehen mit Pipelining nach oben → weniger Takte pro Befehl, gleiche Taktfrequenz
- $SH_TEST'(\langle I_1, \dots, I_n \rangle, I', k) \rightarrow$ kollisionsfreie Sequenz von Befehlen wird verglichen mit anderem Befehl
- Kollisionen / Hazards entstehen, wenn ein Befehl eine Ressource in mehr als einem Takt verwendet
 - Mehrfaches zugreifen verhindern, indem Befehle kombiniert werden → aktuelle Daten in Ressource für Nachfolgebefehle
- Beseitigung struktureller Hazards:
 - Replikation: Ressource wird mehrfach benötigt → jede Phase bekommt eigene Ressource
 - Harvard-Architektur: Mehrfachzugriff auf Speicher → trenne Daten- und Programmspeicher
 - Register: Daten müssen einen Takt aufbewahrt werden → lagern in neuem Register
 - z.B. bei Berechnung Adresse & Datum für Speicher: zuerst Adresse, Datum im nächsten Takt

Takt	1	2	3	4	5	6	7	8	9
Resource									
Mem.Adr	✗	✗	✗	✗	✗	✗	✗	✗	✗
Mem.Data									
RF.Read									
RF.Write									
Adder									
PC.Adder									
PC.Read	✗	✗	✗	✗	✗	✗	✗	✗	✗
PC.Write									
Flags.Write									
Flags.Read									
MDR.Write									
MDR.Read									
BranchUnit									
BR.Write	✗	✗	✗	✗	✗	✗	✗	✗	✗
BR.Read									

$$SH_Test'(\langle I_1, \dots, I_n \rangle, I', k) = \bigcup_{1 \leq i \leq n} SH_Test(I_i, I', (k + t_n - t_i))$$

$$SH_Test'(\langle Add, Add \rangle, Add, 2) =$$

$$SH_Test(Add, Add, 2 + \underbrace{t_{Add} - t_{Add}}_3)$$

$$\cup SH_Test(Add, Add, 2 + \underbrace{t_{Add} - t_{Add}}_2)$$

$$= \emptyset \cup \{PC.Read\} \neq \emptyset \Rightarrow \text{Conflict!}$$

Controller:

- Datenpfad wird in Stage's unterteilt
 - auf jede Stage wird exklusiv zugegriffen
 - bei längerem Zugriff einer Instruktion auf Stage werden Folgeinstruktionen aufgehalten
 - jeder Stage werden Ressourcen zugeteilt
 - Stages bekommen Namen
 - Stage schreib Ergebnis in Register, nächste Stage greift auf Register zu
- Ansteuerung von Stages im Controller → verschiedenen Befehle in unterschiedlichen Stages überlappend
 - Ansteuerung ist Automat mit n Befehlen und k Pipeline Stufen: $n^{k+1}-1$ Zustände
 - muss aufgeteilt werden, da bei vielen Befehlen Automat zu groß wird
 - Time Stationary: Controller in jeder Stage → Anweisung aus Befehlsreg. vor Stage
 - Nachteil: Dekodierung in jeder Phase, Zeitverlust
 - Data Stationary: Dekodierung in 2. Stage → über Register durchreichen zu entsprechender Stage
 - Nachteil: mehr Bauteile, aufwändig bei Konflikten, Interrupts und Multithreading
 - Speedup beim Pipelining: k Pipeline Stufen (Stages), n Iterationen (verschachtelte Befehle)
 - $Speedup S = \frac{n \cdot k}{k + n - 1}$
- tiefe Pipelines sind egal, solange CPI = 1 → Vorstellung wegen Speicherzugriff & Sprungbefehlen utopisch

Instruction Set Architecture (ISA):


- definiert Sicht des Programmierers auf:
 - Programm-Register
 - Zugriff, Typ und Größe von Operanden
 - Befehlssatz und -codierung
 - Adressierungsarten
- Beispiele: RISC, CISC, DSP ...
 - CISC: einheitlicher Befehlssatz, 80% der Programme benutzen nur 5-10% des Befehlssatzes
 - RISC: für Pipelining und Speicherzugriff besser, wegen hoher Anzahl an Registern

Hazards:

- Structural Hazards: Mehrfachzugriff auf einzelne Ressourcen
- Data Hazards: Datenabhängigkeit eines Befehls von Vorgängern
 - Notbremsen-Technik: konsumierender Befehl wird verzögert bis Ergebnis vorhanden
 - Compiler-Optimierung: ordne Befehle um, so dass zwischen problem. Befehlen genug Takte liegen
 - Forwarding: Ergebnis zwischen Stages kommunizieren
 - Ergebnisse werden von allen Stages in OF Phase geladen, jüngster Befehl → höhere Priorität

- Control Hazards: Abhängigkeit von Sprungbefehlen von vorangegangenen Befehlen
 - Delay-Slots: Hochzählen von Schleifen in Downtime (während Flag's überprüft werden)
 - Branch-Prediction: Vorhersagen, ob Schleife wiederholt wird oder nicht, z.B. 2-Bit-Prädikation

$$speedup = \frac{1}{(1 - p(I)) + \frac{p(I)}{S}}$$



- Ahmdals Gesetz: Berechnung des speedups

- Wähle Befehl B , entwickle Beschleunigungskonzept, ermittle Speedup S
- Ermittle Häufigkeit des Befehls P_B in typ. Programmen
- Ermittle denjenigen Anteil $P_S(B)$ von B in typ. Programmen, für den der in 1. errechnete Speedup S zutrifft
- Berechne typ. CPI des unbeschleunigten Prozessors: $CPI_T = \sum_{i \in I} CPI_i \cdot P_i$
- Ermittle Anteil der beschleunigten Befehle B $p(B)$ an CPI_T

$$p(B) = \frac{P_B \cdot P_S(B) \cdot CPI_B}{CPI_T}$$


- Setze $p(B)$ in Amdahls Gesetz ein

1. Sprungbefehl, Speedup $S = \frac{10}{1} = 10$
 2. laut Aufgabenstellung $P_B = 0,1$
 3. Beschleunigt werden 90% von B
 $\Rightarrow P_S(B) = 0,9$
 4. $CPI_T = 0,9 \cdot 1 + 0,1 \cdot 10 = 1,9$
 5. $p(B) = \frac{0,1 \cdot 0,9 \cdot 10}{1,9} = 0,474$
 6. $speedup = \frac{1}{(1 - 0,474) + \frac{0,474}{10}} = \frac{1}{0,5734} = 1,744$

- Leistungsbewertung von Prozessoren abhängig von ausgeführten Programmen
 - soll aber vergleichbar sein: Benchmarks (typische Programme)
- Compiler-Optimierung zur Vermeidung von Data Hazards
 - Data Dependency Graph \rightarrow Abhängigkeiten zwischen Befehlen feststellen

DDG: $K(P) = \{ I_{100}, I_{101}, \dots, I_{107} \}$
 $\rightarrow_p = \{ (\perp, \{R3, R4\}, I_{100}), (\perp, \{R2\}, I_{101}), (\perp, \emptyset, I_{102}), (\perp, \emptyset, I_{103}), (\perp, \emptyset, I_{104}), (\perp, \emptyset, I_{105}), (I_{102}, \{R1\}, I_{106}), (I_{100}, \{R3, R4\}, I_{107}) \}$

- so umordnen, dass Befehle, die abhängig voneinander sind, genug Abstand haben



Speicher

DRAM:

- elektrisches speichern von Informationen (Schaltung: Kondensator): Stack oder Trench Technologie
- Zellen Matrix angeordnet: Zeile wird ausgelesen & Spalte dann ausgewählt
 - Kondensator verliert bei Lesevorgang Ladung und muss neu aufgeladen werden, refresh in regelmäßigen Abständen
- Beschleunigungstechnologien:
 - Burst-Mode interner Zähler erhöht Spaltenadresse automatisch
 - Synchron (SDRAM) Synchron zu externem Takt, internes Interleaving
 - Signale bei steigender Taktflanke gültig
 - kann im Burst-Mode arbeiten
 - arbeitet mit Pipelining \rightarrow in jedem Taktzyklus neue Spaltenadresse
 - Nomenklatur: PC-xxx CL a-b-c
 - xxx = Taktfrequenz
 - a = CAS-Latenz von fallender Flanke bis zur Ausgabe der Daten (t_{CL}) (**Read**)
 - b = RAS-zu-CAS-Verzögerung minimale Zeit zwischen RAS und CAS (t_{RCD}) (**Activate**)
 - c = RAS-Vorladezeit Zeit zum Beenden des Zugriffs und vorbereiten (t_{RP}) (**Precharge**)
 - Double Data Rate (DDR) Daten bei fallender & steigender Flanke übertragen
 - Erweiterung SDRAM: jeder Zugriff liest 2 benachbarte Bits aus, 2 Datenworte / Takt
 - Nomenklatur: DDR-xxx
 - xxx = doppelte Taktfrequenz
 - CL a-b-c optional
- Bauformen: SIMM und DIMM
- Zugriff auf Speicherzellen hat hohe Verzögerung, hohe Taktfrequenz erst nach Prefetch spürbar

Speicherhierarchie:

- Hierarchie:
 - Register: schnelle Speicher im CPU, geringe Anzahl, teuer: min. 28 Transistoren / Bit
 - Cache: auf CPU oder extern oder beides, mittelschnell, 6 Transistoren / Bit
 - RAM: extern verbaut, besondere Sequenzen von Ansteuerung, 1 Transistor + 1 Kondensator / Bit
 - Hintergrundspeicher: Festplatte, hohe Informationsdichte, nicht flüchtig
- Lokalität:
 - zeitlich: falls Datum oder Instruktion referenziert → bald wieder
 - örtlich: falls Datum oder Instruktion referenziert → nahegelegene Daten & Adressen auch
- Zugriffsverhalten:
 - Register und SRAM schnell wahlfrei, DRAM und Festplatten schnell blockweise

Cache:

- kleine Speichermenge, verschieden Level: L1, L2, (L3) → höhere Stufe = größer, aber langsamer
- Assoziativ-Speicher: Content Addressable Memory = CAM
 - k-Bit Schlüssel: Suchmaske (relevante Bits) + Suchschlüssel für die Suche nach Datum
 - m-Bit Datenfeld: Inhalt der Speicherzelle im Hauptspeicher
 - Tag zur Auswahl: Größe $t = w - d$ Bit, niedrige d Bit nicht im Tag enthalten → d für Auswahl Datum
 - Bei 1. Schleifendurchlauf wird Cache befüllt, bei 2. Durchlauf sind alle Instruktionen und Daten vorhanden & Speedup ist sehr groß
 - nur für kleine Caches, sonst Aufwand zu hoch und Trefferbestimmung langsam
- Direct-mapped-Cache:
 - Einteilung des Hauptspeichers in gleich große Segmente (Segmentgröße = Cachegröße)
 - jede Hauptspeicherzeile kann nur direkt in bestimmte Cachezeile geladen werden
 - bei Konflikt wird Zeile erst freigegeben, dann belegt
 - Tag zur Auswahl: Größe $t = w - k - d$ Bit, k = Zeilenanzahl Cache & Indexgröße
 - Index: Zur Auswahl der Cachezeile Tag: Auswahl des Segments
 - wenn mitten in Zeile eingegriffen wird → Critical Word First, dann Round Robin
 - Ladeabbruch wenn Daten nicht benötigt werden kann implementiert werden
 - bei 1. Schleifendurchlauf befüllt, bei 2. Durchlauf nur Neubefüllung der überschriebenen Zeilen
- n-Wege assoziativer Cache
 - Mischform: direct-mapped Cache mit n Partitionen → beliebige Partition, feste Cachezeile
 - bei Kollision wird andere Partition ausgewählt
 - Berechnung Tag, Index und Byteauswahl wie bei direct-mapped Cache
 - 2. Durchlauf nur Neubefüllung benötigter Zeilen
- Verdrängungsstrategien: welche Line soll überschrieben werden (n-Wege ass., assoziativ)
 - Random zufällig → pseudo-random
 - RoundRobin letzte überschrieben line merken, nächste in zyklischer Reihenfolge
 - **LeastRecentlyUsed** je länger line nicht benutzt, desto älter → älteste wird überschrieben
- Verhalten bei Cache-Hit (ändern der Daten im Cache)
 - Write-Through Schreibzugriff in Cache und darunter (RAM, Festplatte)
 - Write-Back Schreibzugriff im Cache, erst bei Verdrängung wird darunter geändert
- Verhalten bei Cache-Miss (Datum nicht in Cache)
 - Write-Allocate Line wird in Cache geladen und Datum wird geschrieben
 - No-Write-Allocate Datum wird in darunter liegenden Hierarchieebene beschrieben, Line nicht in Cache
- Kombinationen:
 - Write-Through mit No-Write-Allocate
 - Write-Back mit Write-Allocate