Однокристальный микропроцессор К1801BM1

Техническое описание

Версия 1.2 (October 24, 2020)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

1. Введение

Данный документ описывает микросхему советского однокристального микропроцессора К1801ВМ1. В открытом доступе не имеется официального технического описания данного процессора, а различные источники не являются полными и непротиворечивыми, поэтому было принято решение составить техническое описание, основанное на имеющихся фрагментах официальных документов, проверенных на практике фактов и результатах реверс-инжиниринга собственно микросхемы К1801ВМ1.

По возможности ссылки на использованные материалы приведены в соответствующем разделе.

В тексте не делается различия между разными исполнениями корпуса - KM1801BM1 (керамический), KP1801BM1 (пластиковый корпус) и прочими, вместо этого употребляется единое обозначение K1801BM1.

Изначально, когда выполнялся реверс-инжиниринг микросхемы K1801BM1A, предполагалось что микросхемы с другими буквенными индексами (K1801BM1Б, K1801BM1B, K1801BM1Г) являются результатом сортировки по частоте и работоспособности отдельных блоков после выполнения заводских тестов. Данное предположение оказалось только частично верным. Микросхема K1801BM1Г выпускалась по другим фотошаблонам слоя диффузии и содержит микропрограмму, отличную от микропрограммы микросхемы K1801BM1A. Функциональные отличия микросхемы K1801BM1Г заключаются в поддержке команды умножения, гарантировано работоспособном блоке таймера и поддержке прерывания от этого блока. Поскольку данные отличия незначительны, то возможно написание единой документации на все варианты K1801BM1, с акцентированным описанием дополнительных особенностей версии K1801BM1Г.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

2. Назначение

Микросхема К1801ВМ1 является однокристальным 16-ти разрядным микропроцессором (далее по тексту процессор), предназначенным для обработки цифровой информации.


В составе ЭВМ процессор может использоваться для управления технологическими процессами, в контрольно-измерительной аппаратуре, в системах связи, для решения инженерно-технических и экономических задач.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

3. Технические характеристики


Представление чисел	дополнительный код с фиксированной запятой
Система команд	безадресная, одноадресная, двухадресная
Виды адресации	регистровая, косвенно-регистровая, автоинкрементная, косвенно-автоинкрементная, автодекрементная, индексная, косвенно-индексная
Число регистров общего назначения	8
Число уровней прерываний	4
Системная магистраль	типа МПИ
Адресное пространство	64 килобайта
Тактовая частота К1801ВМ1А К1801ВМ1Б К1801ВМ1В К1801ВМ1Г	минимальная 100 кГц для всех вариантов (ограничение частоты снизу связано с тем, что для построения некоторых защелок используется емкость затворов n-МОП транзисторов) до 4.7 МГц (ВМ1А) до 3.5 МГц (ВМ1Б) до 2.5 МГц (ВМ1В) до 4.7 МГц (ВМ1Г)
Максимальное быстродействие	до 500 тысяч операций в секунду
(регистровые операции)	
Напряжение питания	однополярное единое питание +5 B ±10%
Многопроцессорность	до 4-х процессоров на единой магистрали
Уровни входных логических сигналов низкого уровня высокого уровня	не более 0.6 В, при токе не утечки не более 50мкА не менее 2.4 В, при токе не утечки не более 50мкА
Уровни выходных логических сигналов низкого уровня высокого уровня	не более 0.5 В, при втекающем токе 3.2мА не менее 2.4 В, при вытекающем токе -0.2 мА
Емкость нагрузки	до 100 пФ
Технология изготовления	n-МОП, типовая ширина затвора транзистора ~3 мкм, один слой металла и один слой поликремния
Размер кристалла	5x5 mm
Конструкция	Металлокерамический корпус типа 429.42 или пластиковый 2204.42-3
Количество транзисторов	~16650 штук
Потребляемая мощность	до 1.2 Вт

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020




Чертеж планарного металлокерамического корпуса типа 429.42-5

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020



Чертеж планарного пластикового корпуса 2204.42-3

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020



Условное графическое обозначение К1801ВМ1

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

4. Назначение выводов

1	CLC	вход	Основной тактовый сигнал частотой не менее 100 кГц, ограничение частоты снизу связано с широким применением динамической логики в схеме процессора. Под динамической логикой понимается использование емкостных свойств затворов n-МОП транзисторов, вследствие чего транзисторы могут некоторое время сохранять свое состояние при затворе, отключенном от источника сигнала
2	nSACK	вход	Подтверждение захвата магистрали внешним агентом
		выход-ОК	Ведущий процессор с аппаратным номером 0 никогда не активизирует данный выход (типа открытый коллектор). Ведомые процессоры с номерами 1-3 выставляют на данном выходе низкий уровень в процессе обмена по магистрали.
			Как вход используется всеми процессорами для общего контроля занятости магистрали
3	nDMGI	вход	Разрешение от внешнего арбитража на доступ к магистрали, если процессор в данный момент занят выполнением внутренних операций и ему не требуется доступ к магистрали, то обеспечивается дальнейшее прохождение разрешающего сигнала на выход nDMGO
4	nDMGO	выход	Разрешение на доступ к магистрали другим, менее приоритетным модулям. Активный низкий уровень появляется в моменты, когда на входе nDMGI низкий уровень и внутреннему процессорному блоку не требуется доступ к магистрали
5	nDMR	вход выход-ОК	Для ведущего процессора с аппаратным номером 0 этот вывод является входом запроса на доступ к магистрали от ведомых процессоров с номерами 1-3 и других внешних модулей системы, ведущий процессор никогда не использует данный вывод как выход. Ведомые процессоры с номерами 1-3 используют данный вывод как выход запроса на доступ к магистрали
6	nSP	вход	Вход периферийного таймера, может использоваться как внешняя тактовая частота, не превышающая одной восьмой тактовой частоты процессора, или как вход защелкивания текущего значения счетчика таймера в отдельном регистре. Все действия в таймере (счет и защелкивание) происходят по ниспадающему фронту сигнала на данном входе с задержкой от 1 до 8 тактов процессорной частоты ССС
7	nSEL1	выход-ОК	Сигнал подтверждения обращения по адресу база внутреннего периферийного блока + 16 ₈ . Формируется всегда, независимо от того какой агент, внутренний или внешний обращается к данному адресу.
8	nSEL2	выход-ОК	Сигнал подтверждения обращения по адресу база внутреннего периферийного блока + 14 ₈ . Формируется всегда, независимо от того какой агент, внутренний или внешний обращается к данному адресу.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9-20, 22-25	nAD0- nAD15	входы выходы-3	Линии 16-ти разрядной мультиплексированной шины адреса и данных. Сигналы передаются по данным линиям в инвертированном виде. Передача значения адреса и данных осуществляется методом разделения во времени.
			Если системной магистралью МПИ владеет внутренний процессорный блок, то выводы nAD работают как выходы:
			 в фазе передачи адреса в фазе записи данных во всем диапазоне адресов в фазе чтения данных из диапазона адресов внутреннего периферийного блока, за исключением двух старших адресов nSEL1 и nSEL2. Если системной магистралью МПИ владеет внешний по отношению к микросхеме агент, то выводы nAD работают как выходы: в фазе чтения данных по адресам внутреннего периферийного блока
			В остальное время выходы находятся в высокоимпедансном состоянии. Входы в целях мониторинга адреса транзакции и данных записи работают постоянно.
26, 27	nPA1, nPA0	входы	Аппаратный номер процессора в многопроцессорной системе, сигналы на данных входах являются инвертированными.
			nPA1 =1, nPA0 =1 - процессор номер 0, высший приоритет nPA1 =1, nPA0 =0 - процессор номер 1 nPA1 =0, nPA0 =1 - процессор номер 2 nPA1 =0, nPA0 =0 - процессор номер 3, низший приоритет
			Если процессор единственный в системе (однопроцессорный вариант), то на данные входы должен быть подан высокий уровень.
			От аппаратного номера процессора зависит базовый адрес блока регистров внутреннего периферийного блока.
28	nBSY	выход-ОК	Низкий уровень на данной выходе сигнализирует о выполнении транзакции на шине МПИ
29	nDCLO	вход	Авария источника питания постоянного напряжения. Низкий уровень на данном входе выставляется внешней схемой при выходе питающего напряжения системы (обычно +5V и +12V) за допустимые рабочие диапазоны, при этом происходит безусловный аппаратный сброс процессора.
30	nACLO	вход	Авария сетевого источника питания. Низкий уровень на данном входе выставляется внешней схемой при выходе сетевого питающего напряжения за пределы рабочего диапазона, при этом внутренние постоянные питающие напряжения все еще могут обеспечиваться. Ниспадающий фронт вызывает прерывание по вектору 0248, для устойчивой работы процессора сигнал следует синхронизировать по нарастающему фронту с тактовой частоты ССС. По нарастающему фронту сигнала происходит старт микропрограммного автомата, если он был сброшен ранее активным сигналом nDCLO

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

31	nIRQ1	вход	Первый запрос на радиальное прерывание, низкий уровень вызывает
			прерывание по вектору 160002 ₈ . Для устойчивой работы процессора сигнал следует синхронизировать по нарастающему фронту с тактовой частоты CLC
32	nIRQ2	вход	Второй запрос на радиальное прерывание, ниспадающий фронт вызывает прерывание по вектору 100_8 , для устойчивой работы процессора сигнал следует синхронизировать по нарастающему фронту с тактовой частоты CLC
33	nIRQ3	вход	Третий запрос на радиальное прерывание, ниспадающий фронт вызывает прерывание по вектору 270 ₈ , для устойчивой работы процессора сигнал следует синхронизировать по нарастающему фронту с тактовой частоты CLC
34	nINIT	вход выход-ОК	Вход сброса периферийных устройств. Низкий уровень на данном входе переводит периферийный таймер в исходное состояние и временно снимается активный запрос nDMR . Также приводятся в исходное состояние детекторы ниспадающего фронта на входах nIRQ2 и nIRQ3 .
			На выходе (открытый коллектор) формируется активный сигнал низкого уровня при выполнении инструкции RESET и/или аппаратном сбросе процессора
35	nVIRQ	вход	Запрос на векторное прерывание, низкий уровень вызывает цикл подтверждения прерывания на шине МПИ и переход по прочитанному из внешнего устройства вектору. Для устойчивой работы процессора сигнал следует синхронизировать по нарастающему фронту тактовой частоты ССС. Следует отметить, что только ведущий процессор с аппаратным номером 0 может принимать и обрабатывать прерывания по данному входу, в ведомых процессор с аппаратными номерами 1-3 этот вход заблокирован.
36	nIAKO	выход-3	Выход предоставления прерывания, низкий уровень на данном выходе появляется в циклах чтения вектора прерывания из внешнего устройства. Когда доступ к шине МПИ процессору не предоставлен выход находится в высокоимпедансном состоянии
37	nDOUT	вход выход-3	Вывод данных, вход используется внутренним периферийным блоком для выполнения транзакций записи. Выходом управляет процессорный блок в случае предоставления ему доступа к шине МПИ. Когда доступ к шине процессору не предоставлен выход находится в высокоимпедансном состоянии
38	nDIN	вход выход-3	Ввод данных, вход используется внутренним периферийным блоком для выполнения транзакций чтения. Выходом управляет процессорный блок в случае предоставления ему доступа к шине МПИ, когда доступ к шине процессору не предоставлен выход находится в высокоимпедансном состоянии
39	nRPLY	вход выход-ОК	Подтверждение обмена данными, вход используется процессорным блоком при выполнении транзакций на шине МПИ. На выходе генерируется активный низкий уровень периферийным блоком в случае любого обращения в его диапазон адресов, включая регистры nSEL1 и nSEL2. Из-за выявленных ошибок в схеме процессора

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

			сигнал на данном входе следует синхронизировать с тактовым сигналом CLC (с любым из фронтов) для обеспечения устойчивой работы
40	nWTBT	выход-3	Запись/байт, в фазе трансляции адреса данный выход индицирует низким уровнем что в данной транзакции будет осуществляться вывод данных. Для циклов чтение и чтение-модификация-запись на данном выходе присутствует высокий уровень. В фазе обмена данными низкий уровень свидетельствует о записи одного из байтов, а не целого слова. Какой именно байт записывается определяется состоянием младшей адресной линии в фазе передачи адреса. Когда доступ к шине процессору не предоставлен выход находится в высокоимпедансном состоянии
41	nSYNC	вход выход-3	Вход используется периферийным блоком для мониторинга адреса транзакции. Выходом управляет процессорный блок при выполнении транзакций на шине МПИ. При этом выход имеет особенность - высокий уровень генерируется ровно на один такт частоты ССС, после чего выход переводится в высокоимпедансное состояние, поэтому для нормальной работы линия должна быть подтянута резистором к напряжению питания.
21	GND	земля	опорный уровень 0В, питание
42	VCC	питание	+5В с допуском ±10%, ток потребления до 240мА

Микросхема K1801BM1 содержит внутри два основных блока - собственно блок процессора и периферийный блок. Оба блока подключены к единой магистрали типа МПИ, которая также выходит на внешние выводы. Блок процессора может работать только как ведущий агент МПИ, периферийный блок может работать только как ведомый агент МПИ. Доступ процессорного блока к управлению МПИ контролируется модулем арбитража. Периферийный блок представляет собой набор различных специальных регистров, для периферийного блока выделен адресный диапазон из 8 16-ти разрядных слов, базовый адрес которого определяется аппаратным номером процессора. Внешние выводы МПИ микросхемы K1801BM1 выполняют совмещенные функции для процессорного и периферийного блоков. Доступ к периферийному блоку может осуществляться как со стороны внутреннего процессорного блока, так и со стороны внешнего по отношению к микросхеме процессора агента шины МПИ. Таким образом, можно выделить основные четыре режима работы внешних выводов МПИ микросхемы K1801BM1:


- доступ внутреннего процессорного блока к внешним адресам системы (которые, в том числе, могут быть адресами периферийного блока другой микросхемы K1801BM1 в многопроцессорной системе)
- доступ внутреннего процессорного блока к адресам внутреннего периферийного блока
- доступ внешнего агента к внешним адресам системы
- доступ внешнего агента к адресам внутреннего периферийного блока данного процессора

Особый случай представляют два старших адреса периферийного блока, эти регистры могут реализовываться на внешних схемах, но при этом управление обменом по МПИ осуществляется процессором, внешние схемы только представляют или получают данные, сигнал **nRPLY** формируется выходом K1801BM1 всегда, при обращении к любому адресу из диапазона периферийного блока.

Процессор K1801BM1 может работать в составе многопроцессорной системы с разделением общей магистрали МПИ. Система на основе K1801BM1 может содержать до 4-х процессоров. Процессорам

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

присваивается аппаратный номер от 0 до 3, в зависимости от уровней, поданных на входы **nPA0-nPA1**. Процессор с аппаратным номером 0 называется ведущим и имеет высший приоритет при доступе к разделяемой шине МПИ, начиная цепочку арбитража по выводам **nDMGI/nDMGO**. Остальные процессоры с номерами 1-3 называются ведомыми, приоритет доступа к разделяемой шине определяется местом включения процессора в цепочку арбитража доступа к шине



Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

5. Шина МПИ

Микропроцессор К1801ВМ1 для обмена с внешними устройствами использует системную шину типа МПИ (Магистральный Параллельный Интерфейс). Обмен информацией между двумя устройствами по шине МПИ осуществляется по принципу ведомый-ведущий. Управление обменом осуществляет ведущее устройство, а ведомое устройство производит подтверждение приема или передачи слова данных. Некоторые устройства могут в разные моменты времени выполнять роль как ведущего, так и ведомого. В каждый момент времени на шине МПИ может быть только одно ведущее устройство, которое физически осуществляет управление линиями магистрали. Доступ устройства к роли ведущего шины разрешается средствами приоритетного арбитража. Подробно с регламентом работы МПИ можно ознакомиться в стандарте "ГОСТ 26765.51-86 Интерфейс магистральный параллельный МПИ системы электронных модулей. Общие требования к совокупности правил обмена информацией" [6]. Данная же документация делает акцент именно на особенностях работы микропроцессора, для понимания принципов работы внешних устройств следует обратиться к упомянутому ГОСТ.


Микропроцессор К1801ВМ1 может выполнять роль ведущего устройства шины - в этом случае процессорный блок выполняет транзакции "Ввод" (чтение данных из внешнего устройства), "Вывод" (запись данных во внешнее устройство), "Ввод-Вывод" (чтение-модификация-запись), "Подтверждение прерывания" (чтение вектора прерывания). Так же микросхема К1801ВМ1 может выполнять роль ведомого устройства - в этом случае осуществляется доступ внешним агентом к периферийному блоку микросхемы, а также выполнять обе роли ведущего и ведомого устройств одновременно - при обращении процессорного блока к собственному (то есть, находящемуся в той же микросхеме) периферийному блоку. Блочные транзакции шины МПИ микропроцессор К1801ВМ1 не использует.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

5.1 Транзакция "Чтение"

Ниже приведена диаграмма выполнения микропроцессором цикла чтения данных по шине МПИ в качестве ведущего устройства. Пунктирными линиями показано состояние высокого импеданса. Обычно в системе на линиях магистрали имеются подтягивающие резисторы, поэтому можно полагать что в эти моменты времени на линиях присутствует напряжение высокого уровня, все управляющие сигналы при этом принимают неактивное значение, на шине адрес/данных устанавливается логическое нулевое значения, поскольку шина инвертирована (напряжение низкого уровня соответствует логическому "1", напряжение высокого уровня соответствует логическому "0").

Также указана привязка установки и снятия управляющих выходов к фронтам тактового сигнала, при этом не учитывается внутренняя задержка буферных цепей, которая может достигать десятков наносекунд и, при высоком значении тактовой частоты, может быть сравнимой с длительностью такта.



В такте Т0 на магистрали МПИ нет ведущего устройства, обмен не выполняется, полагаем это состояние исходным. По срезу Т1 микропроцессор осуществляет захват магистрали (процесс арбитража рассмотрен подробно в соответствующем разделе), при этом разрешается управление выходами nWTBT, **nDIN**, **nDOUT**, **nIAKO**, **A/D**. Сигнал **nBSY** принимает активный низкий уровень, на шине адреса/данных устанавливается адрес читаемых данных. Выход сигнала nSYNC остается запрещенным — это особенность К1801ВМ1, для корректной работы шины в этом случае требуется внешний подтягивающий резистор. На выходе nWTBT установлен высокий уровень, что означает выполнение операции чтения. По срезу Т2 на выходе nSYNC формируется активный низкий уровень. По фронту T2 выставленный адрес снимается с шины и выводы **nAD** переводятся в высокоимпедансное состояние, также выставляется активный низкий уровень на линии nDIN, далее микропроцессор переходит в состояние ожидания данных и сигнала подтверждения **nRPLY** от ведомого устройства. При этом запускается специальный таймер монитора шины, который осуществляет счет с частотой CLC/8. Если сигнал подтверждения nRPLY не будет получен в течение 56...64 тактов CLC, то цикл обмена прерывается и возникает программное исключение по вектору 000004_8 (или 160002_8 - зависит от состояния битов **PSW10** и **PSW11**). Разброс в величине таймаута связан с тем, что фаза предделителя частоты СLС/8 при запуске таймера не обнуляется - предделитель считает непрерывно.

На диаграмме в такте **T4** внешнее устройство выставляет данные, которые подлежат считыванию микропроцессором, и затем, по прошествии некоторого интервала формирует активный низкий уровень сигнала подтверждения **nRPLY**. В общем же случае, согласно ГОСТ 26765.51-86, актуальные данные должны быть выставлены ведомым устройством не позднее чем 200 нс после среза активации сигнала


Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

nRPLY. На диаграмме момент выставления **nRPLY**, который определяется внешним устройством, намерено показан после фронта Т4. Микропроцессор фиксирует сигнал на своем входе nRPLY по нарастающему фронту тактового сигнала, при обнаружении активного низкого nRPLY два фронта тактового сигнала подряд (на приведенной диаграмме это Т5 и Т6, два цикла нужны так как данные от ведомого устройства могут запаздывать на интервал до 200 нс относительно активации nRPLY), цикл обмена полагается законченным, по фронту Т6 фиксируются читаемые данные на входах nAD и передаются внутренним схемам процессора, снимается активный сигнал nDIN и останавливается таймер монитора шины, затем происходит переход в ожидание снятия активного сигнала nRPLY. При этом детектирование неактивного высокого уровня nRPLY осуществляется по последовательным фронту и срезу тактового сигнала - сигнал на входе nRPLY должен быть неактивен сначала при нарастающем фронте CLK, а потом на срезе CLK следующего такта - таково условие срабатывания детектора. При обнаружении неактивного высокого уровня nRPLY запрещаются выходы управляющих сигналов nDIN, nDOUT, nWTBT. Далее, еще через один такт происходит снятие сигнала nBSY и выставление высокого уровня сигнала nSYNC. На диаграмме фронт сигнала **nRPLY** обнаруживается по срезу **T7**, а снятие сигналов **nSYNC** и **nBSY** происходит по срезу Т8. Высокий неактивный уровень nSYNC удерживается в течение одного такта и по срезу Т9 выход переходит в высокоимпедансное состояние, микропроцессор перестает выполнять роль ведущего устройства, магистраль полагается незанятой. Следует отметить, что таймер монитора шины в состоянии ожидания деактивации nRPLY не работает, поэтому имеется теоретическая возможность зависания системы.

Микропроцессор K1801BM1 чтение данных всегда выполняет 16-битными словами. Если требуется прочитать только один из байтов, то ненужные разряды игнорируются. Также микропроцессор выставляет адрес "как есть" (например чтение по @R0 выставляет на шину адреса непосредственно значение из регистра R0, @#000001 - на шину будет выставлено значение 1 и так далее), и чтение слов по нечетному адресу может приводить к некорректно прочитанным данным, поскольку внешняя память и устройства обычно не поддерживают такой режим - в этом случае для корректного чтения внешним схемам необходимо прочитать из памяти два последовательных слова и собрать из них ожидаемую процессором комбинацию байтов. При чтении байта по четному адресу процессор ожидает данные на линиях **nAD0-nAD7**, при чтении байта по нечетному адресу данные ожидаются на линиях **nAD8-nAD15**.

Ниже в справочных целях приведена диаграмма выполнения транзакции "Чтение" из ГОСТ 26765.51-86 с указанием регламентируемых временных параметров.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020




ж - Еманал, уробень кеторого в данное время не имеет значения

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

5.2 Транзакция "Запись"

Ниже приведена диаграмма выполнения микропроцессором цикла записи данных по шине МПИ в качестве ведущего устройства.

Начало транзакции аналогично началу транзакции "Чтение". В такте Т0 на магистраль МПИ находится в исходном незанятом состоянии, по срезу Т1 микропроцессор осуществляет захват магистрали, при этом разрешается управление выходами **nWTBT**, **nDIN**, **nDOUT**, **nIAKO**, **A/D**. Сигнал **nBSY** принимает активный низкий уровень, на шине адреса/данных устанавливается адрес записываемых данных. Выход сигнала **nSYNC** остается запрещенным (особенность K1801BM1). На выходе **nWTBT** установлен низкий уровень, что означает выполнение операции записи. По срезу T2 на выходе nSYNC формируется активный низкий уровень. По фронту Т2 выставленный адрес снимается с шины, выходы nAD остаются разрешенными и на них транслируется содержимое внутреннего регистра данных микропроцессора. В данный момент там необязательно могут находиться актуальные записываемые в текущей транзакции данные - они могут быть еще не подготовлены внутренними схемами процессора. Время подготовки зависит от того какая программная инструкция в данный момент обрабатывается микропрограммой и может составлять от нуля до нескольких тактов. При готовности данных во внутреннем регистре они начинают транслироваться на внешние выходы по фронту тактового сигнала. Для краткости диаграммы полагаем, что данные выданы внутренними схемами в такте Т3, практически же подготовка данных может занимать от нуля до нескольких тактов. По срезу следующего сигнала Т4 выставляется активный низкий уровень на линии **nDOUT** и значение признака байтовой операции **nWTBT**. Если происходить запись только одного из байтов, то данный признак принимает значение активного низкого уровня. Запись, какого именно байта следует выполнить, определяется значением младшего бита адреса операции. Если происходит запись слова, то признак nWTBT принимает неактивное значение высокого уровня, выполнение операции записи слова по нечетному адресу приводит к некорректной записи данных. Далее микропроцессор переходит в состояние ожидания данных и сигнала подтверждения nRPLY от ведомого устройства. При этом запускается специальный таймер монитора шины, который осуществляет счет с частотой ССС/8. Если сигнал подтверждения nRPLY не будет получен в течение 56...64 тактов CLC, то цикл записи прерывается и возникает программное исключение по вектору 0000048 (или 1600028).





В такте **Т5** внешнее устройство выполняет свою внутреннюю фиксацию записываемых данных с шины и затем, по прошествии некоторого интервала формирует активный низкий уровень сигнала подтверждения **nRPLY**. На диаграмме момент выставления **nRPLY**, который определяется внешним устройством, намерено показан после фронта **T5**. Микропроцессор фиксирует сигнал на своем входе

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

nRPLY по фронту тактового сигнала, при обнаружении активного низкого **nRPLY** два фронта тактового сигнала подряд (на приведенной диаграмме это **T6** и **T7**), цикл обмена полагается законченным. По фронту **T7** деактивируется сигнал **nDOUT** и останавливается таймер монитора шины, по срезу **T8** выходы шины данных A/D запрещаются, шина переходит в высокоимпедансное состояние. Завершение транзакции аналогично завершению транзакции "Чтение" - происходит переход в ожидание снятия активного сигнала **nRPLY**, при обнаружении деактивируются **nSYNC** и **nBSY**, магистраль переходит в неактивное состояние.

Ниже в справочных целях приведена диаграмма выполнения транзакции "Запись" из ГОСТ 26765.51-86 с указанием регламентируемых временных параметров






🗙 - сигнал, уровень которого в данное время не имеет значения;

X-X-сигнал устанавливается при обмене байтами

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020


5.3 Транзакция "Чтение-Модификация-Запись"


Транзакция "Чтение-Модификация-Запись" имеет принципиальное значение для многопроцессорных систем, так как позволяет выполнять изменения переменных в памяти атомарно - за одну неразделяемую на части операцию. В этом ее принципиальное отличие от пары, состоящей из отдельной транзакции "Чтение" и последующей транзакцией "Запись" по тому же самому адресу. Ниже приведена диаграмма выполнения микропроцессором цикла чтение-модификация-запись по шине МПИ в качестве ведущего устройства.



Начало транзакции модификации данных полностью аналогично транзакции "Чтение". На диаграмме для большей компактности удален начальный такт с неактивной магистралью МПИ. В момент фиксации данных по фронту Т3 прочитанные данные передаются внутренним схемам микропроцессора, которые немедленно начинают над этими данными требуемую арифметическую или логическую операцию, а интерфейсный блок переходит в состояние ожидания деактивации сигнала nRPLY, при этом сигналы nSYNC и nBSY остаются активными. Эти действия выполняются блоками параллельно и независимо. Процессорному блоку может потребоваться несколько тактов для выполнения операции над данными, после ее завершения данные записываются в специальный внутренний регистр данных. После того как интерфейсный блок по срезу тактового сигнала обнаружит неактивный nRPLY и в регистре данных уже будут готовые модифицированные данные по фронту тактового сигнала (Т5 на диаграмме) будут разрешены выходы шины адреса/данных, и по срезу следующего тактового сигнала Т6 сформируется активный низкий уровень на выходе nDOUT и будет выставлен признак байтовой или словной операции. Завершение транзакции полностью аналогично завершению транзакции "Запись". Следует отметить, что таймер монитора шины перезапускается отдельно для каждой из фаз транзакции и не работает в паузе между ними, когда ожидается готовность модифицированных данных от АЛУ и деактивация nRPLY.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020





*-сигнал, уровень котарого в данное время не имеет значения;


🛪 🛪 - сигнал устанавливается при обмене байтами

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

5.4 Транзакция "Подтверждение прерывания"

Ниже приведена диаграмма выполнения микропроцессором цикла чтения адреса вектора прерывания от внешнего устройства. Этот цикл выполняется процессором в рамках алгоритма обработки векторного прерывания после сохранения текущих PSW и PC в стеке. Пунктирными линиями показано состояние высокого импеданса.

Также указана привязка установки и снятия управляющих выходов к фронтам тактового сигнала, при этом не учитывается внутренняя задержка, которая может достигать десятков наносекунд и, при высоком значении тактовой частоты, может быть сравнимой с длительностью такта.



Допустим, что в такте **T0** на магистрали МПИ нет ведущего устройства (однако обычно это не так, процессор сохранял PSW и PC согласно алгоритму входа в процедуру обработки прерывания), обмен не выполняется, полагаем это состояние исходным. По срезу **T1** микропроцессор осуществляет захват магистрали, при этом разрешается управление выходами nWTBT, **nDIN**, **nDOUT**, **nIAKO**. Сигнал **nBSY** принимает активный низкий уровень, сигнала **nSYNC** неактивен и остается таким на протяжении всей транзакции. На выходе **nWTBT** установлен высокий уровень, что означает выполнение операции чтения, выходы **nAD** находятся в высокоимпедансном состоянии, шина готова к приему данных от устройства. По фронту **T1** на выходе **nDIN** формируется активный низкий уровень. Через такт, по фронту **T2** на выходе **nIAKO** формируется низкий уровень и далее микропроцессор переходит в состояние ожидания данных (адреса вектора прерывания) и сигнала подтверждения **nRPLY** от ведомого устройства. При этом запускается специальный таймер монитора шины, который осуществляет счет с частотой **CLC/8**. Если сигнал подтверждения **nRPLY** не будет получен в течение 56...64 тактов **CLC**, то цикл обмена прерывается и возникает программное исключение по вектору 160012₈. Разброс в величине таймаута связан с тем, что фаза предделителя частоты **CLC/8** при запуске таймера не обнуляется - предделитель считает непрерывно.


На диаграмме в такте **T4** внешнее устройство выставляет данные, которые подлежат считыванию микропроцессором, и затем, по прошествии некоторого интервала формирует активный низкий уровень сигнала подтверждения **nRPLY**. В общем же случае, согласно ГОСТ 26765.51-86, актуальные данные должны быть выставлены ведомым устройством не позднее чем 200 нс после среза активации сигнала **nRPLY**. На диаграмме момент выставления **nRPLY**, который определяется внешним устройством, намерено

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

показан после фронта **T4**. Микропроцессор фиксирует сигнал на своем входе **nRPLY** по фронту тактового сигнала, при обнаружении активного низкого **nRPLY** два фронта тактового сигнала подряд (на приведенной диаграмме это **T5** и **T6**, два цикла нужны так как данные от ведомого устройства могут запаздывать на интервал до 200 нс относительно активации **nRPLY**), цикл обмена полагается законченным, по фронту **T6** фиксируются читаемые данные и передаются внутренним схемам процессора, снимается активный сигнал **nDIN** и останавливается таймер монитора шины, затем в такте **T7** деактивируется сигнал **nIAKO** и происходит переход в ожидание снятия активного сигнала **nRPLY**. При этом по срезу тактового сигнала осуществляется детектирование неактивного высокого уровня **nRPLY** и при обнаружении такового запрещаются выходы управляющих сигналов **nDIN**, **nDOUT**, **nWTBT**, **nIAKO**.

Ведомое устройство, которое выставило вектор на шину может снять активный запрос **nVIRQ** если у него больше нет других запросов на прерывание.


Ниже в справочных целях приведена диаграмма выполнения транзакции "Чтение вектора прерывания" из ГОСТ 26765.51-86 с указанием регламентируемых временных параметров.



Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

5.5 Процедура арбитража доступа к магистрали

Ниже в справочных целях приведена диаграмма выполнения транзакции "Захват магистрали" из ГОСТ 26765.51-86 с указанием регламентируемых временных параметров.



Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

5.6 Поддержка многопроцессорной конфигурации

Процессор К1801ВМ1 поддерживает работу в многопроцессорной конфигурации, которая позволяет строить системы, содержащие до четырех процессоров К1801ВМ1, непосредственно подключенных к общей шине. Каждому процессору в такой системе присваивается аппаратный номер от 0 до 3. Аппаратный номер процессора определяется комбинацией сигналов на входах **пРА1** и **пРА0**:

```
nPA1=1, nPA0=1 - процессор номер 0, высший приоритет доступа к шине nPA1=1, nPA0=0 - процессор номер 1 nPA1=0, nPA0=1 - процессор номер 2 nPA1=0, nPA0=0 - процессор номер 3
```

Если процессор единственный в системе (однопроцессорный вариант), то на данные входы должен быть подан высокий уровень. Процессор номер 0 называется ведущим, процессоры 1-3 называются ведомыми. Ведущий процессор всегда должен быть на вершине цепочки **nDMGI/nDMGO** и имеет наивысший приоритет доступа к шине, порядок ведомых процессоров в цепочке не важен.

От аппаратного номера процессора зависит следующий функционал:

- базовый адрес блока регистров внутреннего периферийного блока, периферийный блок будет отвечать на обращения по шине только по соответствующим адресам
- адрес первого обращения к регистру начального пуска после аппаратного сброса
- биты 9 и 8 слова состояния процессора **PSW**
- биты 4 и 3 регистра управления режимом 1777х08
- ведущий процессор никогда не активирует **nDMR**
- ведомые процессоры игнорируют вход **nVIRQ**
- различная логика арбитража **nDMGI/nDMGO** для ведомых и ведущего процессоров

Адрес регистра, используемого для переключения пользовательского и пультового режимов постоянен (177716₈) и не зависит от номера процессора, также постоянен адрес ячеек для сохранения/извлечения **PC** и **PSW** пультового режима (177674₈). Физическое разделение этих общих ресурсов в многопроцессорной системе может быть возложено на внешние схемы.

Для программной синхронизации доступа к общим ресурсам предполагается использование инструкций, выполняющих обращение к шине при помощи транзакции чтение-модификация-запись. Процессор K1801BM1 выполняет такую транзакцию на шине МПИ атомарно, с монопольным захватом шины на все время выполнения транзакции. Например, процедуры захвата и освобождения синхронизирующего объекта (spinlock) могут быть основаны на инструкциях DECB или ASRB:

```
lock:
                                      lock:
     cmpb spinlock, #1
                                            asrb spinlock
     bne
           lock
                                                  lock
                                                  РC
     decb spinlock
                                            rts
           lock
     bne
                                      unlock:
     rts
           РC
                                                  #1, spinlock
                                            rts
                                                  РC
unlock:
           #1, spinlock
     mov
     rts
           РC
```

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

6. Периферийный блок

Внутри микросхемы K1801 также имеется периферийный блок, который подключен к внешним выводам магистрали МПИ и может играть роль встроенного ведомого устройства магистрали. Это означает что регистры периферийного блока могут читаться и записываться по МПИ как внутренним процессорным блоком микросхемы, так и внешним по отношению к микросхеме агентом шины, например, другим процессором.

Базовый адрес периферийного блока зависит от физического номера процессора в системе (задается значениями на входах **nPA0**, **nPA1**):

Входы	Номер процессора	Диапазон адреса
nPA1 =1, nPA0 =1	процессор номер 0	177700 ₈ -177716 ₈
nPA1 =1, nPA0 =0	процессор номер 1	177720 ₈ -177736 ₈
nPA1 =0, nPA0 =1	процессор номер 2	177740 ₈ -177756 ₈
nPA1 =0, nPA0 =0	процессор номер 3	177760 ₈ -177776 ₈

При обращении к диапазону адресов базового блока процессор всегда генерирует ответный сигнал \mathbf{nRPLY} , не требуется его формирование дополнительными внешними схемами. При обращении по адресу база внутреннего периферийного блока + 16_8 дополнительно генерируется активный внешний сигнал $\mathbf{nSEL1}$ низкого уровня, независимо от того какой агент, внутренний или внешний обращается к данному адресу. При обращении по адресу база внутреннего периферийного блока + 14_8 дополнительно генерируется активный внешний сигнал $\mathbf{nSEL2}$. Сигналы $\mathbf{nSEL1}$ и $\mathbf{nSEL2}$ фиксируются по ниспадающему фронту \mathbf{nSYNC} и остаются неизменными на протяжении всего цикла обмена шины до нарастающего фронта \mathbf{nSYNC} .

При обращении к периферийному блоку по смещениям 000_8 - 012_8 данные выдаются и принимаются внутренними схемами микропроцессора - регистрами управления и ВЕ-таймера. При обращении по смещениям 014_8 - 016_8 данные должны быть выданы или приняты внешними схемами. Следующая таблица раскрывает особенности обращений к внутреннему периферийному блоку микросхемы:

Операция	Агент шины	Адрес обращения	Линии nAD	nRPLY
чтение	внутренний	вне диапазона блока	вход	внешний
		база + 000 ₈ -012 ₈	выход	внутри
		база + 014 ₈ -016 ₈	вход	внутри
	внешний	вне диапазона блока	вход	внешний
		база + 000 ₈ -012 ₈	выход	внутри
		база + 014 ₈ -016 ₈	вход	внутри
запись	внутренний	вне диапазона блока	вход	внешний
		база + 000 ₈ -012 ₈	выход	внутри
		база + 014 ₈ -016 ₈	вход	внутри
	внешний	вне диапазона блока	вход	внешний
		база + 000 ₈ -012 ₈	вход	внутри
		база + 014 ₈ -016 ₈	вход	внутри

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Под внутренним агентом понимается собственный процессорный блок микросхемы, под внешним внешний процессор или другое устройство, осуществившее захват шины и являющееся в момент обращения ведущим. Таблица также показывает состояние линий **nAD**, при состоянии выход на шину транслируется содержимое соответствующего регистра, из которого осуществляется чтение, или данные, записываемые в регистр внутренним процессорным блоком. Последний столбец отображает формирование сигнала **nRPLY**, при обращении к периферийному блоку сигнал **nRPLY** формируется всегда.

Регистры периферийного блока можно условно разделить на три группы:

- регистры управления и состояния смещения 000_8 - 004_8
- регистры ВЕ-таймера смещения 0068-0128
- внешние регистры **nSEL2** и **nSEL1** смещения 014₈-016₈

Данные регистры описаны в следующих разделах.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

6.1 Регистр управления режимом

Name: CPU_MODE															
Offset: 177700 ₈ + <номер процессора> * 20 ₈ Reset Value: 177740 ₈ (зависит от номера)															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Readonly (Write ignored) R & W								7							
1	1	1	1	1	1	1	1	1	1	1	PA1	PA0	WT	ST	HLT

Регистр режима, начальное значение 177740₈ (зависит от аппаратного номера процессора)

Биты 0,1,2 регистра режима используются для синхронизации пуска подчиненных процессоров главным процессором в многопроцессорной системе, т. к. блок регистров каждого процессора доступен на шине любому другому процессору вне зависимости от состояния процессора-владельца

- **HLT** останов конвейера обработки микрокоманд. Процессор останавливается полностью, выход из этого состояния возможен только при сбросе этого бита, выполняемого внешним агентом на шине МПИ путем прямой записи в регистр или по аппаратному сбросу микропроцессора. При выполнении микрокода это бит также может устанавливаться записью 0 в 25 разряд специального управляющего вектора, но рабочая версия микропрограммы эту возможность никогда не использует.
- **ST** остановить конвейер микроинструкций после загрузки регистра инструкций. Если этот бит имеет единичное значение, то при загрузке слова кода очередной команды в регистр инструкций, происходит установка бита **HLT** и конвейер останавливается, таким образом, возможно пошаговое исполнение программы под управлением внешнего агента по шине МПИ.
- **WT** при установке этого бита происходит переход в режим ожидания прерывания, бит автоматически устанавливается инструкцией WAIT. При наступлении разрешенного прерывания этот бит сбрасывается и происходит переход из режима ожидания прерывания в рабочий режим. Физически этот бит совпадает с флагом **WCPU** в блоке прерываний. Может управляться микропрограммой через запись в специальный управляющий вектор.
- **PA1, PA0** аппаратный номер процессора в многопроцессорной системе, для ведущего процессора в данном поле считывается значение 0, для ведомых 1,2 или 3.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

6.2 Регистр вектора прерывания рестарта

Name	Name: CPU_IVEC														
Offset: 177702 ₈ + <номер процессора> * 20 ₈ Reset Value: N/A															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Write only (Read as 177777 ₈)														
	Unknown														

Регистр адреса прерывания, начальное значение 1777778, только для записи

Данный регистр представляет собой рудиментарный остаток от K1801BE1. Предполагалось что при записи в данный регистр записываемое значение будет сохраняться и при этом активироваться запрос на прерывание. Пока данный запрос на прерывание не будет обработан, регистр вектора рестарта делается более недоступным по шине - при обращении к нему не генерируется **nRPLY**, и также запись нового значения не осуществляется. Таким образом внешний агент может узнать, что процессор-владелец регистра еще не обработал прерывание. Обработка возникшего запроса предполагалась по вектору, значение которого было записано в данный регистр рестарта. Однако ни K1801BM1A, ни K1801BM1Г не реализует полный функционал запроса на прерывание от регистра вектора рестарта - данный запрос просто не подключен к блоку обработки прерываний. При записи произвольных данных в регистр он "пропадает" из адресного пространства, так как внутренний запрос на прерывание установлен и блокирует генерацию **nRPLY**. Но, как выяснилось, процессоры K1801BM1 ошибочно сбрасывают этот запрос на прерывание при обработке инструкции **EMT**, таким образом регистр вектора рестарта становится снова доступен на шине.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

6.3 Регистр флагов ошибок

Name	Name: CPU_ERROR														
Offset: 177704 ₈ + <номер процессора> * 20 ₈							3	Reset Value: 177440 ₈							
15	14	13	12	11	10	9	8	7 6 5 4 3 2 1 0						0	
Readonly (Write ignored)											Read &	write	•		
1	1	1	1	1	1	1	1 1 ER7 OAT 1 QTO ER3 ER2 UOP D						DBL		

Регистр ошибки, начальное значение после сброса 177440₈ - все используемые флаги ошибок очищены. Единичное значение флага означает что имела место соответствующая ошибочная ситуация.

- DBL double error двойная ошибка (повторная установка битов UOP, QTO, OAT, ER7)
- UOP unknown opcode недопустимая команда, взывает сброс микропрограммного автомата
- ER2 резервный бит, не вызывает исключений, никогда не устанавливается микрокодом
- ER3 резервный бит, не вызывает исключений
- QTO qbus timeout тайм-аут обращения к внешнему устройству
- ${\bf OAT}$ odd address trap словное обращение по нечетному адресу, поскольку детектор обращения по нечетному адресу в K1801BM1 заблокирован на аппаратном уровне, то данный бит никогда не устанавливается.
 - ER7 резервный бит, не вызывает исключений, но может вызвать двойную ошибку


Все биты ошибок безусловно сбрасываются при загрузке нового кода команды во внутренний регистр инструкций, таким образом, регистр ошибок отображает ошибочные ситуации, возникшие при выполнении текущей команды. Поэтому значение некоторых битов ошибок не может быть прочитано программным способом самим процессором - инструкция успешного чтения данных из самого регистра выполняется без ошибок **DBL**, **UOP**, **QTO**, **OAT**, эти биты будут сброшены. Но регистр ошибок может быть прочитан внешним агентом на шине МПИ (например, другим процессором) и полученная информация может быть использована в отладочных и диагностических целях.

Биты **ER2**, **ER3**, **ER7** могут устанавливаться микропрограммой через запись в специальный управляющий вектор, но на практике рабочей версией микропрограммы эта возможность не используется, вероятно эти флаги могли использоваться при отладке микропрограммы.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

6.4 Регистры встроенного таймера К1801ВМ1

Встроенный таймер K1801BM1 является унаследован от однокристального микроконтроллера K1801BE1. Таймер является недокументированным, и некоторый процент микросхем K1801BM1A/Б/В имеют неработоспособный блок встроенного таймера. Микросхема K1801BM1Г имеет гарантировано работоспособный блок таймера, а также дополнительно поддерживает прерывание от этого блока.



Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Таймер имеет в своем составе следующие блоки:

- 16-битный декрементируемый счетчик
- 16-битный регистр значения перезагрузки и/или захвата текущего значения счетчика
- регистр управления таймером
- регистр управления
- предделитель входной процессорной частоты ССС на 4
- дополнительный делитель частоты CLC на 128₁₀ (формируется делением CLC/4 на 32)
- детектор ниспадающего фронта на входе nSP

Тактирование счетчика таймера может осуществляться одной из следующего набора частот:

- внешняя тактовая частота, поступающая на внешний вход микросхемы nSP
- частота с предделителя CLC/128
- частота с предделителя СLС/128 дополнительно деленная на 4
- частота с предделителя ССС/128 дополнительно деленная на 16
- частота с предделителя ССС/128 дополнительно деленная на 64

Также в процессоре $K1801BM1\Gamma$ таймер может генерировать прерывания по вектору 270_8 , в процессоре K1801BM1A данная функция отключена, прерывания от таймера не генерируются

Все внутренние управляющие схемы таймера тактируются частотой **CLC/4**. Предделитель и делители **CLC** недоступны из программы, работают постоянно и не сбрасываются при обращении к регистрам таймера или при сбросе всего процессора по входу **nDCLO**.

Для внешней частоты **nSP** счетный такт формируется по ниспадающему фронта сигнала, синхронизированного с частотой **CLC/4**, поэтому значение входной частоты не может быть больше, чем **CLC/8**, а длительность любого полупериода должна превышать длительность периода **CLC/4**.

Таймер может быть настроен на следующие режимы:

- декрементный счет с остановом по достижению счетчика нулевого значения
- декрементный счет с перезагрузкой счетчика значением из регистра перезагрузки при достижении счетчика нулевого значения с последующим продолжением счета
- декрементный счет с захватом текущего значения счетчика в регистре перезагрузки при обнаружении ниспадающего фронта на входе **nSP**. В этом режиме счетчик не останавливается при достижении нуля, а переходит на значение 177777₈. Обратное копирование из регистра перезагрузки в регистр счетчика при достижении счетчиком нуля в данном режиме не выполняется.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

6.5 Регистр значения перезагрузки и захвата

Name	Name: TVE_LIMIT														
Offset	Offset: 177706 ₈ + <номер процессора> * 20 ₈ Reset Value: N/A														
15	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0														
	Read & Write														
							Li	mit							

Limit – 16-битное начальное значение счета

Может быть настроен режим, при котором в данный регистр копируется содержимое регистра счета по ниспадающему фронту на внешнем входе **nSP**.

Вне зависимости от режима работы, при записи со стороны процессора в регистр управления таймера TVE_CSR содержимое регистра TVE_LIMIT копируется в регистр счетчика TVE_COUNT.

Начальное значение регистра после включения питания не определено, зависит от того в какое псевдослучайное состояние установятся триггеры регистра. Сброс по входам **nINIT** и **nDCLO** никак не изменяет состояние регистра **TVE_LIMIT**.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

6.6 Регистр счетчика таймера

Name	Name: TVE_COUNT														
Offset: 177710 ₈ + <номер процессора> * 20 ₈ Reset Value: N/A															
15	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0								0						
	Readonly (Write Ignored)														
							Co	ount							

Count – 16-битное текущее значение счетчика таймера

Декрементируется с частотой **nSP**, или **CLC/128** опционально деленной на **4**, **16** или **64**. Если настроен режим перезагрузки счетчика значением из регистра **TVE_LIMIT**, то перезагрузка осуществляется в течение 4 тактов **CLC** (не **CLC/128**) после перехода счетчика из значения 1 в значение 0, таким образом, счетчик последовательно принимает следующие значения: N, N-1, N-2,, 3, 2, 1, (кратковременный 0), N, N-1... Фаза предделителя и делителей, а также фаза детектора ниспадающего фронта **nSP** при этом сохраняется неизменной и равномерность периода счета не нарушается. Для простоты программной модели можно считать, что значение **0** пропускается, хотя при некотором стечении обстоятельств и может быть прочитано из регистра.

Вне зависимости от режима работы таймера, при каждой записи в регистр управления **TVE_CSR** происходит переписывание значения регистра **TVE_LIMIT** в регистр **TVE_COUNT**.

При условии, что не установлен бит **CAP** в регистре **TVE_CSR** происходит загрузка счетчика значением из регистра **TVE_LIMIT** при достижении счетчиком нулевого значения. Тут имеется особенность - загрузка происходит только в том случае, если счетчик перед этим был ненулевым (имел единичное значение и был декрементирован), если же в **TVE_LIMIT** записано нулевое значение, то оно загружается один раз, далее условие ненулевого значения счетчика в предыдущем такте не выполняется и новой загрузки не происходит. В следующем такте счета счетчик принимает значение **1777778** и продолжает дальнейший счет.

Начальное значение регистра после включения питания не определено, зависит от того в какое псевдослучайное состояние установятся триггеры регистра. Сброс по входам **nINIT** и **nDCLO** никак не изменяет состояние регистра **TVE_COUNT**.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

6.7 Регистр управления таймера

Name	Name: TVE_CSR														
Offset: 177712 ₈ + <номер процессора> * 20 ₈								Reset	t Value: 177400 ₈						
15	14	13	12	11	10	9	8	7 6 5 4 3 2 1 0						0	
Readonly											Read &	. Write	•		
1	1	1	1	1	1	1 1 1 FL D4 D16 RUN OS MON CAP SI						SP			

FL – Аппаратно устанавливается схемой таймера в единицу в случае наступления события таймера. Событием таймера может быть момент перехода счетчика через нуль или захват текущего значения счетчика по ниспадающему фронту на входе **nSP**. Для установки бита **FL** должен быть разрешен мониторинг события таймера - бит **MON** должен быть установлен программой в единичное значение. На самом деле, при наступлении события таймера (переход счетчика через нуль или захват значения счетчика) генерируется запрос на прерывание, при запуске обработки прерывания данный запрос сбрасывается. Бит **FL** устанавливается только в том случае если возник новый запрос на прерывание, а старый еще не был обработан. Поскольку функция обслуживания прерывания от таймера в K1801BM1A заблокирована, то бит **FL** будет реально установлен только после второго срабатывания таймера. После включения питания или сброса **nDCLO** при самом первом событии таймера данный бит не устанавливается. При втором и последующих событиях этот бит работает правильно, поскольку внутренний флаг запроса на прерывание уже установлен. Для процессора K1801BM1Г возможна обработка прерываний от таймера, и бит **FL** будет выполнять роль флага переполнения - будет устанавливаться при возникновении события если прерывание от предыдущего события еще не обработано

- **D4** разрешить делитель на 4, делители 1/4 и 1/16 включаются последовательно
- **D16** разрешить делитель на 16, делители 1/4 и 1/16 включаются последовательно
- RUN запись единицы разрешает работу счетчика, значение из TVE_LIMIT копируется в TVE_COUNT и далее значение счетчика будет уменьшатся на единицу с заданной частотой. Запись нуля останавливает счетчик (при этом значение из TVE_LIMIT также копируется в TVE_COUNT, как и при любой записи в регистр управления). Если установлен бит OS, то при достижении нулевого значения счетчика данный бит будет сброшен аппаратной схемой таймера. Бит RUN сбрасывается только событием перехода через нуль при сброшенном бите CAP. По событию захвата при ниспадающем фронте на входе nSP и установленном бите CAP счетчик не останавливается и всегда продолжает счет.
- ${
 m OS}$ использовать однократный режим, при достижении счетчиком нуля, бит RUN будет сброшен, таймер перезагружен и остановлен. Для использования этого режима также необходимо сбросить бит CAP, т.е. если оба бита ${
 m OS}$ и CAP установлены, то таймер не остановится при переходе счетчика через нуль, а будет продолжать отсчет, так как установленный бит выбирает генерацию события таймера по ниспадающему фронту на входе ${
 m nSP}$.
- MON разрешить мониторинг события таймера "переход счетчика через нуль" или "захват значения счетчика", устанавливать бит **FL** при возникновении события таймера. Также для К1801ВМ1Г данный бит разрешает запрос прерывания от таймера.
- **CAP** режим захвата, по ниспадающему фронту на входе **nSP** осуществить копирование регистра счетчика **TVE_COUNT** в регистр предела **TVE_LIMIT**, при этом генерируется событие таймера. Бит **RUN** также должен быть установлен, иначе событие не генерируется. При нулевом значении бита **CAP** таймер генерирует событие при переходе счетчика через значение нуль и осуществляет загрузку регистра счетчика из регистра предела.
- **SP** выбор режим тактирования счетчика таймера по ниспадающему фронту на входе **nSP**, делители на 4 и на 16 в данном случае никак не влияют на результирующую частоту тактирования таймера.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Таблица частоты тактирования счетчика таймера


D4	D16	SP	Частота
X	X	1	вход nSP (CLC /8 ₁₀ максимальная)
0	0	0	CLC/128 ₁₀
0	1	0	CLC/2048 ₁₀
1	0	0	CLC/512 ₁₀
1	1	0	CLC/8192 ₁₀

Режимы работы таймера

RUN	OS	CAP	Режим
0	X	X	Остановлен
1	0	0	Непрерывный счет с перезагрузкой счетчика
1	1	0	Однократный счет с предзагрузкой счетчика
1	х	1	Непрерывный счет без перезагрузки счетчика, захват значения счетчика по входу nSP

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

7. Процессорный блок




В составе процессорного блока можно выделить следующие основные компоненты:

- блок микропрограммного управления, осуществляет декодирование инструкций и формирование необходимых последовательностей сигналов для их выполнения в других обрабатывающих блоках процессора, использует отдельный внутренний регистр инструкций, в котором хранится код исполняемой инструкции
- блок обработки прерываний и исключений, получает на входы все имеющиеся сигналы прерываний и исключений, сигналы их маскирования или запрета, производит их упорядочивание по приоритету и передает информацию о текущем наиболее приоритетном событии блоку микропрограммного управления
- операционный блок, выполняет собственно обработку и хранение данных, содержит в своем составе отдельную внутреннюю шину данных, блок взаимодействия с шиной МПИ, схему обмена байтов, оперативный регистр данных **Q**, оперативный регистр адреса транзакции МПИ **A**, слово состояния процессора **PSW**, арифметико-логическое устройство и блок регистров общего назначения

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

7.1 Блок микропрограммного управления

Ниже приведена диаграмма блока микропрограммного управления и источники входных сигналов данного блока. Выходы блока управляют работой практически всех остальных блоков процессора.



В блоке микропрограммного управления можно выделить следующие компоненты:

- регистр микроадреса **MA**, этот регистр содержит 7-битное значение адреса текущей микроинструкции. При аппаратном сбросе процессора регистр микроадреса безусловно принимает значение **00**, обеспечивая начальный пуск. При возникновении ситуации микросброса (внутренний сброс микропрограммного автомата, возникает по ряду причиннедопустимый код инструкции, тайм-аут ввода-вывода и прочее) регистр принимает значение **01**, обеспечивая прекращение выполнения текущей машинной инструкции и принудительный безусловный переход к последовательности микроинструкций обработки исключений. Во всех остальных случая регистр микроадреса принимает значение адреса следующей микроинструкции в последовательности, формируемое на части выходов логической матрицы
- регистр статуса прерывания **MCIR**, этот регистр содержит 3-битное значение, обычно формируемое блоком обработки прерываний и исключений. Также значение может формироваться с выходов логической матрицы, это используется при обработке инструкций программных исключений типа HALT, IOT и тому подобных
- регистр инструкций IR, 16-битный регистр, содержащий слово текущей машинной инструкции, записывается исключительно результатом транзакций чтения внешней шины.
 На некоторых этапах работы микропрограммного автомата значение этого регистра

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

игнорируется, например, при начальном пуске или обработке неопределенного кода инструкции

- регистр флагов **FR**, внутренний 5-битный регистр, старший разряд всегда принимает значение четвертого разряда слова состояния процессора (флаг **T**), остальные разряды могут также загружаться из младших битов **PSW**, либо получать значения арифметических флагов напрямую от АЛУ. Это сделано для возможной микропрограммной реализации различных сложных инструкций типа MUL, без модификации программно-видимых арифметических флагов
- универсальная программируемая логическая матрица на 31 вход и 34 выхода. Матрица реализует 34 универсальных однобитовых функции от 31 входных аргументов. Время прохождения сигналов через матрицу составляет два такта частоты ССС. В моменты времени, когда работа матрицы не требуется (например, идет ожидание завершения операции чтения на шине МПИ) с транзисторов матрицы снимается питание, что приводит к снижению потребления структурами п-МОП. Матрица содержит три ступени логические умножения, логические сложения и выходные инверторы. Ступень логических умножений содержит 250 функций логических произведений от 31 входного аргумента и 31 инверсии входных аргументов. Под программированием матрицы понимается что в функции произведений могут быть включены входные аргументы и их инверсии в произвольном порядке, или не подключены вовсе. Подключение аргументов производится масочным способом при производстве микросхемы и не может быть изменено в процессе дальнейшей эксплуатации. Вторая ступень содержит 34 функции логического сложения каждая от 250 аргументов, аргументами являются выходы функций логического умножения первой стадии. Функции логического сложения второй стадии также являются программируемыми - масочным способом задаются подключаемые аргументы. Выходы функций второй ступени поступают на программируемые 34 инвертора, инверсия которых также задается масочным способом при изготовлении микросхемы. Такая структура матрицы позволяет реализовать независимые варианты 34 комбинационных функций. K1801BM1A К1801ВМ1Г Микропроцессоры И имеют различные программирования матрицы, соответственно в них реализованы различные варианты поведения микропрограммного автомата

Функционирование блока микропрограммного управления основано на переборе микроадресов. Как таковых микроинструкций нет, есть набор микроадресов, загружаемых в регистр $\mathbf{M}\mathbf{A}$. Значение этого регистра и ряд других аргументов подается на вход матрицы, матрица формирует среди прочих значений поле следующего микроадреса $\mathbf{N}\mathbf{A}$ – это значение, которое будет загружено в конце цикла в регистр $\mathbf{M}\mathbf{A}$.

Цикл работы микропрограммного автомата занимает минимум 2 такта входной частоты **CLC**, но может быть удлинен на произвольное количество тактов по ряду причин:

- ожидание готовности результата АЛУ
- ожидание завершения чтения данных на шине МПИ, когда данные нужны в качестве аргумента для операции АЛУ, данные будут занесены в регистр ${\bf Q}$ и использованы в операции
- ожидания завершения чтения кода инструкции на шине МПИ и записи его в регистр инструкций **IR**
- ожидание завершения опроса блока прерываний
- ожидание освобождения регистра адреса **A** для инициирования новой транзакции на шине МПИ в конвейере

В каждом цикле работы микропрограммного автомата АЛУ принимает два входных аргумента с шин **X** и **Y** и выполняет заданную арифметическую или логическую операцию, результат которой выдается

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

на шину \mathbf{X} и опционально может быть записан или в регистре общего назначения, или в регистр слова состояния \mathbf{PSW} , или в регистры адреса \mathbf{A} и данных \mathbf{Q} . В регистры адреса или данных опционально может осуществляться запись аргумента с шины \mathbf{X} до выполнения операции АЛУ, например так запускается чтение слова кода очередной инструкции по значению счетчика \mathbf{PC} , при этом в данном цикле АЛУ выполняет операцию сложения \mathbf{PC} (блок POH выдает на шину \mathbf{X}) + 2 (генератор констант выдает на шину \mathbf{Y}), но в регистр адреса будет записано значение еще до модификации, это позволяет уменьшить количество циклов микропрограммного автомата, нужных для обработки процессорных инструкций. Также в каждом цикле может быть опционально запущен опрос блока прерываний, который завершается записью регистров \mathbf{MCIR} и \mathbf{VSEL} . Эти регистры могут быть записаны также непосредственно в ходе обработки некоторых инструкций (EMT, TRAP, и так далее) и использованы для последующего вызова обработки исключений.

Характерные последовательности перебора микроадресов при обработке прерываний и исключений, а также исполнении процессорных инструкций приведены в разделе описания микропрограммы.

Назначение выходов блока микропрограммного управления

00 05	NA6 ~NA5	Адрес следующей микроинструкции, значение, формируемое данными выходами, будет загружено в регистр текущего микроадреса МА после выполнения текущей
09	~NA4	микроинструкции. При аппаратном сбросе процессора или внутреннем сбросе
15	~NA3	микропрограммного автомата данное поле игнорируется
19	NA2	
24	NA1	
29	NA0	

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

01 02	TPLM	Определяет операцию с регистром инструкций IR , возможна произвольная комбинация операций:						
03		• запуск чтения кода следующей инструкции на шине МПИ						
		• ожидание завершения чтения и записи прочитанного значения в регистр IR						
		• 9	запуск опро	са блока і	прерывани	ий и получения результата в MCIR		
			MCIR	Wait	Read	Примечание		
		000	нет	нет	нет	нет операции		
		001	нет	да	нет	ожидание завершения чтения кода следующей инструкции в IR , при этом текущая инструкция RTT		
		010	нет	нет	нет	нет операции		
		011	да	да	да	запуск чтения кода следующей инструкции по шине МПИ (если не было запущено ранее) с ожиданием завершения, одновременный запуск проверки состояния блока обработки прерываний		
		100	нет	нет	да	ранняя предвыборка кода следующей инструкции, чтение на шине МПИ запускается, но его завершение не ожидается в данном микроцикле		
		101	да	нет	нет	только проверка наличия прерываний, используется инструкцией WAIT		
		110	нет	нет	нет	нет операции		
		111	да	да	нет	ожидание завершения чтения кода следующей инструкции в IR , при этом текущая инструкция не RTT		
06 07 08	07 Флаг операции записи на шине МПИ							
		00x	нет опер	ации				
		010	запись с.	лова				
		011	запись б	айта				
		100	чтение с	лова				
		101	чтение б	айта (чита	ается слов	0)		
		110	чтение-м	иодифика	ция-записн	слова		
		111	чтение-м	иодифика	ция-записн	ь байта		

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

4 21 22	PLOP	Управление записью арифметических флагов PSW из результирующих флагов АЛУ
10	Не ожид	ать данные чтения на шине МПИ
11 13	PLX	Данные флаги являются многофункциональными, определяют тип операнда на шине Y, разрешают запись специального управляющего вектора, определяют тип операции АЛУ
12	UOP	Неопределенная операция, при возникновении этого активного флага микропрограммный автомат переходит на адрес 01, все операции записи блокируются, устанавливается флаг запроса на исключение Undefined Opcode. Таким образом прекращается исполнение текущей последовательности микроинструкций и происходит переход на начальный анализ исключений. Также установка данного флага вызывает безусловный запрос на заполнение регистра MCIR блоком прерываний, в итоге процессор начнет обрабатывать исключение по вектору 0000108 (если нет более приоритетных исключений). Флаг генерируется на всех недопустимых адресах, а также как результат декодирования кода инструкции в регистре IR. Флаг также блокирует на протяжении текущего микроцикла любые записи в регистры, слово состояния, и запуск транзакций на шине МПИ — это позволяет избежать разрушения состояния микропроцессора при неопределенной операции

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

13 14 16 17	OP0 OP1 OP2 OP3

Код операции АЛУ или выбор типа операнда на шине Ү:

•	
000x, 0011	X + Y
0010	X & ~Y
010x, 0111	Y - X
0110	X^Y
1000	Y
10x1	X
1010	X Y
110x, 1111	X - Y
1110	X & Y

 $11,\,13$ и 14 разряды определяют тип операнда на шине ${\bf Y}$ - регистр, константа или вектор, а также разрешают запись специального управляющего вектора

14	13	11	Трансляция на шину Y
0	0	0	R0-R13 , PSW , Q (индекс в разрядах 28-25)
0	0	1	константа ([28:25] != 0010_2) или вектор ([28:25] == 0010_2)
0	1	0	константа ([28:25] != 0010_2) или вектор ([28:25] == 0010_2)
0	1	1	константа ([28:25] != 0010_2) или вектор ([28:25] == 0010_2)
1	0	0	R0-R13 , PSW , Q (индекс в разрядах 28-25)
1	0	1	константа ([28:25] != 0010_2) или вектор ([28:25] == 0010_2)
1	1	0	R12 (предположительно не используется)
1	1	1	R12 константа/вектор (предположительно не используется)

- 18 Признак словной операции: 0 операция с байтом, 1 операция со словом
- 20 Фиксация записать результат и флаги операции АЛУ в регистры POH/PSW
- 23 Не ожидать освобождения регистра А или завершения записи на шине МПИ

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

25 ~Y3 26 ~Y2 27 ~Y1 28 ~Y0 Данное поле имеет несколько значений:

Индекс регистра, определяет что будет выставлено на входную шину \mathbf{Y} АЛУ блоком регистров. Если биты данного поля инвертировать и взять в обратном порядке, то получится индекс регистра, совпадающий (для регистров 0-7) с регистровым индексом в полях процессорных инструкций.

0000	RO	0100	R4	1000	R8	1100	R12
0001	R1	0101	R5	1001	R9	1101	R13
0010	R2	0110	R6	1010	R10	1110	PSW
0011	R3	0111	R7	1011	R11	1111	Q

Также поле отвечает за выбор константы, выдаваемой на шину \mathbf{Y} как аргумент АЛУ (см. описание поля OP13-OP17):

0000	IR [3:0] - SEx/CLx	1000	IR [7:0] <<1 со знаком
0001	0003408	1001	1000008
0010	VSEL table	1010	177676 ₈
0011	0000028	1011	0000208
0100	IR [5:0] <<1 - SOB	1100	флаг переноса С
0101	1777168	1101	177400 ₈
0110	1777778	1110	0000108
0111	0000018	1111	0000008

Также поле определяет режим сдвигателя на выходе АЛУ для одноадресных операций сдвига, если разряды 13 и 14 оба единичные, то разряды 27-25 определяют режим сдвига АЛУ и работу схемы обмена байт на входе \mathbf{X} АЛУ:

000	влево, в младший бит вдвигается 0, ASL
001	влево, в младший бит вдвигается 0, ASL
010	влево, в младший бит вдвигается C, ROL
011	нет сдвига, перестановка байт на входе АЛУ с шины ${f X}$
100	вправо, старший бит копируется, ASR
101	вправо, в старший бит вдвигается перенос из старшего разряда АЛУ в текущей операции
110	вправо, в старший бит вдвигается C, ROR
111	нет сдвига

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

30 31 32	~X3 ~X2 ~X1	ИН	дексов р	регистра		роцессо	рной инс		-	_	пен для совпадения с то будет выставлено на
33	~X0		0000	R0	0100	R4	1000	R8	1100	R12	
			0001	R1	0101	R5	1001	R9	1101	R13	
			0010	R2	0110	R6	1010	R10	1110	PSW	
			0011	R3	0111	И	1011	R11	1111	Q	
		,					•		•	•	•


Если разряды 11 и 13 оба единичные, то происходит запись выходов логической матрицы в специальный управляющий вектор. Специальный управляющий вектор — это динамический набор стробов, управляющий работой различных блоков процессора. Назначение разрядов логической матрицы, соответствующих стробам:

7	остановле	овить флаг WCPU , при опросе блока прерываний микропрограммный автомат будет и процессор перейдет в режим ожидания внешних прерываний, используется при инструкции WAIT		
27	_	ить флаг WCPU и запустить на шине МПИ транзакцию подтверждения прерывания, выходит из режима ожидания внешнего прерывания		
10	0 - активировать внешний сигнал nINIT. Значение внешнего выходного сигнала nINIT хранится в однобитовом регистре, который устанавливается в активное значение при записи управляющего вектора с нулевым 10-ым разрядом и устанавливается в неактивное при записи вектора с нулевым 23-им разрядом, используется при исполнении инструкции RESET			
23				
25	0 - установить флаг HLT в регистре управления режимом (177700 ₈ + <номер процессора> * 20 ₈), практически эта возможность рабочей версией микропрограммы не используется, процессор остановится			
26	0 – установить флаг ER2 в регистре ошибок (177704 ₈ + <номер процессора> * 20 ₈), практически эта возможность рабочей версией микропрограммы не используется			
28		вить флаг ER3 в регистре ошибок (177704 $_8$ + $<$ номер процессора $>$ * 20_8), практически эта сть рабочей версией микропрограммы не используется		
30		вить флаг ER7 в регистре ошибок (177704 $_8$ + <номер процессора> * 20_8), практически эта сть рабочей версией микропрограммы не используется		
14 16 17	 ~MCIR2 MCIR1 ~MCIR0 Значение для непосредственной записи регистра статуса прерываний МСІК (см. описание блока прерываний) 			
18 20 21 22	VSEL3			

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

7.2 Операционный блок

Структурная схема операционного блока приведена на диаграмме:



Компоненты, выделенные светлым фоном, являются программно доступными - слово состояния процессора ${\bf PSW}$ и регистры общего назначения ${\bf R0\text{-}R7}$.

Арифметико-логическое устройство принимает на входах с внутренних шин операционного блока **X** и ~**Y** два аргумента, выполняет над ними логическую или арифметическую операцию и выдает результат

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

обратно на шину **X** (получение аргумента с шины **X** и выдача на нее результата разнесены по тактам, внутри АЛУ имеется регистр для фиксации аргумента **X**). Также по результатам операции вырабатываются флаги, которые могут быть опционально переписаны в слово состояния процессора **PSW**. Флаг переноса **C** может быть записан отдельно от флагов **N**, **Z**, **V**, которые всегда записываются единой группой. В процессоре К1801ВМ1 все арифметические операции, включая авто-инкремент счетчика команд **PC**, исполняются исключительно единственным основным АЛУ процессорного блока. На входе **X** АЛУ имеется схема обмена байт, которая опционально может переставить два байта входного аргумента местами.

Слово состояния процессора PSW содержит арифметические и управляющие флаги. Арифметические флаги устанавливаются согласно результатам выполнения операции АЛУ, управляющие флаги могут быть только непосредственно записаны как результат прямой записи слова в PSW с шины X. При записи слова состояния с шины X запись в старший байт может быть замаскирована, предохраняя старший байт от изменения. Например, инструкция MTPS не изменяет старший байт PSW. При аппаратном сбросе процессора слово состояния обнуляется, но процедура начального старта, реализованная в микрокоде, записывает в PSW значение 000340_8 .

Описание флагов слова состояния процессора **PSW** приведено в таблице:

	011111111111	г флагов слова состояния процессора г.з.w приведено в таолице.
Бит	Имя	Описание
0	C	Флаг переноса, устанавливается, если был перенос из старшего разряда (15-го при словных операциях и 7-го при байтовых). Операция вычитания реализовывается как сложение с инвертированным вторым операндом плюс один, поэтому при вычитании флаг переноса устанавливается если не было займа в старший разряд (не аппаратной инверсии флага переноса при вычитании). При выполнении сдвигов действуют правила описанные в соответствующих операциях
1	V	Флаг арифметического переполнения, при сложении вычисляется как исключающее ИЛИ переносов из старшего и предстаршего разрядов. Обычно сигнализирует о потере знака результата, используется в знаковой арифметике
2	Z	Флаг равенства результата нулю, устанавливается, если все биты результата ([15:0] при словных операциях и [7:0] при байтовых)
3	N	Флаг знака результата, равен старшему разряду (15-му для словных операций и 7-му для байтовых)
4	Т	Флаг ловушки пошаговой отладки, исключение зависит от режима работы процессора - например, сам по себе установленный бит T в режиме ожидания прерывания по команде WAIT не вызывает исключения. При выполнении инструкции WAIT незамаскированные прерывания IRQ1 , TVE , IRQ2 , IRQ3 , VIRQ имеют приоритет над исключением отладки. В остальных случаях установленный бит T вызывает программное исключение по вектору 000014 ₈ . Инструкция MTPS не изменяет данный бит.
5,6	-	Резервные биты, могут быть записаны и прочитаны, но не оказывают никакого влияния
7	I	Единичное значение бита I маскирует следующие прерывания: - прерывание от ВЕ-таймера (только K1801BM1Г) - nIRQ2 - nIRQ3 - векторное прерывание nVIRQ
8	PA0	Младший бит номера процессора в системе, инверсное значение входа nPA0 . Данный бит может быть только прочитан, не изменяется при записи
9	PA1	Старший бит номера процессора в системе, инверсное значение входа nPA1 . Данный бит может быть только прочитан, не изменяется при записи

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

10	PSW10	Модифицирует обработку исключения зависания шины, если данный бит ненулевой, то исключение зависания будет обрабатываться в пультовом режиме по вектору 160002 ₈ Единичное значение бита PSW10 также маскирует следующие прерывания: - по пропаданию питания (срез на входе nACLO) - пультовое прерывание nIRQ1 - прерывание от ВЕ-таймера (только К1801ВМ1Г) - nIRQ2 - nIRQ3 - векторное прерывание nVIRQ
		Бит всегда сбрасывается при входе в процедуру обработки прерывания или исключения пользовательского режима, значение бита, читаемое из вектора, игнорируется. Поскольку данный бит маскирует асинхронные прерывания пользовательского режима, то его сброс может произойти только по синхронным пользовательским исключениям (ошибки или инструкции вызова исключений).
		Бит также всегда сбрасывается при выполнении инструкций RTT и RTI, значение, загружаемое из стека, игнорируется. Фактически данный бит может быть установлен только при входе в обработчик прерывания или исключения пультового режима (хорошо подходит инструкция HALT), а также при возврате из него инструкциями STEP и START. Инструкция MTPS не изменяет данный бит.
11	PSW11	Модифицирует обработку исключения зависания шины, если данный бит ненулевой, то исключение зависания будет обрабатываться в пультовом режиме по вектору 160002_8 , иначе обработка по вектору 000004_8 без перехода в пультовой режим
		Единичное значение бита PSW11 также запрещает пультовое прерывание nIRQ1 .
		Бит всегда сбрасывается при входе в процедуру обработки прерывания или исключения пользовательского режима, значение бита, читаемое из вектора, игнорируется.
		Бит также всегда сбрасывается при выполнении инструкций RTT и RTI, значение, загружаемое из стека, игнорируется. Фактически данный бит может быть установлен только при входе в обработчик прерывания или исключения пультового режима (хорошо подходит инструкция HALT), а также при возврате из него инструкциями STEP и START. Инструкция MTPS не изменяет данный бит
12-15	-	Резервные биты, могут быть записаны и прочитаны, но не оказывают никакого влияния. Обнуляются при входе в обработчик прерывания или исключения пользовательского режима — значения читаемые из вектора прерывания или исключения игнорируются. Инструкция MTPS не изменяет данные биты

Блок регистров общего назначения содержит 14 шестнадцатиразрядных регистров. При выполнении операций возможна отдельная запись только младшего байта (8 младших бит), так и запись всего шестнадцатиразрядного слова целиком, включая старший байт. Запись только младшего байта в регистры используется при байтовых операциях (за исключением MOVB, когда в старший байт регистра записывается знаковое расширение младшего байта). Блок регистров общего назначения является двух портовым ОЗУ и может обеспечить одновременную выдачу двух разных регистров на шины **X** и **Y**.

Регистры **R8-R13** программно недоступны и используются микропрограммным автоматом для собственных нужд (хранение адресов операндов, временных переменных и так далее). Регистр **R7** выполняет функцию программного счетчика **PC** и используется для адресации потока выполняемых процессорных инструкций. Регистр **R6** выполняет функцию указателя стека **SP**, и используется в процедурах исключений и прерываний.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Оперативный регистр адреса **A** предназначен исключительно для записи по шине **X** адреса запрашиваемой транзакции МПИ. Регистр **A** может быть записан в различных фазах цикла микропрограммного автомата — как до выполнения операции АЛУ, так и после. Например, при запуске извлечения кода очередной исполняемой процессорной инструкции по адресу в счетчике команд **PC**, в регистр адреса **A** записывается значение **PC** в начале цикла, до выполнения операции автоинкремента **PC+2**. После записи значения адреса регистр переходит в занятое состояние и освобождается после выполнения фазы трансляции адреса в транзакции на шине МПИ. Далее автомат транзакций МПИ продолжает обработку транзакции, а регистр адреса готов к записи нового значения для следующей транзакции. Таким образом, процессор К1801ВМ1 способен конвейеризировать до двух транзакций МПИ. При записи в регистр адреса также фиксируется тип транзакции, для сохранения типа также предусмотрен буфер хранения до двух транзакций МПИ. При записи регистра адреса процессор выполняет следующие действия:

- Ожидает завершения предыдущих транзакций МПИ, если таковые есть
- Выставляет запрос на захват шины и ожидает ее предоставления
- Начинает фазу трансляции адреса (активный выход **nSYNC**)
- После завершения фазы трансляции адреса переходит к фазе чтения данных для транзакций чтения и чтения-модификации-записи (активный выход **nDIN**)
- Если транзакция подразумевает запись, то ожидается запись регистра \mathbf{Q} , таковая может быть выполнена еще до записи регистра \mathbf{A} или после, в транзакция модификации ожидается запись в регистр \mathbf{Q} результатов модификации данных со стороны АЛУ
- Ожидание завершения транзакций не производится, ожидание данных происходит на уровне микропрограммного автомата

Оперативный регистр данных \mathbf{Q} служит для сохранения данных прочитанных в результате транзакций чтения по шине МПИ, а также для сохранения данных, записываемых по шине \mathbf{X} со стороны АЛУ, предназначенных для последующей записи по шине МПИ во внешние устройства или память.


Регистр кода инструкции **IR** предназначен для хранения кода текущей процессорной инструкции, обрабатываемой в данный момент микропрограммным автоматом. Также имеется теневой регистр для хранения кода следующей инструкции, полученной в результате предварительной выборки (чтение кода инструкции, запущенное заранее, еще в ходе обработки текущей инструкции).

Генераторы констант и векторов выдают на шину \mathbf{Y} одно из постоянных значений из фиксированного набора. В набор входят значения векторов исключений, некоторые константы для вычислений - -1, 0, 1, 2, а также фиксированные адреса регистров и указателя стека пультового режима.

Во многих документах и обсуждениях, касающихся К1801ВМ1, встречается упоминание так называемого "пультового режима". На самом деле внутри процессора нет никаких специальных схем и состояний для специального пультового режима. Вместо этого предусмотрен условный бит управления режимом, вынесенный во внешние схемы - бит 3 регистра 1777168 (этот адрес НЕ зависит от физического номера процессора, одинаков для всех процессоров в многопроцессорной системе). При входе в некоторые исключения микропрограмма вызывает обращение к регистру 1777168 и установку бита, такие исключения называются исключениями пультового режима. Специальные инструкции START и STEP производят возврат из таких исключений (являются аналогами инструкций RTI и RTT), при этом также производится обращение к регистру 1777168 и сброс бита 3.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

7.3 Блок обработки прерываний



Блок обработки прерываний принимает и детектирует запросы на прерывания и исключения от различных источников, упорядочивает их по приоритету, выполняет маскирование и передает информацию о имеющемся наиболее приоритетном незамаскированном активном запросе для блока микропрограммного управления.

Запросы на прерывание или исключение поступают на детектор. Детектор производит непрерывную проверку линии запроса и при обнаружении события фиксирует соответствующий флаг. Например, детектор среза **nACLO** будет выставлять активный флаг при обнаружении перехода входа **nACLO** в низкий уровень. Флаг останется выставленным до события аппаратного сброса процессора или до тех пор, пока информация об этом запросе не будет передана и обработана блоком микропрограммного управления.

Обнаруженные и зафиксированные запросы поступают на логическую матрицу, которая также обрабатывает функции маскирования и упорядочивания запросов по приоритетам. Матрица имеет 19 входов в К1801ВМ1А и 20 входов в К1801ВМ1Г (в последнем дополнительный вход является запросом прерывания от ВЕ-таймера, в остальном матрицы одинаковы) и 11 выходов. З входа являются резервными и не используются.

Выходные сигналы матрицы фиксируются в трех отдельных регистрах и одном флаге:

• MCIR - 3-битовый регистр флагов наличия прерываний, его выход напрямую подается на матрицу блока микропрограммного управления. Этот регистр может быть записан как с выходов матрицы блока прерываний, так и данными со стороны микропрограммного блока. Запись этого регистра со стороны блока микропрограммного управления используется при отработке программных исключений, вызываемых инструкциями типа HALT, EMT и т. д.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

- VSEL 4-битовый регистр индекса вектора прерывания. Подается на вход таблицы генератора констант, может быть записан как с выходов матрицы блока прерываний, так и данными со стороны микропрограммного блока.
- **REARM** 3-битовый регистр, определяет индекс детектора события, флаг которого должен быть сброшен, используется исключительно внутри блока прерываний для сигнализации детектору события что флаг обработан и надо реактивироваться для обнаружения следующего события.
- **ACOK** флаг нормального старта. Этот флаг обнуляется при аппаратном сбросе микропроцессора, и блок прерываний переходит в ожидание события фронта на **nACLO**. При этом блоку микропрограммного управления сообщается специальный код, и тот находится в пустом начальном цикле, ожидая начального старта.

Блок микропрограммного управления в первом такте декодирования инструкции выполняет транзакцию опроса блок прерываний. При этой транзакции опроса блок прерываний записывает информацию о имеющихся запросах в регистр **MCIR**, также в регистр **VSEL** записывается индекс требуемого вектора прерывания. Если на выход для обработки передан запрос с детектора события, то соответствующий детектор сбрасывается. Например, детектор среза **nIRQ3** обнаружил событие среза, выставил соответствующий флаг запроса, когда этот флаг будет обработан (что необязательно происходит в первом же цикле опроса, так как запрос может быть замаскирован флагами в слове состояния **PSW** или могут иметься более приоритетные запросы), то в регистр **REARM** будет записан код для сброса именно детектора **nIRQ3** и детектор инициализируется и перейдет в ожидание нового события среза по этой линии.

Значения регистра MCIR и реакция блока микропрограммного управления на них

0002	Ожидание прерывания. Блок микропрограммного управления постоянно выполняет опрос блока прерывания в цикле и никаких других операций не производится. Это состояние используется для ожидания начального пуска - флаг ACOK сброшен, блок прерывания ожидает фронта nACLO. И также при выполнении инструкции WAIT - постоянно ожидается поступление
	прерывания.
0012	Нет активных незамаскированных запросов на прерывание или исключение
01x ₂	Переход в "пультовый" режим (по инструкции HALT , низкому уровню на входе nIRQ1 , двойной ошибке). Внутри процессора нет специального пультового режима, бит управления режимом вынесен во внешние схемы - бит 3 регистра 177716 ₈ (адрес НЕ зависит от физического номера процессора). При входе в режим осуществляется чтение-модификация-запись внешнего регистра 177716 ₈ с установкой маски 10 ₈ . Установленный младший бит указывает что не требуется выполнять коррекцию PC (уменьшение на 2) перед сохранением в стеке
10x ₂	Требуется обработка прерывания или исключения пользовательского режима, установленный младший бит указывает что не требуется выполнять коррекцию PC (уменьшение на 2) перед сохранением в стеке
11x ₂	Выполнить последовательность начального старта (прочитать регистр начального старта, инициализировать PC и PSW)

Значения регистра **VSEL** и соответствующие индексам значения векторов

008	1600068 - исключение по двойной ошибке шины
018	000020_8 - инструкция IOT (это значение индекса вектора никогда не генерируется блоком прерываний, а записывается со стороны микропрограммного блока при декодировании инструкции)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

028	0000108 - зарезервированный код инструкции
038	000014 ₈ - установленный бит T в слове состояния процессора PSW
048	0000048 - тайм-аут (зависания) внешней шины
058	Адрес начального пуска, значение вектора зависит от физического номера процессора
	177716 ₈ - процессор номер 0 177736 ₈ - процессор номер 1 177756 ₈ - процессор номер 2 177776 ₈ - процессор номер 3
068	000030_8 - инструкция EMT (это значение индекса вектора никогда не генерируется блоком прерываний, а записывается в регистр MCIR со стороны микропрограммного блока при декодировании инструкции)
078	1600128 - тайм-аут шины при приеме вектора прерывания
108	000270_8 - обнаружение спада на входе nIRQ3 , или ВЕ-таймер (только K1801BM1 Γ)
118	0000248 - обнаружение спада на входе пАСLO
128	000100_8 - обнаружение спада на входе nIRQ2
138	1600028 - низкий уровень на входе nIRQ1 или инструкция HALT
148	000034_8 - инструкция TRAP (это значение индекса вектора никогда не генерируется блоком прерываний, а записывается со стороны микропрограммного блока при декодировании инструкции)
158	Получить вектор прерывания от внешнего устройства (это значение индекса вектора никогда не генерируется блоком прерываний)
168	Получить вектор прерывания из регистра вектора прерывания рестарта 1777х2 ₈ (это значение индекса вектора никогда не генерируется блоком прерываний, так как эта возможность не реализована в микропроцессоре, вероятно рудиментарный остаток от K1801BE1)
178	000000_8 - неиспользуемый вектор

Значения регистра **REARM** и соответствие детекторам

0002	Флаг неопределенной инструкции UERR . этот флаг устанавливается блоком						
	микропрограммного управления при обнаружении ошибки декодирования кодов опер						
	после установки флага ошибки блок микропрограммного управления сбрасывается и переход к моменту опроса состояния блока прерывания. Флаг неопределенной инструкции являет приоритетным и немаскируемым и блок прерывания выставляет соответствующий ко						
	вызывающий переход блока микропрограмм к процедуре обработки исключения. После						
	передачи кода блок прерываний очищает этот флаг. Также этот индекс сбрасывает фла таймаутов по внешней шине для данных и вектора прерываний - QBTO и IATO .						
0012	Флаг обнаружения спада на входе nIRQ3						
0112	Флаг обнаружения спада на входе nIRQ2						
1002	Флаги обнаружения фронта и спада на входе пАСLO						
1012	Флаг прерывания от BE-таймера, устанавливается таймером, сбрасывается при обработке прерывания, есть только в $K1801BM1\Gamma$						

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Таблица входов матрицы и формируемые выходные значения

Вход	Описание	MCIR	VSEL	REA
ACOK	Флаг ожидания начального пуска, при аппаратном сбросе микропроцессора этот флаг сбрасывается и будет установлен только после возникновения события фронта на входе nACLO и обработки этого события матрицей (флаг устанавливается значением с выхода матрицы, после первичной установки будет оставаться установленным постоянно). После обработки начального пуска флаг устанавливается и в дальнейшей работе влияния на матрицу не оказывает			
	ACOK=0, ACIN=0 (нет фронта nACLO)	000_{2}	118	1112
	ACOK=0, ACIN =1 (есть фронт nACLO)	1112	58	1002
	АСОК =1 - нормальная работа матрицы приоритетов прерываний			
ACIN	Детектор фронта на входе nACLO , этот вход работает только при ожидании начального пуска, в дальнейшем не оказывает влияния на функционирование блока обработки прерываний	-	-	-
IATO	Тайм-аут получения вектора прерывания по внешней шине, всегда устанавливается вместе с флагом QBTO , сбрасывается после передачи кода блоку микропрограмм	0112	78	0002
DBLE	Флаг двойной ошибки. Если произошел тайм-аут шины, или исключение неопределенной инструкции, и при обработке исключения снова возник тайм-аут или неопределенная инструкция, то этот флаг устанавливается. Сброс флага происходит при загрузке кода новой инструкции в регистр инструкции. На практике может возникать только двойной таймаут (повторная неопределенная инструкция может возникнуть только при нарушении работы микрокода), поэтому этот флаг всегда сопровождается флагом QBTO	0112	08	0002
QBTO	тайм-аут внешней шины МПИ. При активации стробов nDIN или nDOUT запускается специальный таймер, который тактируется от делителя CLC /8, если в ответ не поступит nRPLY , то после отсчета таймером 8 тиков устанавливается флаг QBTO . Делитель частоты /8 не сбрасываемый, поэтому фактический тайм-аут может составлять от 56 до 64 тактов процессорной частоты			
	PSW10 =0, PSW11 =0, исключение по вектору 000004 ₈	1012	48	0002
	PSW10 =1, PSW11 =0, исключение по вектору 160002 ₈	0112	138	0002
	PSW10 =x, PSW11 =1, исключение по вектору 160002 ₈ Примечание: K1801BM1Г формирует значение MCIR =011 ₂	0102	138	0002
UERR	Недопустимая инструкция, флаг устанавливается блоком микропрограммного управления при возникновении ошибки декодирования кода инструкции, загруженной в регистр инструкций. Флаг сбрасывается блоком прерываний при передаче кода старта обработки исключения блоку микропрограмм	1012	28	0002

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Вход	Описание	MCIR	VSEL	REA
PSW4	Т-бит ловушки пошаговой отладки в слове состояния процессора PSW , прерывание зависит от режима работы процессора - например, сам по себе установленный бит Т в режиме ожидания прерывания по команде WAIT не вызывает исключения. Ниже рассмотрены условия при PSW11 =0, PSW10 =0, PSW7 =0, PSW4 =1. То есть прерывания IRQ1 , TVE , IRQ2 , IRQ3 , VIRQ дополнительно не замаскированы. Если установлены биты маски, то соответствующий бит запроса следует просто считать нулевым (замаскированным) в приведенных ниже выражениях. Запрос TVE присутствует только в K1801BM1Г, для K1801BM1A его следует считать неактивным (нулевым).			
	WCPU=0, активный режим, прерывание по вектору 000014 ₈	1002	118	0102
	WCPU=1, режим ожидания прерывания		_	T
	IRQ1 =1, TVE =x, IRQ2 =x, IRQ3 =x, VIRQ =x, переход в пульт	0102	138	1112
	IRQ1 =0, TVE =1, IRQ2 =х, IRQ3 =х, VIRQ =х, прерывание таймера	1002	108	1012
	IRQ1=0, TVE=0, IRQ2=1, IRQ3=x, VIRQ=x, прерывание nIRQ2	1002	128	0112
	IRQ1=0, TVE=0, IRQ2=0, IRQ3=1, VIRQ=х, прерывание nIRQ3	1002	108	0012
	IRQ1=0, TVE=0, IRQ2=0, IRQ3=0, VIRQ=1, прерывание nVIRQ	1002	148	0102
	IRQ1 =0, TVE =0, IRQ2 =0, IRQ3 =0, VIRQ =0, ожидание	0002	138	1112
ACLO	Обнаружен ниспадающий фронт на входе nACLO , соответствует событию раннего оповещения о пропадании питания.			
	PSW10 =1 - ACLO замаскирован	0012	138	1112
PSW10 =0, PSW4 =1, WCPU =0 - прерыв активного режима, вектор 000014 ₈	PSW10 =0, PSW4 =1, WCPU =0 - прерывание по биту Т из активного режима, вектор 000014 ₈	1002	38	0102
	PSW10 =0, PSW4 =0 или WCPU =1 - прерывание по вектору 000024_8 если нет T бита или спящий режим (режим ожидания прерывания по команде WAIT)	1002	118	1002
IRQ1	Прерывание "аппаратного" останова и перехода в пультовый режим, может быть замаскировано битами PSW10 или PSW11	0102	138	1112
TVE	Прерывание от ВЕ-таймера, детектор события достижения нуля. Имеет общий разделяемый с IRQ3 вектор 000270 ₈ , маскируется единичными битами PSW10 , PSW7 и нулевым битом MON в регистре управления таймером	1002	108	1012
IRQ2	Прерывание по срезу на входе nIRQ2 , маскируется битами PSW10 , PSW7	1002	128	0112
IRQ3	Прерывание по срезу на входе nIRQ3 , маскируется битами PSW10 , PSW7	1002	108	0012
VIRQ	Векторное прерывание, запрос возникает по низкому уровню на входе nVIRQ, маскируется битами PSW10 , PSW7	1002	148	0102

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Вход	Описание	MCIR	VSEL	REA
PSW7	Единичное значение бита PSW7 маскирует следующие прерывания: - прерывание от ВЕ-таймера (только K1801BM1Γ) - nIRQ2 - nIRQ3 - векторное прерывание nVIRQ			
PSW10	Модифицирует обработку исключения зависания шины, если данный бит ненулевой, то исключение зависания будет обрабатываться в пультовом режиме по вектору 160002_8 , иначе обработка по вектору 000004_8 без перехода в пульт			
	Единичное значение бита PSW10 также маскирует следующие прерывания: - по пропаданию питания (срез на входе nACLO) - пультовое прерывание nIRQ1 - прерывание от BE-таймера (только K1801BM1Γ) - nIRQ2 - nIRQ3 - векторное прерывание nVIRQ			
	Также замаскированные прерывания не осуществляют выход из режима ожидания по инструкции WAIT При выполнении инструкции WAIT блок микропрограммного управления продолжает опрос блока прерывания до появления незамаскированного события			
PSW11	Модифицирует обработку исключения зависания шины, если данный бит ненулевой, то исключение зависания будет обрабатываться в пультовом режиме по вектору 160002 ₈ , иначе обработка по вектору 000004 ₈ без перехода в пульт Единичное значение бита PSW11 также запрещает пультовое			
	прерывание nIRQ1.			
WCPU	Признак режима ожидания внешнего прерывания, вход в этот режим осуществляется по инструкции WAIT, выход по незамаскированному внешнему прерыванию. Установленный бит Т не приводит к немедленному выходу из режима ожидания, если нет активных незамаскированных аппаратных прерываний.			

Таблица прерываний и исключений, значения векторов, стека сохранения PSW и PC и зависимость от маски запрета, расположены в порядке приоритета

	Описание	Вектор	PSW/PC	Маска
1	Начальный пуск после аппаратного сброса (читается только стартовый адрес в старшем байте регистра, PSW всегда устанавливается в 340_8)	177716 ₈ + N _{cpu} *20 ₈	-	-
2	Зависание шины при получении вектора прерывания (в цикле nIAKO)	1600128	177674 ₈	-

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

	Описание	Вектор	PSW/PC	Маска
3	Двойное зависание шины (повторное при попытке обработать первое исключение по зависанию)	1600068	1776748	-
4	Зависание шины, обработка зависит от битов 10 и 11 в PSW : если PSW11 =0, PSW10 =0 если хотя бы один бит PSW10 и PSW11 ненулевой	000004_8 160002_8	SP-4 177674 ₈	PSW11 PSW10
5	Недопустимый код инструкции	0000108	SP-4	-
6	Т-бит, бит 4 в слове состояния процессора PSW . Если данный бит имеет единичное значение, то в обычном режиме вызывает исключение по вектору 000014_8 . В режиме ожидания по команде WAIT Т-бит не вызывает немедленного исключения, процессор ожидает прерывание, любое незамаскированное прерывание ACLO , IRQ1 , TVE , IRQ2 , IRQ3 , VIRQ вызывает выход из этого режима и переход по вектору, соответствующему активному прерыванию	0000148	SP-4	WCPU
7	Пропадание питания - ранее оповещение, обнаружен ниспадающий фронт на входе nACLO .	0000248	SP-4	PSW10
8	Прерывание "аппаратного останова" и перехода в пультовой режим - запрос возникает при обнаружении низкого уровня на входе nIRQ1 . Если уровень не будет снят после обработки запроса, то возникнет новый запрос, так как вход чувствителен к уровню, а не к фронту или срезу. Может быть замаскировано единичными битами PSW10 или PSW11 (запрещается, если хотя бы один бит установлен)	1600028	1776748	PSW10 PSW11
9	Прерывание от BE-таймера, есть только в $K1801BM1\Gamma$, может быть замаскировано обнулением бита MON в регистре управления таймером. Также прерывание может быть запрещено битами PSW7 и PSW10 (запрещается, если хотя бы один бит установлен)	0002708	SP-4	PSW10 PSW7 MON
10	Прерывание по ниспадающему фронту на входе nIRQ2 , может быть замаскировано битами PSW7 и PSW10 (запрещается, если хотя бы один бит установлен)	0001008	SP-4	PSW10 PSW7
11	Прерывание по ниспадающему фронту на входе nIRQ3 , может быть замаскировано битами PSW7 и PSW10 (запрещается, если хотя бы один бит установлен)	0002708	SP-4	PSW10 PSW7
12	Векторное прерывание от внешних устройств - запрос возникает при обнаружении низкого уровня на входе nVIRQ . Если уровень не будет снят после обработки запроса, то возникнет новый запрос, так как вход чувствителен к уровню, а не к фронту или срезу.	внешний	SP-4	PSW10 PSW7
13	Инструкция HALT , программное исключение, единственное программное исключение, вызывающее переход в пультовой режим. Остальные исключения пультового режима вызываются аппаратными причинами.	1600028	1776748	-
14	Инструкция ВРТ, программное исключение	0000148	SP-4	-
15	Инструкция ІОТ, программное исключение	0000208	SP-4	-
16	Инструкция ЕМТ, программное исключение	0000308	SP-4	-

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

	Описание	Вектор	PSW/PC	Маска
17	Инструкция TRAP , программное исключение	0000348	SP-4	-

Если прерывание использует вектор 1600хх₈, то перед сохранением текущих **PSW** и **PC** осуществляется установка бита 3 по адресу 177716₈ (этот адрес HE зависит от физического номера процессора **PA0-PA1**) - таким способом осуществляется переход в "пультовый" режим, и сохранение состояния происходит уже в памяти "пультового" режима. Внутри собственно процессора нет специального "пультового" режима и каких-то выделенных для этого структур, бит управления режимом вынесен во внешние схемы. Подобная реализация делает сложным построение многопроцессорных систем – процессоры разделяют стек пультового режима и бит управления режимом (бит 3 регистра 177716₈), разделение этих ресурсов может быть возложено на внешние по отношению к процессорам схемы.

При возникновении запроса на прерывание или исключение процессор выполняет следующие операции:

- при необходимости откатывает значение PC=PC-2 (зависит от младшего бита MCIR), если текущая инструкция еще не была обработана, таким образом, сохраняемый PC будет указывать на инструкцию-причину исключения
- если необходимо осуществить переход в пультовой режим (код **MCIR**=01x₂), то на внешней шине выполняется цикл чтение-модификация-запись с установкой бита 3 в регистре 177716₈ (адрес НЕ зависит от физического номера процессора **PA0-PA1**)
- сохраняется текущее значение **PSW** по адресу -(**SP**) или 177676₈ (с использованием внутреннего регистра **R12**, если осуществляется переход в пультовой режим)
- сохраняется текущее значение **PC** по адресу -(**SP**) или 177674₈ (с использованием внутреннего регистра **R12**, если осуществляется переход в пультовой режим)
- если для сохранения использовался регистр **SP**, то он остается модифицированным (уменьшен на 4)
- получает и сохраняет во внутреннем служебном регистре адрес вектора прерывания
- чтение нового значения **PC** по адресу вектор прерывания +0
- чтение нового значения **PSW** по адресу вектор прерывания + 2
- возобновление выполнения программы
- если на каком-то этапе возникает ошибка шины МПИ (для K1801BM1 возможен только тайм-аут шины, так как исключение при словном обращении по нечетному адресу в данном процессоре отключено), то микропрограммный автомат останавливается, сбрасывается и начинает новый цикл с опроса блока прерывания, при этом он получает код возникшего исключения и переходит к обработке соответствующей ошибки тайм-аут шины, тайм-аут получения вектора от внешнего устройства, двойной тайм-аут шины

Описанная выше последовательность действий выполняется как единая процедура за несколько последовательных микропрограммных шагов и может быть прервана только аппаратным сбросом процессора или ошибкой шины МПИ при обработке исключения (то есть, только тайм-аутом шины в случае процессора К1801ВМ1).

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

8. Описание микропрограммы

В данном разделе приведена таблица всех возможных переходов между микроадресами микропрограммного автомата. В поле МА содержится исходный микроадрес, в поле IR содержится значение регистра инструкций, при котором происходит переход, поле MCIR описывает необходимое условие для осуществления перехода, поле NA содержит значение микроадреса, на который будет осуществлен переход при выполнении условий. От поля флагов переходы практически не зависят, немногие реальные случаи даны в описании.

На темном фоне приведены микроадреса, которые приводят к исключению неопределенной инструкции. В состояние процессора на этих микроадресах не вносится никаких изменений.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

8.1 Таблица микроадресов К1801ВМ1А

MA	MCIR	Значение IR	NA	Примечание		
00	xxx	xxxxxx ₈	01	Начальная точка входа после аппаратного сброса, запускает опрос блока прерываний и переходит в начало основного цикла микропрограммного автомата (адрес 01)		
				MCIR poll		
01	000	XXXXXX8	01	Постоянный опрос статуса прерываний, используется при начальном старте для ожидания деактивации nACLO , а также инструкцией WAIT, микропрограммный автомат остается на адресе 01 (постоянно переходит сам на себя) и ожидает ненулевого MCIR для выхода из цикла опроса. При выполнении инструкции WAIT установлен флаг WCPU , блок прерываний постоянно записывает значение 000 в MCIR и поэтому содержимое IR не важно и более не декодируется до сброса флага WCPU		
	001	0000008	01	Инструкция НАLТ, записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01 опрос блока прерываний не запускается, начнется обработка исключения по вектору 160002 ₈ в пультовом режиме		
				$MCIR = 011_2$ $VSEL = 1011_2$ (160002 ₈)		
					0000038	01
				$MCIR = 101_2$ $VSEL = 0011_2 (000014_8)$		
		0000048	01	Инструкция ІОТ, записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000014 ₈ в пользовательском режиме		
				$MCIR = 101_2$ $VSEL = 0001_2 (000020_8)$		
		00010x ₈	01	Инструкция JMP dd (безусловный переход с кодом адресации приемника 0), записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 0000048 в пользовательском режиме		
				$MCIR = 101_2$ $VSEL = 0100_2 (000004_8)$		

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
		004x0x ₈	01	Инструкция JSR r, dd (вызов подпрограммы с кодом адресации приемника 0), записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000004 ₈ в пользовательском режиме
				$MCIR = 101_2$ $VSEL = 0100_2 (000004_8)$
		1040nn ₈	01	Инструкция ЕМТ, записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000030 ₈ в пользовательском режиме
				$MCIR = 101_2$ $VSEL = 0110_2$ (000030 ₈)
		1044nn ₈	01	Инструкция TRAP, записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000034 ₈ в пользовательском режиме
				$MCIR = 101_2$ $VSEL = 1100_2 (000034_8)$
		077xxx ₈	27	Инструкция SOB
				$MCIR = 011_2$
		00001x ₈	2F	Инструкции START, STEP
				$R12 = 177676_8$ A = R12
		x05x0x ₈ x0600x ₈ x0610x ₈ x0620x ₈ x0630x ₈ 00670x ₈	31	Одноадресные инструкции CLR(B), COM(B), INC(B), DEC(B), NEG(B), ADC(B), SBC(B), TST(B), ROR(B), ROL(B), ASR(B), ASL(B), SXT с кодом адресации приемника равным 0 (регистр общего назначения). Если в приемнике используется PC , то обновление PC откладывается на момент после фактического выполнения операции, вместо этого временно используется регистр R12
				<pre>A = PC IR preload start word read start if (dd register == PC) R12 = PC + 2 else PC = PC + 2</pre>
		0000018	37	Инструкция WAIT
				PC = PC + 2
		0000058	37	Инструкция INIT
				$MCIR = 010_2$, INIT assert

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
		0064xx ₈	37	Инструкция MARK
				R12 = PC + IR[5:0]*2
		00024x ₈	37	Инструкции манипуляции флагами CLx, SexA = PCIR preload startword read start
		000002 ₈ 000006 ₈	38	Инструкции RTI, RTT A = SP word read start SP = SP + 2
		0001xx ₈	45	JMP, если метод адресации не 0 мсік = 100_2
		0003xx ₈	45	SWAB, если метод адресации не 0 MCIR = 100_2
		x04xxx ₈	45	JSR, если метод адресации не 0 $MCIR = 100_2$
		x05xxx ₈	45	$CLR(B)$, $COM(B)$, $INC(B)$, $DEC(B)$, $NEG(B)$, $ADC(B)$, $SBC(B)$, $TST(B)$, если метод адресации не 0 MCIR = 111_2 (101_2 для TST)
		x06xxx ₈	45	$ROL(B)$, $ROR(B)$, $ASL(B)$, $ASR(B)$, SXT , MTPS, MFPS, если метод адресации не 0 MCIR = 111_2
		XXXXXX8	47	Двухадресные инструкции, выполнение арифметических операций XOR, MOV(B), CMP(B), BIT(B), BIC(B), BIS(B), ADD, SUB с кодами адресации приемника и источника (для двухадресных операций) не равными 0 (регистр общего назначения).
		00020x ₈	50	Инструкция RTS MCIR = 011 ₂
		00030x ₈	50	Инструкция SWAB Rd
		10640x ₈	50	Инструкция MTPS Rd
		10670x ₈	50	Инструкция MFPS Rd

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
		074x0x ₈ x10x0x ₈ x20x0x ₈ x30x0x ₈ x40x0x ₈ x50x0x ₈ x60x0x ₈	58	Выполнение арифметических операций XOR, MOV(B), CMP(B), BIT(B), BIC(B), BIS(B), ADD, SUB с кодами адресации приемника и источника (для двухадресных операций) равными 0 (регистр общего назначения). Если в приемнике или источнике используется PC, то обновление PC откладывается на момент после фактического выполнения операции, вместо этого временно используется регистр R12 A = PC IR preload start word read start if (ss register == PC dd register == PC) R12 = PC + 2 else PC = PC + 2
		074xxx ₈	5A	Инструкция XOR, если режим адресации приемника $!=0$ (не регистр общего назначения) MCIR $= 011_2$
		x00xxx ₈	7B	Инструкции условного и безусловного перехода Bxx $MCIR = 010_2$
	001	0000078		Неопределенная инструкция, сброс автомата,
		$\begin{array}{c} 00002x_8 \\ 00003x_8 \\ 00004x_8 \\ 00005x_8 \\ 00006x_8 \\ 00007x_8 \end{array}$		исключение по вектору 000010_8
		00021x ₈ 00022x ₈ 00023x ₈		
		0065xx ₈ 0066xx ₈		
		007xxx ₈		
		070xxx ₈ 071xxx ₈ 072xxx ₈ 073xxx ₈ 075xxx ₈ 076xxx ₈		
		1065xx ₈ 1066xx ₈		
		107xxx ₈		
		17xxxx ₈		

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание	
	01x	XXXXXX8	1D	Переход на процедуру обработки прерывания или исключения в пультовом режиме (core exception)	
				$R12 = 177716_8$ (no N_{cpu} added) A = R12	
				word read-modify-write start	
	10x	XXXXXX ₈	13	Переход на процедуру обработки прерывания или исключения в пользовательском режиме (user exception)	
				SP = SP - 2	
				A = SP word write start	
	11x	XXXXXX8	21	Переход на процедуру начального пуска	
				$R12 = 177716_8 + N_{cpu} * 20_8$	
				A = R12 word read start	
02					
03				38:00208100 [x xxx xxx xxx xxx xxx] [00x] 3C:00DF7F00 [x xxx xxx xxx xxx xxx] [xxx]	
04				30:00200000 [x xxx xxx xxx 000 xxx] [xxx] 45:00E00000 [x xxx xxx xxx xxx xxx] [xxx]	
05 09	Неопределенная инструкция, сброс автомата, исключение по вектору 000010 ₈				
0A	0xx	xxxxxx ₈	11	Часть общей процедуры извлечения PC и PSW из вектора, используется как ветка для входа прерываний пультового режима MCIR = 0102, WCPU reset	
	1xx	xxxxxx ₈	0F	Часть общей процедуры извлечения PC и PSW из вектора, обнуление старшего байта PSW , используется как ветка для прерываний пользовательского режима PSW = PSW & ~1774008	
0B	XXX	XXXXXX8	3C	Часть общей процедуры извлечения PC и PSW из вектора, запуск чтения PC из вектора в Q	
				wait qbus or vector read $R12 = Q$ $A = Q$	
				word read start	
0C 0E	Неопре	деленная инстру	кция, с	сброс автомата, исключение по вектору 0000108	
0F	XXX	xxxxxx8	11	Часть общей процедуры извлечения РС и PSW из вектора	
				MCIR = 0102, WCPU reset	
10				19:00400000 [x xxx xxx x11 xxx xxx] 39:00C00000 [x xxx xxx xxx xxx xxx]	

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
11	xxx	xxxxxx8	01	Завершение исполнения текущей инструкции и подготовка к обработке следующей инструкции – запуск опроса блока прерываний, запуск чтения кода следующей инструкции, продвижение PC
				MCIR poll, IR cmd load start, A = PC, PC = PC + 2, word read start
12	Неопределенная инструкция, сброс автомата, исключение по вектору 000010 ₈			
13	XXX	xxxxxx ₈	14	Часть общей процедуры входа в исключение или прерывание, сохранение PSW или в стеке SP или по адресу в R12
				13: Q = PSW, write data
14	XXX	XXXXXX8	17	Часть общей процедуры входа в исключение или прерывание, декремент указателя стека, R12 для пультовых прерываний и SP — для пользовательских, запуск транзакции записи wait write R12/SP = R12/SP — 2 A = R12/SP word write start
15	XXX	00020x ₈	40	Инструкция RTS, извлечение слова из стека
				A = SP, $SP = SP + 2$, word read start
		нет		40:00400000 [x xxx xxx xxx 00x xxx] 48:00C00000 [x xxx xxx xxx xxx xxx]
16	Неопределенная инструкция, сброс автомата, исключение по вектору 0000108			сброс автомата, исключение по вектору 000010 ₈
17	xxx	xxxxxx ₈	1E	Часть общей процедуры входа в исключение или прерывание, выполняется коррекция PC , если есть необходимость PC = PC - (MCIR[0] ? 0 : 2) Q = PC, write data
18	Неопре	деленная инстру	кция, с	сброс автомата, исключение по вектору 000010 ₈
19		XXXXXX8	1	plx:01000000 [x xxx xxx xxx xxx xxx] [xxx] [xxxx] +wait:01000000 [xxxxxxxxxxxx xxx] [xxx] [xxxx] -init:01000000 [xxxx xxxxxx xxx xxx] [xxx] [xxxx] +err7:01000000 [xxxxxxxxxx xxx xxx] [xxx] [xxxxx] 11:010000000 [x xxx xxx xxx xxx xxx] [xxxx] [xxxxx]
1A		XXXXXX8	41	1000000
1B	Неопре	деленная инстру	кция,	сброс автомата, исключение по вектору 000010 ₈
1C	XXX	xxxxxx ₈	13	Часть процедуры входа в пультовое исключение или прерывание
				wait write R12 = 1776768 A = R12 word write start

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание	
1D	XXX	XXXXXX8	1C	Часть процедуры входа в пультовое исключение или прерывание	
				wait read $R12 = Q \mid 000010_8$ write modified data start	
1E	XXX	VVVVV	0B	Часть общей процедуры получение адреса вектора в Q , получение	
1L	ΛΛΛ	XXXXXX ₈	OD	адреса вектора для чтения новых значений PC и PSW	
				if nVIRQ	
				wait qbus vector read start	
				else	
				R12 = vector[VSEL] A = R12	
				Q = R12	
1F	XXX	XXXXXX8	0A	Часть общей процедуры извлечения PC и PSW из вектора, ожидание чтения PSW	
				wait read PSW = Q	
20	VVV	VVVVV	11	Часть процедуры начального пуска	
20	XXX	XXXXXX8	11	PSW = 000340 ₈	
21	XXX	XXXXXX ₈	22	Часть процедуры начального пуска	
	12.2.2			wait read	
				$R12 = Q \& 177400_8$	
22	XXX	XXXXXX8	20	Часть процедуры начального пуска	
				PC = R12	
23				28:00800000 [x xxx xx0 xxx xxx xxx] 38:00800000 [x xxx xx1 xxx xxx xxx]	
24					
25	riconp.	A • • • • • • • • • • • • • • • • • • •		ope was all a series of the se	
26				30:00950000 [x xxx xxx xxx xxx xxx] [xxx]	
				32:002B0000 [0 xxx x0x xxx xxx xxx] [xxx] 38:00400000 [0 xxx x1x xxx xxx xxx] [xxx]	
27	XXX	xx{xxO ₂ }xxx ₈	26	26:00800000 [x xxx xx0 xxx xxx xxx]	
				$Rr = Rr \& 177777_8$	
	xxx	xx{xx1 ₂ }xxx ₈	37	Обработка инструкции SOB, декремент регистра	
				Rr = Rr - 1	
28 29	Неопре	деленная инстру	кция, с	сброс автомата, исключение по вектору 000010 ₈	
2A	XXX	xxxxxx ₈	11	Инструкции START	
				wait read, Q &= $\sim 10_8$, modified write	

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
	XXX	XXXXXX8	7A	Инструкции STEP
				wait read, Q &= $\sim 10_8$, modified write
				11:00400000 [x xxx xxx xxx xx1 0xx] [xxx] [xxxxx] 30:00200000 [x xxx xxx xxx xx0 0xx] [xxx] [1xxxx] 31:00200000 [x xxx xxx xxx xx0 0xx] [xxx] [0xxxx] 38:00400000 [x xxx xxx 1xx xxx 1xx] [xxx] [xxxxx] 3A:00200000 [x xxx xxx 0xx xx0 1xx] [xxx] [xxxxx] 7A:00200000 [x xxx xxx 0xx xx1 1xx] [xxx] [xxxxx]
2B	XXX	xxxxxx ₈	2A	Инструкции START, STEP
				R12 = 1777168, A = R12, start rmw
				2A:00200000 [x xxx xx0 0xx xx1 xxx] [xxx] [xxxx] 38:00800000 [x xxx xxx 1xx xxx xxx] [xxx] [xxxx] 3A:00600000 [x xxx xxx 0xx xxx xxx] [xxx] [xxxx]
2C	XXX	xxxxxx ₈	2B	Инструкции START, STEP
				wait read, PC = Q
2D	XXX	XXXXXX8	2C	Инструкции START, STEP
				R12 = R12 - 2, $A = R12$, word read
2E	XXX	00001x ₈	2D	Инструкции START, STEP
				wait read, PC = Q
		xxxxxx ₈		2D:00800000 [x xxx xxx xxx xx1 xxx] [xxx] [xxxx] 3C:00400000 [x xxx xxx xxx xx0 xxx] [xxx] [1xxxx] 3D:00400000 [x xxx xxx xxx xx0 xxx] [xxx] [0xxxx]
2F	XXX	000002 ₈ 000006 ₈	36	Инструкции RTI, RTT, если T в PSW единичный PSW = PSW & ~1774008
	XXX	000002 ₈ 000006 ₈	37	Инструкции RTI, RTT, если T в PSW нулевой PSW = PSW & ~177400 ₈
	xxx	00001x ₈	2E	Инструкции START, STEP R12 = R12 - 2, A = R12, word read
				2E:00400000 [x xxx xx0 xxx xx1 xxx] [xxx] [xxxx] 36:00400000 [x xxx xxx xxx xx0 xxx] [xxx] [1xxxx] 37:00400000 [x xxx xxx xxx xx0 xxx] [xxx] [0xxxx] 3E:00400000 [x xxx xx1 xxx xx1 xxx] [xxxx] [xxxx]
30		xxxxxx ₈	59	1000000
31		xxxxxx ₈	49	1000000
32	XXX	0001dd ₈	11	Инструкция ЈМР
				PC = R12
				11:00FC0000 [x xxx xxx xxx xxx xxx] 30:00040000 [x xxx 0xx x00 xxx 1x1]

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
33	XXX	00020x8	15	Инструкция RTS
				PC = R12
		нет		11:00480000 [0 xxx xxx xxx xxx xxx] 15:00180000 [0 xxx x00 xxx xxx xxx] 30:00580000 [x xxx xxx xxx xxx xxx] 34:00480000 [x xxx xx0 xxx xxx xxx]
34 35	Неопре	деленная инстру	кция, с	сброс автомата, исключение по вектору 000010 ₈
36				uop:00008000 [0 xxx 000 00x 0xx xxx] [xxx] [xxxxx] plx:0001A000 [0 xxx 000 0xx 0xx xxx] [xxx] [xxxxx] +wait:0000C000 [0xxx000011 0xx xxx] [xxx] [xxxxx] -init:00004000 [0xxx 000 00x 0xx xx1] [1xx] [xx1xx] +err7:0000C000 [0xxx0000110xx xxx] [xxx] [xxxxx] 01:00068000 [0 xxx 000 xxx xxx xxx] [xxx] [xxxxx] 07:00020000 [0 xxx 000 xxx 0xx xxx] [xxx] [xxxxx] 11:006A0000 [x xxx xxx xxx xxx xxx] [xxx] [xxxxx] 27:000F8000 [0 xxx 100 xxx xxx xxx xxx] [xxx] [xxxxx] 28:00004000 [0 xxx 100 0xx xxx xxx] [xxx] [1xxxx] 2A:00008000 [0 xxx 100 00x xxx 1x0] [xxx] [1xxxx] 30:0002C000 [x xxx 0xx x00 xxx 1x1] [xxx] [xx0xx] 31:00340000 [x xxx xxx xxx xxx xxx xxx] [xxx] [xxxxx] 36:00004000 [0 xxx 000 x00 0xx 1x1] [xxx] [xxxxx] 37:00008000 [0 xxx xxx xxx xxx xxx xxx] [xxx] [xxxxx] 38:00080000 [x xxx xxx xxx xxx xxx xxx] [xxx] [xxxxx] 47:00008000 [0 xxx 000 00x 0xx xxx] [xxx] [xxxxx] 47:00008000 [0 xxx 000 00x 0xx xxx] [xxx] [xxxxx]
	xxx	0000028	01	Обработка инструкции RTI при установленном \mathbf{T} MCIR = 101_2 , VSEL = 0011_2
	1xx	0000058	11	Oбработка инструкции INIT, завершение цикла if (FR Z) INIT reset GOTO 11 else R12 = R12 - 2
	XXX	0000058	36	Обработка инструкции INIT if (FR Z) INIT reset GOTO 11 else R12 = R12 - 2

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
	0xx	0000058	37	Обработка инструкции INIT
				<pre>if (FR Z) INIT reset MCIR = 1102 GOTO 37 else R12 = R12 - 2</pre>
	xxx	0000068	6A	Обработка инструкции RTT при установленном Т
				A = PC, IR cmd preload start, PC = PC + 2
	XXX	00024x ₈	01	Инструкции манипулирования флагами CLx, SEx 36: PSW = PSW & ~R12, MCIR poll
37				uop:00088000 [x xxx xx0 00x xxx xxx] [xxx] [xxxxx] plx:000D0000 [x xxx xx0 0xx xxx xxx] [xxx] [xxxxx] +wait:000D0000 [xxxxxx00xxxxx xxx] [xxx] [xxxxx] -wait:000A0000 [1xxxxx00xx xxx xxx] [xxx] [xxxxx] +err7:000C0000 [xxxxxx00xxxxx xxx] [xxx] [xxxxx] 01:00044000 [0 xxx 000 x0x xxx xxx] [xxx] [xxxxx] 07:00018000 [0 xxx 000 10x xxx xxx] [xxx] [xxxxx] 11:002A8000 [0 xxx xxx xxx xxx xxx] [xxx] [xxxxx] 27:00100000 [0 xxx 100 xxx xxx xxx] [xxx] [xxxxx] 2A:00002000 [0 xxx 000 100 0xx 1x0] [xxx] [1xxxx] 30:00614000 [x xxx xxx xxx xxx xxx] [xxx] [xxxxx] 31:00100000 [0 xxx 101 xxx xxx xxx] [xxx] [xxxxx] 36:00420000 [x xxx xx0 xxx xxx xxx] [xxx] [xxxxx] 38:00020000 [x xxx 0x1 xx0 0xx 1x0] [xxx] [1xxxx] 47:00018000 [x xxx 0x0 0xx 0xx 1x0] [xxx] [1xxxx] 6A:00002000 [1 xxx xx0 0xx xxx xxx] [xxx] [xxxxx] 76:00070000 [1 xxx xx0 000 00x xxx xxx] [xxx] [xxxxx] 76:00070000 [1 xxx xx0 000 00x xxx xxx] [xxx] [xxxxx]
	xxx	0000018	01	Обработка инструкции WAIT MCIR = 0002, set WCPU
	XXX	0000028	01	Обработка инструкции RTI (при сброшенном Т) MCIR poll, A = PC, IR cmd start, PC = PC + 2
	XXX	0000058	36	Обработка инструкции INIT R12 = 0003408
	XXX	0000068	01	Обработка инструкции RTT (при сброшенном T) A = PC, IR cmd load start, PC = PC + 2
	XXX	00024x ₈	36	Инструкции манипулирования флагами CLx, SEx 37: R12 = IR[3:0]

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
	XXX	077xxx8	11	Обработка условного перехода инструкции SOB
				<pre>if (FR Z) R12 = PC - 2*IR[5:0]; else PC = PC - 2*IR[5:0];</pre>
38	XXX	xxxxxx ₈	39	Инструкции RTI, RTT Запись прочитанного значения в PC или R12
				<pre>wait read if (IR[2:0] != 7) PC = Q else R12 = Q</pre>
39	xxx	xxxxxx ₈	6B	Инструкции RTI, RTT Запуск чтения слова из стека (SP)+
				A = SP word read start SP = SP + 2
3A 3B				
3C	XXX	xxxxxx ₈	3D	Часть общей процедуры извлечения PC и PSW из вектора, ожидание чтения Q из вектора и запись в PC
				wait read PC = Q
3D	xxx	xxxxxx ₈	1F	Часть общей процедуры извлечения PC и PSW из вектора, запуск чтения PSW из вектора по адресу в R12
				R12 = R12 + 2 A = R12 word read start
3E 3F	Неопре	деленная инстру	кция, с	сброс автомата, исключение по вектору 000010 ₈
40	xxx	xxxxxx ₈	11	Инструкция RTS
				wait read, Rd = Q
41				10:00000900 [x xxx xx0 xxx 000 xxx] [001] [xxxxx] 11:003EBFA0 [x xxx xxx xxx xxx xxx] [x0x] [xxxxx] 18:002FC400 [x xxx xxx xxx xxx xxx] [xxx] [xxxx] 19:004F8500 [x xxx xxx xxx xxx xxx] [xxx] [xxxx] 31:00200620 [x xxx xxx xxx xxx xxx] [xxx] [xxxx] 38:00107C40 [x xxx xxx xxx xxx xxx xxx] [xxx] [xxxx] 39:00116C00 [x xxx xxx xxx xxx xxx xxx] [xxx] [xxxxx]
42				04:00800000 [x xxx xx0 xxx xxx xxx] 4E:00800000 [x xxx xx1 xxx xxx xxx]

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
43 44	Неопределенная инструкция, сброс автомата, исключение по вектору 000010 ₈			
45	xxx	xxxx0x ₈	47	Одноадресные инструкции с методом адресации 0 вызывают исключения, на данную точку нет перехода для таких инструкций, код вставлен для перестраховки
	XXX	xxxx1x ₈	48	Одноадресные инструкции с методом адресации 1
	XXX	xxxxxx ₈	4C	Одноадресные инструкции с методами адресации 6 и 7
	XXX	xxxxxx ₈	4D	Одноадресные инструкции с методами адресации 3 и 5
	XXX	XXXXXX8	55	Одноадресные инструкции с методами адресации 2 и 4
46				04:00800000 [x xxx xx0 xxx xxx xxx] 4E:00800000 [x xxx xx1 xxx xxx xxx]
47				04:00600000 [x xxx xxx xxx xxx xxx] 46:00400000 [x xxx 11x xxx xxx xxx] 4E:00400000 [x xxx xx1 xxx xxx xxx] 5A:00200000 [x xxx 000 xxx xxx xxx]
48				Используется двухадресными инструкциями для финальной операции, МСІК при этом 0хх2, поэтому никакие флаги в дополнительном векторе не устанавливаются plx:0036C000 [x x0x xxx xxx xxx xxx] [1xx] [xxxxx] +wait:0036C000 [xx0xxxxxxxxx xxx] [1xx] [xxxxx] -wait:00019800 [xx0xxxxxxxx xxx] [1xx] [xxxxx] +init:0036C000 [xx0xxxxxxx xxx xxx] [1xx] [xxxxx] -init:00290000 [xx0x xxx xxx xxx xxx] [1xx] [xxxxx] +stop:00098000 [xx0xx1xxxx xxx xxx] [1xx] [xxxxx] +err7:0036C000 [xx0xxxxxxxxxxxxx] [1xx] [xxxxx] 10:00016000 [x 000 0xx xxx xxx xxx xxx] [100] [xxxxx] 11:00A96000 [x xxx xxx xxx xxx xxx] [100] [xxxxx] 12:00002000 [x 000 010 1x0 xxx xxx] [100] [xxxxx] 17:0030A000 [x x0x xxx xxx xxx xxx xxx] [1xx] [xxxxx] 19:00200000 [x 00x xxx xxx xxx xxx xxx] [1xx] [xxxxx] 31:00004000 [1 000 x11 1x0 xxx xxx] [1x1] [xxxxx] 32:00008000 [x 000 000 xxx xxx xxx xxx] [1xx] [xxxxx]
49				plx:00550000 [x x0x xxx xxx xxx xxx] [xxx] [xxxx] +wait:00550000 [xx0xxxxxxxxx xxx] [xxx] [xxxx] -wait:00010000 [x000x100x1xxx xxx] [1xx] [xxxxx] +stop:00090000 [xx0xx1x0xx xxx xxx] [1xx] [xxxxx] 01:00976000 [x xxx xxx xxx xxx xxx] [xxx] [xxxxx] 11:0015A000 [x xxx xxx xxx xxx xxx xxx] [xxx] [xxxxx] 47:0048A000 [x x0x xxx xxx xxx xxx xxx] [xxx] [xxxxx] 57:000A6000 [x x0x xxx xxx xxx xxx xxx] [xxxx] [xxxxx]
4A 4B	Неопре	деленная инстру	укция, (сброс автомата, исключение по вектору 000010 ₈

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание
	WICIK	эначение тк	IVA	•
4C				48:00800000 [x xxx xxx xxx xx0 xxx] 4D:00800000 [x xxx xxx xxx xxx xx1 xxx]
4D	XXX	xxxxxx ₈	48	1000000
4E	XXX	xxxxxx ₈	04	1000000
4F	Неопределенная инструкция, сброс автомата, исключение по вектору 000010_8			
50	XXX	00020x ₈	33	Инструкция RTS
				$R12 = Rd \& 177777_8$
	XXX	00030x ₈	51	Инструкция SWAB Rd
	XXX	10640x ₈	37	Инструкция MTPS Rd
	XXX	10670x ₈	51	Инструкция MFPS Rd
				Установка +wait и –wait не используются для обрабатываемых инструкций на данном микроадресе plx:00200000 [x xxx xxx 011 xxx xxx] [xxx] [xxxxx] +wait:00200000 [x xxxxxxx011xxxxxx] [xxx] [xxxx] -wait:00200000 [xxxxxxx 011 xxx xxx] [xxx] [xxxx] 31:00400000 [x xxx xxx x01 xxx xxx] [xxx] [xxxxx] 33:00400000 [x xxx xxx x10 xxx xxx] [xxx] [xxxxx] 37:00400000 [x xxx xxx x00 xxx xxx] [xxx] [xxxxx] 51:00400000 [x xxx xxx xxx x11 xxx xxx] [xxxx] [xxxxx]
51				01:00E00000 [x xxx xxx xxx xxx xxx] 11:00200000 [x xxx xxx xxx xxx 111]
52 54	Неопределенная инструкция, сброс автомата, исключение по вектору 000010 ₈			
55				uop:00400000 [x xxx xxx xxx 00x xxx] 47:00400000 [x xxx xxx xxx 00x xxx] 48:00C00000 [x xxx xxx xxx xxx xxx]
56 57	Неопре	деленная инстру	кция, (сброс автомата, исключение по вектору 000010_8
58				plx:00300000 [x x0x xxx xxx xxx xxx] [xxx] [xxxxx] +wait:00300000 [x x0x xxx xxx xxx xxx] [xxx] [xxxxx] -wait:00180000 [xx0xxxx1x xxx xxx] [xxx] [xxxxx] +stop:00180000 [xx0xxxx1x xxx xxx] [xxx] [xxxxx] +err3:00180000 [xx0xxxxx1 xxx xxx] [xxx] [xxxxx] 01:0086C000 [x xxx xxx xxx xxx xxx] [xxx] [xxxxx] 11:00294000 [x xxx xxx xxx xxx xxx] [xxx] [xxxxx] 47:0024C000 [x x0x xxx xxx xxx xxx] [xxx] [xxxxx] 51:00200000 [1 00x xxx xxx xxx xxx] [xxx] [xxxxx] 57:000B4000 [x x0x xxx xxx xxx xxx] [xxx] [xxxxx]

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

MA	MCIR	Значение IR	NA	Примечание	
59				plx:00300000 [x x0x xxx xxx xxx xxx] [xxx] [xxxx] +wait:00300000 [xx0xxxxxxxxxxxxx] [xxx] [xxxx] -wait:00300000 [x x0x xxxxxxxxxxxx] [xxx] [xxxxx] +stop:00300000 [xx0xxxxxxx xxx xxx] [xxx] [xxxxx] +err3:00300000 [xx0xxxxxx xxx xxx] [xxx] [xxxxx] 01:009A0000 [x xxx xxx xxx xxx xxx] [xxx] [xxxxx] 11:00160000 [x xxx xxx xxx xxx xxx xxx] [xxx] [xxxxx] 47:002A0000 [x x0x xxx xxx xxx xxx] [xxx] [xxxxx] 51:00200000 [1 00x xxx xxx xxx xxx xxx] [xxx] [xxxxx] 57:000600000 [x x0x xxx xxx xxx xxx xxx] [xxxx] [xxxxx]	
5A	XXX	xxxxxx ₈	45	1000000	
5B 69	Неопре	деленная инстру	кция, (сброс автомата, исключение по вектору 000010 ₈	
6A	XXX	0000068	01	Инструкция RTT при установленном флаге T ожидает загрузки кода следующей инструкции	
	XXX	0000148	01	Инструкция STEP ожидает загрузки кода следующей инструкции	
				01:00800000 [x xxx xxx 0xx xxx xxx] 11:00800000 [x xxx xxx 1xx xxx xxx]	
6B	XXX	000002 ₈ 000006 ₈	2F	Инструкции RTI, RTT PSW = Q	
	XXX			11:00800000 [x xxx xxx 1xx xxx xxx] 2F:00800000 [x xxx xxx 0xx xxx xxx]	
6C 79	Неопре	деленная инстру	кция, (сброс автомата, исключение по вектору 000010 ₈	
7A	xxx	00001x ₈	6A	Инструкция STEP, запуск чтения следующей инструкции A = PC, IR cmd preload start, PC = PC + 2	
				28:00800000 [x xxx xxx xxx xx0 xxx] 6A:00800000 [x xxx xxx xxx xxx xx1 xxx]	
7B	xxx	XXXXXX8	11	Инструкции условного и безусловного перехода Вхх. При совпадении флагов с условиями, которые требуются в инструкции, происходит добавление смещения к PC if (cond) PC = PC + sign extended(IR[7:0]*2) else	
				R12 = PC + sign extended(IR[7:0]*2)	
7C 7D					
7E	XXX	xxxxxx ₈	6A	1000000	
7F	Неопре	деленная инстру	кция, (сброс автомата, исключение по вектору 000010 ₈	

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

8.2 Цикл микропрограммного автомата

Циклом микропрограммного автомата называется набор тактов частоты **CLC**, при котором в регистре **MA** сохраняется некоторое фиксированное значение микроадреса. Цикл микропрограммного автомата длится минимум два такта **CLC**, но может быть удлинен на некоторое количество тактов по следующим причинам:

- ожидание готовности результата АЛУ
- ожидание завершения чтения данных на шине МПИ, когда данные нужны в качестве аргумента для операции АЛУ, данные будут занесены в регистр ${\bf Q}$ и использованы в операции
- ожидания завершения чтения кода инструкции на шине МПИ и записи его в регистр инструкций **IR**
- ожидание завершения опроса блока прерываний
- ожидание освобождения регистра адреса **A** для инициирования новой транзакции на шине МПИ в конвейере

По завершению цикла в регистр MA записывается новое значение микроадреса, что означает переход к новому циклу микропрограммного автомата. Иногда значение нового микроадреса может совпадать со старым, что приводит к повторению цикла, вероятно с новыми параметрами. Например, инструкция ВРТ на микроадресе 01 записывает новое значение в регистр MCIR и повторяет цикл автомата по тому же микроадресу 01, но уже с новым параметром.

После аппаратного сброса микропрограммный автомат начинает исполнение с микроадреса 00, на котором просто происходит запуск опроса блока прерываний и следует безусловный переход на основную точку входа микропрограммы на микроадресе 01.

Микроадрес 01 является основной точкой входа в цикл обработки процессорных инструкций, при выполнении этого микроадреса обычно уже выполнен опрос блока прерываний и регистр **MCIR** содержит актуальное состояние запросов на прерывание или код исключения. Также предполагается, что в регистр кода инструкции **IR** уже загружено слово новой инструкции, регистр **PC** указывает на следующее слово за уже загруженным в **IR** (**PC** содержит значение ".+2" для обрабатываемой инструкции). На микроадресе 01 происходит основное ветвление микропрограммы – начинается обработка прерывания или исключения, или декодирование и исполнение загруженного кода процессорной инструкции.

Особые ситуации возникают при исключениях тайм-аута транзакции на шине МПИ и неопределенной инструкции. При этих исключениях блок прерываний фиксирует соответствующие флаги, а микропрограммный автомат принудительно переводится на микроадрес 01 и также принудительно запускается опрос блока прерываний, гарантируя, что в регистр **MCIR** будет корректно записана причина исключения. Схемами процессора также предполагалось что будет возникать подобное исключение при словном обращении по нечетному адреса, но данная возможность в процессоре K1801BM1 отключена.

Последовательность обработки большинства инструкций завершается на адресе 11-в этом месте микропрограммный автомат ожидает готовности шины МПИ к запуску транзакции чтения кода следующей процессорной инструкции, записывает значение **PC** в регистр адреса **A**, запуская собственно транзакцию, затем **PC** увеличивается на 2. Также выдается запрос на проверку статуса блока прерываний и происходит переход на адрес 01, обеспечивая начало обработки следующей инструкции.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

8.3 Процедура начального старта

Аппаратный сброс микропроцессора K1801BM1 осуществляется низким уровнем на входе **nDCLO**. Микропрограммный автомат при этом сбрасывается и при снятии низкого уровня со входа **nDCLO** начинает исполнение с микроадреса 00. На этом микроадресе осуществляется запуск опроса блока прерываний и происходит переход на микроадрес 01. Блок прерываний будет возвращать нулевое значение **MCIR** до детектирования нарастающего фронта на входе **nACLO**. Основная микропрограмма на микроадресе 01 при нулевом значении **MCIR** перезапускает опрос блока прерываний и повторяет исполнение микроадреса 01. При обнаружении нарастающего фронта на входе **nACLO** (первого после аппаратного сброса по **nDCLO**) блок прерываний вернет значение **MCIR** равное 111₂ и микропрограмма по адресу 01 начнет исполнение последовательности начального пуска.

В ходе выполнения последовательности начального пуска происходит чтение внешнего регистра $177716_8 + N_{cpu}*20_8$, который в старшем байте должен содержать значение, записываемое в старший байт программного счетчика **PC**. Фактический адрес регистра вектора начального пуска зависит от номера процессора в системе (определяется значением на входах **nPA0** и **nPA1**). Для определения начального значения PC используется только старший байт содержимого регистра начального пуска. Далее слову состояния процессора **PSW** присваивается фиксированное значение 340_8 , затем запускается выборка слова инструкции по адресу в **PC**, **PC** автоинкрементируется, запускается опрос блока прерываний и начинается исполнение основного микропрограммного цикла обработки процессорных инструкций

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

8.4 Процедура входа в пультовые исключения и прерывания

Микрокод процедуры входа в пультовые исключения и прерывания имеет вид:

```
01: R12 = 177716_8 (no N_{cpu}*20_8 added)
    A = R12
    word read-modify-write start
1D: wait read
   R12 = Q \mid 000010_8
    write modified data start
1C: wait write
   R12 = 177676_8
   A = R12
    word write start
13: Q = PSW, write data
14: wait write
   R12 = R12 - 2
    A = R12
    word write start
17: PC = PC - ((MCIR == 011_2) ? 0 : 2)
    Q = PC, write data
1E: R12 = vector[VSEL]
   A = R12
    Q = R12
OB: wait write
   R12 = Q
   A = Q
   word read start
3C: wait read
    PC = Q
3D: R12 = R12 + 2
    A = R12
    word read start
1F: wait read
   PSW = Q
OA: MCIR = 010_2, WCPU reset
11: MCIR poll, IR cmd load start,
    A = PC, PC = PC + 2, word read start
01: main loop
```

Исключения и прерывания пультового режима выполняются следующим образом:

- в начале обработки устанавливают бит 3 в регистре 177716₈
- сохраняют PSW по адресу 1776768
- для исключений с кодом **MCIR**=010₂ корректируют **PC** вычитая 2
- сохраняют **PC** по адресу 177674₈
- читают новое значение РС по адресу вектор+0
- читают новое значение **PSW** по адресу вектор+2

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Следующие прерывания и исключения будут обрабатываться процессором в пультовом режиме (с установкой бита 3 в регистре 177716₈) по векторам:

Инструкция НАСТ	1600028	PC
Низкий уровень на входе nIRQ1	1600028	PC -2
Тайм-аут шины МПИ, PSW10 =1 и PSW11 =0	1600028	PC
Тайм-аут шины МПИ, К1801ВМ1А, PSW10 =х и PSW11 =1	1600028	PC-2
Тайм-аут шины МПИ, К1801ВМ1Г, PSW10 =х и PSW11 =1	1600028	PC
Двойной тайм-аут шины МПИ (повторный при попытке обработать первое исключение по зависанию)	1600068	PC
Тайм-аут шины МПИ при получении вектора прерывания (в цикле nIAKO)	1600128	PC

В крайнем правом столбце таблицы указано сохраняемое значение в ячейке 177674₈, при входе в обработчик исключения по инструкции HALT там будет сохранен указатель на следующую за HALT инструкцию, при возникновении исключения по низкому уровню на входе будет сохранен указатель на первую еще не обработанную инструкцию, на которой возникло исключение. Исключения по тайм-ауту шины обычно (для К1801ВМ1Г всегда) сохраняют указатели на +2 к базовому адресу инструкции, являющейся причиной исключения.

Следует отметить, что прерывания и исключения пультового режима никак не используют стек пользовательского режима и регистр указателя на него – SP(R6) остается неизменным.

Также имеется различие между процессорами K1801BM1A и K1801BM1Г при обработке исключения зависания шины, если установлен бит **PSW11**– сохраняются различные значения **PC**.

Возврат из обработчиков исключений и прерываний пультового режима удобно осуществлять специальными инструкциями процессора K1801BM1, которые автоматически извлекают сохраненные значения **PC** и **PSW** по адресу 177674₈ и сбрасывают бит 3 в регистре 177716₈. Инструкция START является аналогом стандартной инструкции RTI, инструкция STEP является аналогом стандартной инструкции RTT. Отличие от стандартных инструкций заключается в использовании стека пультового режима и последующем сбросе бита 3 регистра 177716₈.

Собственно, в процессоре K1801BM1 нет никаких аппаратных средств или признаков "пультового" режима - процессор всегда работает одинаково. Реализация "пультового" режима заключается в микропрограммном управлении битом 3 во внешнем (по отношению к микросхеме процессора) регистре, расположенном по адресу 1777168. При входе в "пультовый" режим по прерыванию или исключению процессор выполняет операцию чтение-модификация-запись по адресу 1777168, устанавливая бит 3. При возврате из "пультового" режима инструкциями STEP и START происходит аналогичное обращение по тому же адресу со сбросом бита 3. Особенности реализации данного бита могут различаться, например, в системах, построенных на основе K1801BП1-030, данный бит управляет отображением ПЗУ в области адресов 1600008-1737778, при входе в "пультовый" режим бит 3 будет установлен и по данным адресам будет гарантировано отображено системное ПЗУ, в котором можно разместить гарантировано доступный код обработчика пультового исключения или прерывания.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

8.5 Процедура входа в пользовательские исключения и прерывания

Микрокод процедуры входа в пользовательские исключения и прерывания имеет вид:

```
01: SP = SP - 2
    A = SP
    word write start
13: Q = PSW, write data
14: wait write
    SP = SP - 2
    A = SP
    word write start
17: PC = PC - ((MCIR == 101_2) ? 0 : 2)
    Q = PC, write data
1E: if nVIRQ
     wait write
     vector read start
      R12 = vector[VSEL]
     A = R12
      Q = R12
OB: wait write or vector read
   R12 = Q
    A = Q
    word read start
3C: wait read
   PC = Q
3D: R12 = R12 + 2
    A = R12
   word read start
1F: wait read
    PSW = Q
0A: PSW = PSW & ~177400_8
OF: MCIR = 010_2, WCPU reset
11: MCIR poll, IR cmd load start,
    A = PC, PC = PC + 2, word read start
01: main loop
```

Исключения и прерывания пользовательского режима выполняются следующим образом:

- SP = SP 2, сохраняют PSW по адресу SP
- для исключений с кодом **MCIR**= 100_2 корректируют **PC** вычитая 2
- $\mathbf{SP} = \mathbf{SP} 2$, сохраняют **PC** по адресу \mathbf{SP}
- читают новое значение РС по адресу вектор+0
- читают новое значение **PSW** по адресу вектор+2
- обнуляют старший байт **PSW**

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Следующие прерывания и исключения будут обрабатываться процессором в пользовательском режиме (без модификации бита 3 в регистре 177716₈ и использованием стека SP) по векторам:

тайм-аут внешней шины МПИ, если PSW10 =0, PSW11 =0	0000048	PC
Недопустимый код инструкции	0000108	PC
Т-бит ловушки пошаговой отладки	0000148	PC-2
Пропадание питания, ниспадающий фронт на входе nACLO .	0000248	PC-2
Прерывание от ВЕ-таймера	0002708	PC-2
Прерывание по срезу на входе nIRQ2	0001008	PC-2
Прерывание по срезу на входе nIRQ3	0002708	PC-2
Векторное прерывание по низкому уровню на входе nVIRQ	xxxxxx ₈	PC-2
Инструкция ВРТ, программное исключение	0000148	PC
Инструкция ІОТ, программное исключение	0000208	PC
Инструкция ЕМТ, программное исключение	0000308	PC
Инструкция TRAP, программное исключение	0000348	PC

Последний столбец таблицы отображает сохраняемое в стеке значение **PC**. Асинхронные прерывания, вызываемые внешними сигналами, а также отладочное исключение по **T**-биту сохраняют в стеке указатель на первую невыполненную инструкцию, в то время как синхронные исключения сохранят указатель на следующую инструкцию (или на базу текущей инструкции + 2).

При входе в процедуру обработки прерывания или исключения пользовательского режима также обнуляется старший байт слова состояния процессора **PSW**, значения, прочитанные из вектора, игнорируются.

Для векторного прерывания по низкому уровню на входе **nVIRQ**, значение вектора читается в специальной транзакции подтверждения векторного прерывания на шине МПИ.

Возврат из процедур обработки прерываний и исключений пользовательского режима следует осуществлять при помощи стандартных инструкций RTI и RTT.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

8.6 Реализация инструкции умножения в процессоре К1801ВМ1Г

Версия микропрограммы процессора K1801BM1Г дополнительно реализует инструкцию целочисленного умножения.

Инструкция MUL умножает регистровый операнд приемника на стандартный операнд источника, старшие 16 бит произведения сохраняются в регистре приемника, младшие 16 бит произведения сохраняются в регистре с номером регистр приемника плюс 1, если регистровый номер приемника четный, иначе старшие биты просто отбрасываются (просто затираются младшими битами). Код инструкции MUL – 070rss₈. При попытке исполнения инструкции MUL на процессоре K1801BM1A происходит исключение по вектору 10₈. Умножение предполагает использование чисел со знаком в дополнительном коде.

```
01: MCIR = 101_2
if (ss address mode == 0)
  7A: R11 = Rr
  40: R12 = Rs
else
  switch(ss address mode)
    case 0: Rs
      45: A = R12 = Rs, word read start
      58: stop microcode (error)
    case 1: @Rs
      45: A = Rs, R12 = Rs, word read start
    case 2: (Rd) +
      45: A = Rs, Rs = Rs + 2, word read start
      55: R12 = Rs - 2
    case 3: @(Rs)+
      45: A = Rs, word read start, Rs = Rs + 2
      4C: wait read, R12 = Q,
          A = Q, word read start
    case 4: -(Rs)
      45: Rs = Rs - 2, A = Rs, word read start
      55: R12 = Rs
    case 5: @-(Rs)
      45: Rs = Rs - 2, A = Rs, word read start
      4C: wait read, R12 = Q
          A = Q, word read start
    case 6: E(Rs)
      45: A = PC, word read start, PC = PC + 2
      44: wait read, R12 = Rs + Q,
          A = R12, word read start
    case 7: @E(Rs)
      45: A = PC, word read start, PC = PC + 2
      44: wait read, R12 = Rs + Q, A = R12
          word read start
      4C: wait read, R12 = Q,
        A = Q, word read start
  48: wait read, R12 = Q
//
// Аргументы получены в R11 и R12, можно выполнять умножение
//
```

```
// R11 - первый аргумент, R12 - второй
// R8 - старшие 16 бит произведения, R9 - младшие
32: R8 = 0
25: R10 = R11
6E: R9 = 100000_8
74: FR C = R11[0], R11 = R11 \Rightarrow 1
if (FR C)
  69: R8 = R8 + R12, assign NZVC
  6B: if (V) R8 = ROR(R8) else R8 = ASR(R8), assign NZVC
  69: R8 = ASR(R8), assign NZVC
77: R9 = ROR(R9)
if (FR C == 0)
  75: FR C = R11[0], R11 = R11 \Rightarrow 1
  69: next cycle
else
 75: R10 = R10, set FR N
if (FR N)
  76: R8 = R8 - R12
else MCIR = 110_2
07: Rr = R8
06: R[r | 1] = R9
if (FR N==0 \&\& FR Z==0)
  7C: PSW |= 000001_8
  11: next instruction
else
  if (FR N==1)
    7C: R12 = R8 - 177777_8
    if (FR Z==0)
      7E: PSW |= 000001_8
      11: next instruction
    else
      7E: R9 = R9
      7D: PSW |= N ? 000000_8 : 000001_8
      11: next instruction
  else
    7C: R9 = R9
    if (FR N==0 \&\& FR Z==0)
      7F: R12 = 000001_8, set NZVC
      11: next instruction
    else
      if (FR N==0)
        7F: PSW |= 000000_8
        11: next instruction
      else
        7F: PSW ^{=} 000001<sub>8</sub>, set NZVC
        11: next instruction
```

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9. Набор процессорных инструкций

В данном разделе описаны процессорные инструкции, исполнение которых обеспечивает микропроцессор К1801ВМ1А, а также последовательности микроадресов и выполняемые внутренние действия микропрограммного автомата. При описании кодировки инструкций использованы следующие обозначения:

r	номер регистра общего назначения 0-7	
dd	6-битовое поле адресации приемника, старшие 3 бита метод, младшие 3 бита номер регистра	
SS	s 6-битовое поле адресации приемника, старшие 3 бита метод, младшие 3 бита номер регистра	
X	Произвольная восьмеричная цифра	
nzvc	4-битовое поле флагов в инструкция манипуляции арифметическими флагами	
uu	6-битовое беззнаковое целое	
bb	8-битовое знаковое поле, задает смещение условного перехода	
nn	8-битовое беззнаковое поле	

Кодирование методов адресации в полях источника и приемника

	The state of the s			
0	Rn		Прямая регистровая, операнд непосредственно в регистре Rn	
1	@Rn		Косвенная, в регистре Rn находится адрес операнда	
2	(Rn)+	#E	Автоинкрементная, в регистре Rn находится адрес операнда, после извлечения данных из памяти регистр Rn будет увеличен на 1 для байтовых операций и на 2 для словных операций	
3	@(Rn)+	@#E	Автоинкрементная косвенная, в регистре Rn находится адрес указателя на операнд, после извлечения указателя из памяти регистр Rn будет увеличен на 2	
4	-(Rn)		Автодекрементная, в регистре Rn находится адрес операнда, до извлечения данных из памяти регистр Rn уменьшается на 1 для байтовых операций и на 2 для словных операций	
5	@-(Rn)		Автодекрементная косвенная, в регистре Rn находится адрес указателя на операнд, до извлечения указателя из памяти регистр Rn уменьшается на 2	
6	E(Rn)	Е	Индексная, адрес операнда вычисляется как сумма 16-битного смешения E и регистра Rn	
7	@E(Rn)	@E	Индексная косвенная, адрес указателя на операнд вычисляется как сумма 16-битного смешения E и регистра Rn	

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.1 HALT – переход в пультовой режим

Код инструкции	Мнемоника	NZVC	Описание
0000008	HALT	*	Переход в пультовой режим. Код исключения записывается в MCIR и далее используется цепочка микрокода для обработки исключений пультового режима
			01: MCIR = 011_2 , VSEL = 1011_2 01: core exception (160002_8)

9.2 WAIT - ожидание прерывания

Код инструкции	Мнемоника	NZVC	Описание
000001 ₈ WAIT	WAIT	-	Ожидание прерывания, микропрограммный автомат циклически опрашивает блок прерываний, до возникновения прерывания или сброса бита WCPU записью в регистр управления внешним агентом.
			PC указывает на следующую за WAIT инструкцию, если обработчик прерывания не изменит адрес возврата то исполнение продолжится со следующей за WAIT инструкции.
			Установленный бит T не приводит к немедленному выходу из режима ожидания, если нет активных незамаскированных аппаратных прерываний, позволяя выполниться инструкции WAIT предусмотренным способом
			<pre>01: PC = PC + 2 37: MCIR = 0002, set WCPU 01: MCIR poll 01: if (MCIR != 0002) exception/interrupt</pre>

9.3 RTI – возврат из прерывания

Код инструкции	Мнемоника	NZVC	Описание
0000028	RTI	*	Возврат из прерывания. $PC = (SP)+$, $PSW = (SP)+$, старший байт PSW обнуляется, значение загруженное из стека игнорируется
			<pre>01: A = SP, word read start, SP = SP + 2 38: wait read, PC = Q 39: A = SP, read start, SP = SP + 2 6B: PSW = Q 2F: PSW = PSW & ~1774008 if (T) 36: MCIR = 1012, VSEL = 00112 01: user exception (0000148) else 37: MCIR poll, A = PC IR cmd load start, PC = PC + 2 01: wait read, next instruction</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.4 ВРТ – исключение отладки

Код инструкции	Мнемоника	NZVC	Описание
0000038	BPT	*	Инструкция ВРТ, записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000014 ₈ в пользовательском режиме
			01: MCIR = 101_2 , VSEL = 0011_2 01: user exception (000014 ₈)

9.5 ІОТ – исключение ввода-вывода

Код инструкции	Мнемоника	NZVC	Описание
0000048	ЮТ	*	Инструкция IOT, записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000020 ₈ в пользовательском режиме
			01: MCIR = 101_2 , VSEL = 0001_2 01: user exception (000020 ₈)

9.6 RESET – сброс периферии

Код инструкции	Мнемоника	NZVC	Описание
0000058	RESET	-	Сброс внешних устройств, на выходе nINIT формируется активный сигнал низкого уровня длительностью 224 такта CLC , затем сигнал деактивируется и снова выдерживается пауза 224 такта CLC . Данный сигнал также инициализирует ВЕ-таймер и детекторы фронтов внешних прерываний.
			Микропрограмма активирует сигнал nINIT , затем в R12 записывается значение 340_8 , потом в цикле вычитается по 2, при достижении нулевого значения nINIT деактивируется, в R12 снова заносится значение 340_8 и цикл вычитания повторяется, по достижении нулевого значения происходит переход к следующей инструкции
			01: MCIR = 010 ₂ , INIT set 36: R12 = 340 ₈ 37: while !(FR Z) R12 = R12 - 2 37: INIT reset, MCIR = 110 ₂ 36: 36: R12 = 340 ₈ 37: while !(FR Z) R12 = R12 - 2 11: next instruction

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.7 RTT – возврат из исключения

Код инструкции	Мнемоника	NZVC	Описание
0000068	RTT	*	Возврат из прерывания. PC = (SP)+, PSW = (SP)+, старший байт PSW обнуляется, значение загруженное из стека игнорируется. После исполнения задерживает возникновение исключения по биту T (если он установлен в слове PSW извлекаемом из стека) на одну инструкцию
			<pre>01: A = SP, word read start, SP = SP + 2 38: wait read, PC = Q 39: A = SP, read start, SP = SP + 2 6B: PSW = Q 2F: PSW = PSW & ~1774008 if (T) 36: A = PC, IR cmd preload start, PC = PC + 2 6A: wait read</pre>
			<pre>01: next instruction else 37: A = PC, IR cmd load start, PC = PC + 2 01: wait read, next instruction</pre>
0000078	MFPT	-	Недопустимая команда01: user exception (0000108)

9.8 START – возврат из пульта

Код инструкции	Мнемоника	NZVC	Описание
000010 ₈ 000011 ₈ 000012 ₈ 000013 ₈	START	*	Возобновление исполнения пользовательской программы из пультового режима, PC и PSW берутся из вектора 1776748, бит 3 в регистре 1777168 сбрасывается после чтения данных из вектора, так происходит переключение памяти в "пользовательский режим" 01: R12 = 1776768, A = R12 2F: R12 = R12 - 2, A = R12, word read 2E: wait read, PC = Q 2D: R12 = R12 + 2, A = R12, word read 2C: wait read, PSW = Q 2B: R12 = 1777168, A = R12, start rmw 2A: wait read, Q &= ~108, modified write 11: next instruction

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.9 STEP – шаг из пульта

Код инструкции	Мнемоника	NZVC	Описание
$\begin{array}{c} 000014_8 \\ 000015_8 \\ 000016_8 \\ 000017_8 \end{array}$	STEP	* Возобновление исполнения пользовательской пр пультового режима, PC и PSW берутся из вектора 3 в регистре 177716 ₈ сбрасывается после чтения вектора, так происходит переключение "пользовательский режим"	
			01: R12 = 1776768, A = R12 2F: R12 = R12 - 2, A = R12, word read 2E: wait read, PC = Q 2D: R12 = R12 + 2, A = R12, word read 2C: wait read, PSW = Q 2B: R12 = 1777168, A = R12, start rmw 2A: wait read, Q &= ~108, modified write 7A: A = PC, word read, PC = PC + 2 6A: wait read 01: next instruction
$\begin{array}{c} 00002x_8 \\ 00003x_8 \\ 00004x_8 \\ 00005x_8 \\ 00006x_8 \\ 00007x_8 \end{array}$		-	Hедопустимая команда 01: user exception (000010 ₈)

9.10 ЈМР – безусловный переход

Код инструкции	Мнемоника	NZVC	Описание
0001dd ₈	JMP dd	-	Безусловный переход, PC присваивается значение источника. Попытка исполнения инструкции JMP с кодом адресации приемника 0 записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 0000048 в пользовательском режиме
			<pre>if (dd address mode == 0) 01: MCIR = 1012, VSEL = 01002 01: user exception (0000048) else 01: MCIR = 1002 switch (dd address mode) case 0: Rd 45: user exception (0000108) case 1: @Rd 45: R12 = Rd case 2: (Rd) + 45: Rd = Rd + 2 55: R12 = Rd - 2 case 3: @(Rd) + 45: A = Rd, word read start, Rd = Rd + 2 4D: wait read, R12 = Q</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 4: -(Rd)
			45: Rd = Rd - 2
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			case 6: E(Rd)
			45: A = PC, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q
			case 7: @E(Rd)
			45: A = PC, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q
			48: Q = Q
			32: PC = R12
			11: next instruction

9.11 RTS – возврат из подпрограммы

Код инструкции	Мнемоника	NZVC	Описание
00020r ₈	RTS r	-	Возврат из подпрограммы. $PC = Rr, Rr = *SP, SP = SP+2$
			<pre>01: MCIR = 011₂ 50: R12 = Rr & 177777₈ 33: PC = R12 15: A = SP, word read start, SP = SP + 2 40: wait read, Rr = Q 11: next instruction</pre>
00021x ₈ 00022x ₈ 00023x ₈		-	Недопустимая команда 01: user exception (0000108)

9.12 СLх – сброс флагов

Код инструкции	Мнемоника	NZVC	Описание
000240 ₈ nzvc	CL nzvc	*	Сбрасывает арифметические флаги в слове состояния PSW согласно установленным битам в поле nzvc кода операции
000240 ₈ 000241 ₈ 000242 ₈ 000244 ₈ 000250 ₈ 000257 ₈	NOP CLN CLZ CLV CLC	 0 -0 0- 0 0000	<pre>01: A = PC, IR preload start 01: PC = PC + 2, word read start 37: R12 = IR[3:0] 36: PSW = PSW & ~R12, MCIR poll 01: wait read, next instruction</pre>
000260 ₈ nzvc	SE nzvc	*	Устанавливает арифметические флаги в слове состояния PSW согласно установленным битам в поле nzvc кода операции

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.13 SEх – установка флагов

Код инструкции	Мнемоника	NZVC	Описание
0002608	NOP		01: A = PC, IR preload start
0002618	SEN	1	01: PC = PC + 2, word read start
0002628	SEZ	-1	37: R12 = IR[3:0]
0002648	SEV	1-	36: PSW = PSW R12, MCIR poll
000270_{8}	SEC	1	01: wait read, next instruction
0002778	SCC	1111	

9.14 SWAB - обмен байт

Код инструкции	Мнемоника	NZVC	Описание
0003dd ₈	SWAB dd	**00	Обмен байтов в слове приемника $tmp = dd, tmp = (tmp << 8) \mid (tmp >> 8), dd = tmp, \\ N = dd[7], Z = (dd[7:0] == 0), C = 0, V = 0$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: PC = PC + 2 50: Rd = (Rd >> 8) (Rd << 8) 51: R12 = Rd & ~1774008, set NZVC 11: next instruction else 01: R12 = PC + 2</pre>
			50: Rd = (Rd >> 8) (Rd << 8) 51: R12 = Rd & ~1774008, assign NZVC,
			<pre>switch (dd address mode) case 0: Rd 45: user exception (000010₈) case 1: @Rd 45: A = Rd, R12 = Rd, word rmw start</pre>
			case 2: (Rd)+ 45: A = Rd, Rd = Rd + 2, word rmw start 55: R12 = Rd - 2 case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2 4D: wait read, R12 = Q, A = Q, word rmw start
			<pre>case 4: -(Rd) 45: Rd = Rd - 2, A = Rd, word rmw start 55: R12 = Rd case 5: @-(Rd)</pre>
			45: Rd = Rd - 2, A = Rd, word read start 4D: wait read, R12 = Q A = Q, word rmw start case 6: E(Rd)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: A = PC, word read start, PC = PC + 2
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, word rmw start
			48: wait read, $Q = (Q >> 8) \mid (Q << 8)$,
			modified data write
			37: R12 = byte Q, assign NZVC
			11: next instruction

9.15 Вхх – условный переход

Код инструкции	Мнемоника	NZVC	Описание
0004bb ₈	BR bb	-	Безусловный переход в пределах -128+128 слов от базового адреса инструкции ("."). 8-битовое поле смешения в коде инструкции умножается на 2 и знаково расширяется до 16 бит по старшему биту
			01: MCIR = 010 ₂ 7B: PC = PC + sign extended(IR[7:0]*2) 11: next instruction
0010bb ₈	BNE bb	-	Переход если Z==0
			<pre>01: MCIR = 0102 7B: if (Z==0) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction</pre>
0014bb ₈	BEQ bb	-	Переход если Z==1
			<pre>01: MCIR = 0102 7B: if (Z) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction</pre>
0020bb ₈	BGE bb	-	Переход если (N ^ V) == 0
			<pre>01: MCIR = 0102 7B: if !(N ^ V) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
0024bb ₈	BLT bb	-	Переход если (N ^ V) == 1 01: MCIR = 0102 7B: if (N ^ V) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction
0030bb ₈	BGT bb	-	Переход если (Z (N ^ V)) == 0 01: MCIR = 010 ₂ 7B: if !(Z (N ^ V))
0034bb ₈	BLE bb	-	Переход если (Z (N ^ V)) == 1 01: MCIR = 010 ₂ 7B: if (Z (N ^ V))

9.16 JSR – вызов подпрограммы

Код инструкции	Мнемоника	NZVC	Описание
004rdd ₈	JSR r, dd	-	Вызов подпрограммы, указанный регистр сохраняется в стеке, PC записывается в регистр и затем получает значение приемника. Попытка исполнения инструкции JSR с кодом адресации приемника 0 записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000004 ₈ в пользовательском режиме
			<pre>If (dd address mode == 0) 01: MCIR = 1012, VSEL = 01002; 01: user exception (0000048) else 01: MCIR = 1002 switch (dd address mode) case 0: Rd 45: user exception (0000108) case 1: @Rd 45: R12 = Rd case 2: (Rd) + 45: Rd = Rd + 2 55: R12 = Rd - 2</pre>
			45: R12 = Rd case 2: (Rd)+

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q
			case 4: -(Rd)
			45: Rd = Rd - 2
			55: R12 = Rd
			case 5: 0-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, R12 = Q
			48: Q = Q
			37: $SP = SP - 2$, $A = SP$, word write start
			27: Rr = Rr & 1777778, Q = Rr, write data
			26: Rr = PC
			32: PC = R12
			11: next instruction

9.17 CLR – присвоение нуля слову

Код инструкции	Мнемоника	NZVC	Описание
0050dd ₈	CLR dd	0100	Присвоение приемнику нулевого значения $dd = 0$, $V = 0$, $C = 0$, $N = 0$, $Z = 1$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 101₂ 49: PC = 000000₈, assign NZVC</pre>
			11: next instruction
			else
			01: PC = PC + 2
			31: MCIR = 101_2
			49: $Rd = 000000_8$, assign NZVC, MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010_8)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, R12 = Q,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, R12 = Q,
			A = Rd, word rmw start
			48: wait read, $Q = 0000000_8$, assign NZVC
			modified data write
			11: next instruction

9.18 СОМ – инверсия слова

Код инструкции	Мнемоника	NZVC	Описание	
0051dd ₈	COM dd	**01	Побитовое инвертирование операнда $dd = \sim dd$, $V = 0$, $C = 0$, $N = dd[15]$, $Z = (dd == 0)$	
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC = PC ^ 1777778, assign NZVC</pre>	
			11: next instruction	
			else 01: PC = PC + 2	
			31: MCIR = 101 ₂ 49: Rd = Rd ^ 177777 ₈ , assign NZVC, MCIR poll, wait read 01: next instruction	
			else 01: MCIR = 111 ₂	

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, word rmw start
			48: wait read, $Q = Q ^ 1777778$, assign NZVC
			modified data write
			11: next instruction

9.19 INС – инкремент слова

Код инструкции	Мнемоника	NZVC	Описание
0052dd ₈	INC dd	***_	Прибавление 1 к операнду $dd = dd + 1$, assign V, $N = dd[15]$, $Z = (dd == 0)$ фактически V установится, если dd был равен 077777_8
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC = PC + 1, assign NZV 11: next instruction</pre>
			else 01: PC = PC + 2

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			31: $MCIR = 101_2$
			49: Rd = Rd + 1, assign NZV,
			MCIR poll, wait read
			01: next instruction
			else
			01: $MCIR = 111_2$
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, R12 = Q,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, word rmw start
			48: wait read, $Q = Q + 000001_8$, assign NZV
			modified data write
			11: next instruction

9.20 DEC – декремент слова

Код инструкции	Мнемоника	NZVC	Описание
0053dd ₈	DEC dd	***_	Вычитание 1 из операнда dd = dd + 177777 ₈ , assign V, N = dd[15], Z = (dd==0) фактически V установится, если dd был равен 100000 ₈
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC)</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
13			01: R12 = PC + 2
			31: MCIR = 101_2
			49: PC = PC - 1, assign NZV
			11: next instruction
			else
			01: PC = PC + 2
			31: $MCIR = 101_2$
			49: Rd = Rd - 1, assign NZV,
			MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 2$, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, word rmw start
			48: wait read, $Q = Q - 000001_8$, assign NZV
			modified data write
			11: next instruction

9.21 NEG – смена знака слова

Код инструкции	Мнемоника	NZVC	Описание
0054dd ₈	NEG dd	****	Меняет знак операнда $dd = \sim dd + 1$, assign CV, $N = dd[15]$, $Z = (dd == 0)$

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			фактически V установится, если dd был равен 1000008
			if (dd address mode == 0)
			01: A = PC
			IR preload start, word read start
			if (dd register == PC)
			01: R12 = PC + 2
			31: $MCIR = 101_2$
			49: PC = 0 - PC, assign NZVC
			11: next instruction
			else
			01: PC = PC + 2
			31: MCIR = 101 ₂
			49: $Rd = 0 - Rd$, assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 2$, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: 0-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			45. Rd = Rd $_{2}$, $_{1}$ = Rd, word read start $_{2}$ 4D: wait read, $_{1}$ R12 = $_{2}$
			A = Q , word rmw start
			case 6: $E(Rd)$ 45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, word rmw start
			48: wait read, $Q = 000000_8 - Q$, assign NZVC
			modified data write
			11: next instruction

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.22 ADC - сложение с переносом

Код инструкции	Мнемоника	NZVC	Описание
0055dd ₈	ADC dd	****	Прибавление к операнду флага переноса C dd = dd + C , assign CV , N = dd[15], Z = (dd==0) фактически V установится, если dd был равен 0777778
			if (dd address mode == 0)
			01: A = PC
			IR preload start, word read start
			if (dd register == PC)
			01: $R12 = PC + 2$
			31: $MCIR = 101_2$
			49: PC = PC + C, assign NZVC
			11: next instruction
			else
			01: PC = PC + 2
			31: MCIR = 101 ₂
			49: Rd = Rd + C, assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			$01: MCIR = 111_2$
			switch (dd address mode) case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, R12 = Q,
		I	A = Rd, word rmw start

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			48: wait read, Q = Q + C, assign NZVC modified data write 11: next instruction

9.23 SBC – вычитание переноса

Код инструкции	Мнемоника	NZVC	Описание
0056dd ₈	SBC dd	****	Вычитание из операнда флага переноса ${f C}$ dd = dd - C, assign CV, N = dd[15], Z = (dd==0)
			if (dd address mode == 0)
			01: A = PC
			IR preload start, word read start
			if (dd register == PC)
			01: R12 = PC + 2 31: MCIR = 101 ₂
			49: $PC = PC - C$, assign NZVC
			11: next instruction
			else
			01: PC = PC + 2
			31: $MCIR = 101_2$
			49: Rd = Rd - C, assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			01: $MCIR = 111_2$
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010_8)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 2$, word rmw start 55: $R12 = Rd - 2$
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: Rd = Rd - 2, $A = Rd$, word read start
			4D: wait read, R12 = Q $A = Q, \text{ word rmw start}$
			case 6: E(Rd)
			45: A = PC, word read start, PC = PC + 2
			4C: wait read, R12 = Rd + Q,
			A = R12, word rmw start
			case 7: @E(Rd)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			45: A = PC, word read start, PC = PC + 2 4C: wait read, R12 = Rd + Q, A = R12 word read start 4D: wait read, R12 = Q, A = Rd, word rmw start 48: wait read, Q = Q - C, assign NZVC modified data write 11: next instruction

Код инструкции	Мнемоника	NZVC	Описание
0057dd ₈	TST dd	**00	Установка флагов условий PSW соответственно операнду $C=0,\ V=0,\ N=dd[15],\ Z=(dd==0)$
			if (dd address mode == 0)
			01: A = PC
			IR preload start, word read start
			if (dd register == PC)
			01: R12 = PC + 2
			31: $MCIR = 101_2$
			49: PC = PC & 1777778, assign NZVC
			11: next instruction
			else
			01: PC = PC + 2
			31: $MCIR = 101_2$
			49: $Rd = Rd \& 177777_8$, assign NZVC,
			MCIR poll, wait read
		01: next instruction	
			else
			01: MCIR = 101 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010_8)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word read start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 2$, word read start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, word read start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word read start

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 6: E(Rd)
			45: A = PC, word read start, PC = PC + 2
			4C: wait read, R12 = Rd + Q,
			A = R12, word read start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, word read start
			48: wait read, Q = Q & 1777778, assign NZVC
			11: next instruction

9.25 ROR – циклический сдвиг слова вправо

Код инструкции	Мнемоника	NZVC	Описание
0060dd ₈	ROR dd	***	Кольцевой сдвиг вправо, вращает все биты операнда на одну позицию вправо, старший бит загружается из флага переноса, младший бит, выдвинутый из операнда, загружается во флаг переноса tmp = C , $C = dd[0]$, $dd = dd >> 1$, $dd[15] = tmp$, $N = dd[15]$, $Z = (dd==0)$, $V = C \land N$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC = ROR(PC), assign NZVC 11: next instruction else 01: PC = PC + 2 31: MCIR = 1012 49: Rd = ROR(Rd), assign NZVC,</pre>
			else 01: MCIR = 111 ₂ switch (dd address mode) case 0: Rd 45: user exception (000010 ₈) case 1: @Rd 45: A = Rd, R12 = Rd, word rmw start case 2: (Rd)+ 45: A = Rd, Rd = Rd + 2, word rmw start 55: R12 = Rd - 2 case 3: @(Rd)+ 45: A = Rd, word read start, Rd = Rd + 2 4D: wait read, R12 = Q,

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, word rmw start
			48: wait read, $Q = ROR(Q)$, assign NZVC
			modified data write
			11: next instruction

9.26 ROL – циклический сдвиг слова влево

Код инструкции	Мнемоника	NZVC	Описание
0061dd ₈	ROL dd	***	Кольцевой сдвиг влево, вращает все биты операнда на одну позицию влево, младший бит грузится из флага переноса, выдвинутый старший бит загружается во флаг переноса tmp = C , $C = dd[15]$, $dd = dd << 1$, $dd[0] = tmp$, $N = dd[15]$, $Z = (dd==0)$, $V = C \land N$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC = ROL(PC), assign NZVC 11: next instruction else 01: PC = PC + 2 31: MCIR = 1012 49: Rd = ROL(Rd), assign NZVC, MCIR poll, wait read</pre>
			01: next instruction else 01: $MCIR = 111_2$
			switch (dd address mode) case 0: Rd 45: user exception (000010 ₈)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, R12 = Q,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, word rmw start
			48: wait read, $Q = ROL(Q)$, assign NZVC
			modified data write
			11: next instruction

9.27 ASR – арифметический сдвиг слова вправо

Код инструкции	Мнемоника	NZVC	Описание
0062dd ₈	ASR dd	**** Арифметический сдвиг вправо, содержимое операнда сдвигается на одну позицию вправо, старший (знаковый остается неизменным, флаг переноса грузится содержим выдвинутого бита. Операцию можно трактовать как целочисленное деление знакового операнда на два, с ост остающимся во флаге переноса С = dd[0], dd = dd >> 1, dd[15] = dd[14], N = dd[15], Z = (dd==0), V = C ^ N	
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC = ASR(PC), assign NZVC 11: next instruction</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			else
			01: PC = PC + 2
			31: $MCIR = 101_2$
			49: Rd = ASR(Rd), assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 2$, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, word rmw start
			48: wait read, Q = ASR(Q), assign NZVC
			modified data write
			11: next instruction

9.28 ASL – арифметический сдвиг слова влево

_		-		
	Код инструкции	Мнемоника	NZVC	Описание
	0063dd ₈	ASL dd	****	Арифметический сдвиг влево, содержимое операнда сдвигается на одну позицию влево, младший бит обнуляется, выдвинутый знаковый бит грузится во флаг переноса. Операцию можно рассматривать как целочисленное умножение операнда на два $C = dd[15]$, $dd = dd <<1$, $N = dd[15]$, $Z = (dd ==0)$, $V = C \land N$

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

.rt
start
Rd + 2
start
start
PC + 2
PC + 2
12
1

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.29 MARK – удаление параметров из стека

Код инструкции	Мнемоника	NZVC	Описание
0064nn ₈	MARK nn	-	Удаление параметров из стека, SP = PC+2*nn, PC = R5, R5 = (SP)+; nn число параметров (6-битное беззнаковое поле)
			<pre>01: R12 = PC + IR[5:0]*2 37: SP = R12 36: PC = R5 39: A = SP, SP = SP + 2, word read start 6B: wait read, R5 = Q 11: next instruction</pre>
0065xx ₈ 0066xx ₈	MFPI MTPI	-	Недопустимая команда 01: user exception (0000108)

9.30 SXT - расширение знака

Код инструкции	Мнемоника	NZVC	Описание
0067dd ₈	SXT dd	-*0-	Распространение знака, устанавливает приемник в 0 или 177777_8 в зависимости от флага $\mathbf N$ dd = $\mathbf N$? 177777_8 : 0_8 , $\mathbf Z = \mathbf N$, $\mathbf V = \mathbf 0$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC = N ? 17777778:0, assign NZV 11: next instruction else 01: PC = PC + 2 31: MCIR = 1012 49: Rd = N ? 1777778:0, assign NZV,</pre>
			01: MCIR = 111 ₂ switch (dd address mode) case 0: Rd 45: user exception (000010 ₈) case 1: @Rd 45: A = Rd, R12 = Rd, word rmw start case 2: (Rd)+ 45: A = Rd, Rd = Rd + 2, word rmw start 55: R12 = Rd - 2 case 3: @(Rd)+ 45: A = Rd, word read start, Rd = Rd + 2 4D: wait read, R12 = Q, A = Q, word rmw start case 4: -(Rd)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, word rmw start
			48: wait read, $Q = N?1777778 : 0$, assign NZV
			modified data write
			11: next instruction
007xxx ₈		-	Недопустимая команда
			01: user exception (000010_8)

9.31 MOV – пересылка слова

Код инструкции	Мнемоника	NZVC	Описание
01ssdd ₈	MOV ss, dd	**0-	Присвоение приемнику значения источника $dd = ss, V = 0, N = dd[15], Z = (dd==0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC</pre>
			<pre>IR preload start, word read start if (ss register == PC) (dd register == PC)</pre>
			01: R12 = PC + 2 58: Rd = Rs, assign NZV
			11: next instruction else
			01: PC = PC + 2
			58: Rd = Rs, assign NZV
			MCIR poll, wait read
			else
			01: $MCIR = 011_2$
			switch (ss address mode)
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, word read start

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: $A = Rs$, $Rs = Rs + 2$, word read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: $A = Rs$, word read start, $Rs = Rs + 2$
			4E: wait read, $R12 = Q$,
			A = Q, word read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: $Rs = Rs - 2$, $A = Rs$, word read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs - 2, A = Rs, word read start
			4E: wait read, R12 = Q
			A = Q, word read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: A = PC, word read start, PC = PC + 2
			46: wait read, R12 = Rs + Q,
			A = R12, word read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: A = PC, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q, A = R12
			word read start
			4E: wait read, R12 = Q,
			A = Q, word read start
			04: wait read, R11 = Q
			if (dd address mode == 0)
			if (dd register == 7)
			30: A = PC, R12 = PC+2, IR preload start
			word read start
			59: Rd = R11, assign NVZ
			11: next instruction
			else
			30: $A = PC$, $PC = PC + 2$, IR preload start
			word read start
			59: Rd = R11, assign NVZ, MCIR poll
			01: next instruction
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			<u>-</u>
			case 1: @Rd
			45: A = Rd, R12 = Rd, word write start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word write
			55: R12 = Rd - 2

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 3: @(Rd)+
			45: A = Rd, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q,
			A = Q, word write start
			case 4: -(Rd)
			45: Rd = Rd - 2, A = Rd, word write
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word write start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word write start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, word write start
			48: R12 = R11, Q = R11, data write
			19: Q = Q, assign NZV
			11: next instruction

9.32 СМР - сравнение слов

Код инструкции	Мнемоника	NZVC	Описание
02ssdd ₈	CMP ss, dd	****	Вычисление разности (ss $-$ dd) без сохранения результата в приемнике, установка флагов PSW по результатам вычислений. Операция не изменяет исходных операндов. Порядок вычитания отличается от команды SUB. tmp = ss + (\sim dd + 1), assign CV, N = tmp[15], Z = (tmp==0)
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC IR preload start, word read start if (ss register == PC) (dd register == PC) 01: R12 = PC + 2 58: R12 = Rs - Rd, assign NZVC 11: next instruction else 01: PC = PC + 2 58: R12 = Rs - Rd, assign NZVC MCIR poll, wait read else 01: MCIR = 0012</pre>
			switch (ss address mode)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, word read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: A = Rs, Rs = Rs + 2, word read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: A = Rs, word read start, Rs = Rs + 2
			4E: wait read, R12 = Q,
			A = Q, word read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: Rs = Rs - 2, A = Rs, word read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs - 2, A = Rs, word read start
			4E: wait read, R12 = Q
			A = Q, word read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: A = PC, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q,
			A = R12, word read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: A = PC, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q, A = R12
			word read start
			4E: wait read, R12 = Q,
			A = Q, word read start
			04: wait read, R11 = Q
			or. wait itaa, Kii g
			if (dd address mode == 0)
			if (dd register == 7)
			30: A = PC, R12 = PC+2, IR preload start
			word read start
			59: Rd = R11, assign NVZ
			11: next instruction
			else
			30: $A = PC$, $PC = PC + 2$, IR preload start
			word read start
			59: Rd = R11, assign NVZ, MCIR poll 01: next instruction
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 1: @Rd
			45: A = Rd, R12 = Rd, word read start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word read
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, R12 = Q,
			A = Q, word read start
			case 4: -(Rd)
			45: Rd = Rd - 2, A = Rd, word read
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word read start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word read start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, word read start
			48: wait read, R12 = R11 - Q, assign NZVC
			19: Q = Q, assign NZV
			11: next instruction

9.33 ВІТ – тестирование слова по битовой маске

Код инструкции	Мнемоника	NZVC	Описание
03ssdd ₈	BIT ss, dd	**0-	Проверка битов приемника по маске источника $tmp = ss \& dd, V = 0, N = tmp[15], Z = (tmp==0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0)</pre>
			<pre>O1: A = PC IR preload start, word read start if (ss register == PC) (dd register == PC)</pre>
			01: R12 = PC + 2 58: R12 = Rs & Rd, assign NZV 11: next instruction
			else
			01: PC = PC + 2
			58: R12 = Rs & Rd, assign NZV
			MCIR poll, wait read
			else

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			01: $MCIR = 001_2$
			switch (ss address mode)
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, word read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: A = Rs, Rs = Rs + 2, word read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: $A = Rs$, word read start, $Rs = Rs + 2$
			4E: wait read, $R12 = Q$,
			A = Q, word read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: $Rs = Rs - 2$, $A = Rs$, word read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs - 2, A = Rs, word read start $AR = \frac{1}{2} \left(\frac{1}{2} \right)^{2} + \frac{1}{2} \left($
			4E: wait read, $R12 = Q$
			A = Q, word read start
			04: wait read, R11 = Q case 6: E(Rs)
			47: A = PC, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q,
			A = R12, word read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: A = PC, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q, A = R12
			word read start
			4E: wait read, $R12 = Q$,
			$A = Q_{I}$ word read start
			04: wait read, R11 = Q
			if (dd address mode == 0)
			if (dd register == 7)
			30: $A = PC$, $R12 = PC+2$, IR preload start
			word read start
			59: Rd = R11, assign NVZ
			11: next instruction
			else
			30: $A = PC$, $PC = PC + 2$, IR preload start
			word read start
			59: Rd = R11, assign NVZ, MCIR poll
			01: next instruction
			else
			switch(dd address mode)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word read start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word read
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, $R12 = Q$,
			A = Q, word read start
			case 4: -(Rd)
			45: Rd = Rd - 2, $A = Rd$, word read
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word read start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word read start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, R12 = Q,
			A = Rd, word read start
			48: wait read, R12 = R11 & Q, assign NZV
			19: Q = Q, assign NZV
			11: next instruction

9.34 ВІС – обнуление слова по битовой маске

Код инструкции	Мнемоника	NZVC	Описание
04ssdd ₈	BIC ss, dd	**0-	Сброс битов приемника по маске источника $dd = dd \& \sim ss, V = 0, N = dd[15], Z = (dd == 0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC IR preload start, word read start if (ss register == PC) (dd register == PC) 01: R12 = PC + 2 58: Rd = Rd & ~Rs, assign NZV 11: next instruction</pre>
			else
			01: PC = PC + 2 58: Rd = Rd & ~Rs, assign NZV

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			MCIR poll, wait read
			else
			01: $MCIR = 011_2$
			switch (ss address mode)
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, word read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: A = Rs, Rs = Rs + 2, word read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: A = Rs, word read start, $Rs = Rs + 2$
			4E: wait read, R12 = Q,
			A = Q, word read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: Rs = Rs - 2, $A = Rs$, word read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs - 2, $A = Rs$, word read start
			4E: wait read, R12 = Q
			A = Q, word read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, $R12 = Rs + Q$,
			A = R12, word read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, $R12 = Rs + Q$, $A = R12$
			word read start
			4E: wait read, $R12 = Q$,
			A = Q, word read start
			04: wait read, R11 = Q
			if (dd address mode == 0)
			if (dd register == 7)
			30: $A = PC$, $R12 = PC+2$, IR preload start
			word read start
			59: Rd = R11, assign NVZ
			11: next instruction
			else
			30: A = PC, PC = PC + 2, IR preload start
			word read start
			59: Rd = R11, assign NVZ, MCIR poll
]		01: next instruction

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word rmw start
			4D: wait read, $R12 = Q$,
			A = Rd, word rmw start
			48: wait read, R12 = Q & \sim R11, assign NZV
			19: Q = Q, write modified, data, assign NZV
			11: next instruction

9.35 BIS – установка слова по битовой маске

Код инструкции	Мнемоника	NZVC	Описание
05ssdd ₈	BIS ss, dd	**0-	Установка битов приемника по маске источника $dd = dd \mid ss, V = 0, N = dd[15], Z = (dd == 0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC IR preload start, word read start if (ss register == PC) (dd register == PC) 01: R12 = PC + 2 58: Rd = Rd Rs, assign NZV 11: next instruction else</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
13			01: PC = PC + 2
			58: Rd = Rd Rs, assign NZV
			MCIR poll, wait read
			else
			01: MCIR = 011 ₂
			switch (ss address mode)
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, word read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: A = Rs, Rs = Rs + 2, word read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: A = Rs, word read start, $Rs = Rs + 2$
			4E: wait read, R12 = Q,
			A = Q, word read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: Rs = Rs - 2, $A = Rs$, word read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs - 2, $A = Rs$, word read start
			4E: wait read, R12 = Q
			A = Q, word read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, $R12 = Rs + Q$,
			A = R12, word read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: A = PC, word read start, PC = PC + 2
			46: wait read, R12 = Rs + Q, A = R12
			word read start
			4E: wait read, R12 = Q,
			A = Q, word read start
			04: wait read, R11 = Q
			if (dd addraga mada 0)
			if (dd address mode == 0)
			if (dd register == 7)
			30: A = PC, R12 = PC+2, IR preload start word read start
			59: Rd = R11, assign NVZ
			11: next instruction else
			30: A = PC, PC = PC + 2, IR preload start
	<u> </u>		word read start

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			59: Rd = R11, assign NVZ, MCIR poll
			01: next instruction
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word rmw start
			4D: wait read, $R12 = Q$,
			A = Rd, word rmw start
			48: wait read, R12 = Q R11, assign NZV
			19: Q = Q, write modified, data, assign NZV
			11: next instruction

9.36 ADD - сложение слов

Код инструкции	Мнемоника	NZVC	Описание
06ssdd ₈	ADD ss, dd	****	Добавление источника к приемнику $dd = ss + dd$, assign CV, N = $dd[15]$, Z = $(dd==0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC</pre>
			IR preload start, word read start if (ss register == PC)
			(dd register == PC) 01: R12 = PC + 2 58: Rd = Rd + Rs, assign NZVC

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			11: next instruction
			else
			01: PC = PC + 2
			58: Rd = Rd + Rs, assign NZVC
			MCIR poll, wait read
			else
			$01: MCIR = 010_2$
			switch (ss address mode)
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, word read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: $A = Rs$, $Rs = Rs + 2$, word read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: A = Rs, word read start, Rs = Rs + 2
			4E: wait read, $R12 = Q$,
			A = Q, word read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: Rs = Rs -2 , A = Rs, word read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs - 2, A = Rs, word read start
			4E: wait read, R12 = Q
			A = Q, word read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, $R12 = Rs + Q$,
			A = R12, word read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, $R12 = Rs + Q$, $A = R12$
			word read start
			4E: wait read, $R12 = Q$,
			A = Q, word read start
			04: wait read, R11 = Q
			if (dd address mode == 0)
			if (dd register == 7)
			30: $A = PC$, $R12 = PC+2$, IR preload start
			word read start
			59: Rd = R11, assign NVZ
			11: next instruction
			else

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			30: $A = PC$, $PC = PC + 2$, IR preload start
			word read start
			59: Rd = R11, assign NVZ, MCIR poll
			01: next instruction
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word rmw start
			4D: wait read, R12 = Q,
			A = Rd, word rmw start
			48: wait read, R12 = Q + R11, assign NZVC
			19: Q = Q, write modified, data, assign NZVC
			11: next instruction

9.37 Инструкции расширенной арифметики

Код инструкции	Мнемоника	NZVC	Описание
070xxx ₈ 071xxx ₈ 072xxx ₈ 073xxx ₈	MUL DIV ASH ASHC	-	Недопустимая команда 01: user exception (0000108)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.38 XOR – исключающее ИЛИ слов

Код инструкции	Мнемоника	NZVC	Описание
074rdd ₈	XOR r, dd	**0-	Исключающее ИЛИ, в качестве источника допускается только регистр, нет байтовой версии инструкции dd = dd ^ Rr V = 0, N = dd[15], Z = (dd==0) if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) (r register == PC)
			<pre>01: R12 = PC + 2 58: Rd = Rr ^ Rd, assign NZVC 11: next instruction else 01: PC = PC + 2</pre>
			58: Rd = Rr ^ Rd, assign NZVC, MCIR poll, wait read 01: next instruction else 01: MCIR = 0112
			5A: R11 = Rr switch (dd address mode) case 0: Rd 45: user exception (0000108) case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start case 2: (Rd)+ 45: A = Rd, Rd = Rd + 2, word rmw start 55: R12 = Rd - 2
			<pre>case 3: @(Rd)+ 45: A = Rd, word read start, Rd = Rd + 2 4D: wait read, R12 = Q, A = Q, word rmw start case 4: -(Rd)</pre>
			45: Rd = Rd - 2, A = Rd, word rmw start 55: R12 = Rd case 5: @-(Rd) 45: Rd = Rd - 2, A = Rd, word read start 4D: wait read, R12 = Q
			A = Q, word rmw start case 6: E(Rd) 45: A = PC, word read start, PC = PC + 2 4C: wait read, R12 = Rd + Q, A = R12, word rmw start
			<pre>case 7: @E(Rd) 45: A = PC, word read start, PC = PC + 2 4C: wait read, R12 = Rd + Q, A = R12</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			48: wait read, Q = Q ^ R11, assign NZVC modified data write 11: next instruction
075xxx ₈ 076xxx ₈		-	Недопустимая команда 01: user exception (0000108)

9.39 SOB – вычитание один и переход

Код инструкции	Мнемоника	NZVC	Описание
077ruu ₈	SOB r, bb	-	Вычесть 1 из регистра единицу и выполнить переход, если результат вычитания ненулевой. Переход возможен только назад в пределах 63 слов от адреса ".+2" (на который указывает PC в момент исполнения команды), никакие флаги PSW не изменяются 01: GOTO 27 27: Rr = Rr - 1, set FR register 37: if (FR Z) R12 = PC - 2*IR[5:0]; else PC = PC - 2*IR[5:0];

9.40 Вхх – условные переходы

Код инструкции	Мнемоника	NZVC	Описание
1000bb ₈	BPL bb	-	Переход если N==0 01: MCIR = 010 ₂ 7B: if (!N) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction
1004bb ₈	BMI bb	-	Переход если N==1 01: MCIR = 010 ₂ 7B: if (N) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction
1010bb ₈	BHI bb	-	Переход если (Z C)==0 01: MCIR = 010 ₂ 7B: if !(Z C)
1014bb ₈	BLOS bb	-	Переход если (Z С)==1

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			<pre>01: MCIR = 0102 7B: if (Z C) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction</pre>
1020bb ₈	BVC bb	-	Переход если V==0 01: MCIR = 010 ₂ 7B: if !(V) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction
1024bb ₈	BVS bb	-	Переход если V==1 01: MCIR = 010 ₂ 7B: if (V) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction
1030bb ₈	BCC bb BHIS bb	-	Переход если C==0 01: MCIR = 010 ₂ 7B: if !(C) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction
1034bb ₈	BCS bb BLO bb	-	Переход если C==1 01: MCIR = 010 ₂ 7B: if (C) PC = PC + sign extended(IR[7:0]*2) else R12 = PC + sign extended(IR[7:0]*2) 11: next instruction

9.41 ЕМТ – исключение системного вызова

Код инструкции	Мнемоника	NZVC	Описание
1040nn ₈	EMT nn	*	Инструкция ЕМТ, записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000030 ₈ в пользовательском режиме
			01: MCIR = 101_2 , VSEL = 0110_2 ; 01: user exception (000030 ₈)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.42 TRAP – исключение ловушки

Код инструкции	Мнемоника	NZVC	Описание
1044nn ₈	TRAP nn	*	Инструкция TRAP, записывает код исключения непосредственно в MCIR и перестартует исполнение с адреса 01, опрос блока прерываний не запускается, начнется обработка исключения по вектору 000034_8 в пользовательском режиме 01: MCIR = 101_2 , VSEL = 1100_2 ; 01: user exception (000034_8)

9.43 CLRB – присвоение нуля байту

Код инструкции	Мнемоника	NZVC	Описание
1050dd ₈	CLRB dd	0100	Присвоение приемнику нулевого значения $dd = 0, V = 0, C = 0, N = 0, Z = 1$
			<pre>if (dd address mode == 0) 01: A = PC</pre>
			IR preload start, word read start
			if (dd register == PC)
			01: R12 = PC + 2
			31: $MCIR = 101_2$
			49: $PC[7:0] = 000_8$, assign NZVC
			11: next instruction
			else
			01: PC = PC + 2
			31: $MCIR = 101_2$
			49: $Rd[7:0] = 000_8$, assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: $A = Rd$, $R12 = Rd$, byte rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 1$, byte rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, byte rmw start case 4: -(Rd)
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: 0-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 6: E(Rd)
			45: A = PC, word read start, PC = PC + 2
			4C: wait read, $R12 = Rd + Q$,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, byte rmw start
			48: wait read, $Q = 0000008$, assign NZVC
			modified byte data write
			11: next instruction

9.44 СОМВ – инверсия байта

Код инструкции	Мнемоника	NZVC	Описание
1051dd ₈	COMB dd	**01	Побитовое инвертирование операнда $dd = \sim dd, \ V = 0, \ C = 0, \ N = dd[7], \ Z = (dd == 0)$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC[7:0] ^= 3778, assign NZVC 11: next instruction else 01: PC = PC + 2</pre>
			31: MCIR = 101 ₂ 49: Rd[7:0] ^= 377 ₈ , assign NZVC, MCIR poll, wait read 01: next instruction
			<pre>else 01: MCIR = 1112 switch (dd address mode) case 0: Rd 45: user exception (0000108) case 1: @Rd 45: A = Rd, R12 = Rd, byte rmw start case 2: (Rd)+ 45: A = Rd, Rd = Rd + 1, byte rmw start 55: R12 = Rd - 2 case 3: @(Rd)+ 45: A = Rd, word read start, Rd = Rd + 2</pre>
			4D: wait read, R12 = Q,

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: A = PC, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte rmw start
			48: wait read, Q ^= 1777778, assign NZVC
			modified byte data write
			11: next instruction

9.45 INCB – инкремент байта

Код инструкции	Мнемоника	NZVC	Описание
1052dd ₈	INCB dd	***_	Прибавление 1 к операнду $dd = dd + 1$, assign V , $N = dd[7]$, $Z = (dd == 0)$ фактически V установится если dd был равен 177_8
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC[7:0] += 18, assign NZV 11: next instruction else 01: PC = PC + 2 31: MCIR = 1012 49: Rd[7:0] += 1, assign NZV,</pre>
			<pre>else 01: MCIR = 1112 switch (dd address mode) case 0: Rd 45: user exception (0000108) case 1: @Rd 45: A = Rd, R12 = Rd, byte rmw start case 2: (Rd)+ 45: A = Rd, Rd = Rd + 1, byte rmw start 55: R12 = Rd - 2</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, R12 = Q,
			A = Q, byte rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start
			case 6: E(Rd)
			45: A = PC, word read start, PC = PC + 2
			4C: wait read, R12 = Rd + Q,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: A = PC, word read start, PC = PC + 2
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte rmw start
			48: wait read, $Q = Q + 1$, assign NZV
			modified byte data write
			11: next instruction

9.46 DECB – декремент байта

Код инструкции	Мнемоника	NZVC	Описание
1053dd ₈	DECB dd	***_	Вычитание 1 из операнда dd = dd - 1, assign V, N = dd[7], Z = (dd==0) фактически V установится если dd был равен 200 ₈
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC[7:0] -= 18, assign NZV 11: next instruction else 01: PC = PC + 2 31: MCIR = 1012 49: Rd[7:0] -= 1, assign NZV, MCIR poll, wait read 01: next instruction</pre>
			else 01: MCIR = 111 ₂ switch (dd address mode)
			case 0: Rd

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание	
			45: user exception (000010 ₈)	
			case 1: @Rd	
			45: A = Rd, R12 = Rd, byte rmw start	
			case 2: (Rd)+	
			45: A = Rd, Rd = Rd + 1, byte rmw start	
			55: R12 = Rd - 2	
			case 3: @(Rd)+	
			45: $A = Rd$, word read start, $Rd = Rd + 2$	
			4D: wait read, R12 = Q,	
			A = Q, byte rmw start	
			case 4: -(Rd)	
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start	
			55: R12 = Rd	
			case 5: @-(Rd)	
			45: $Rd = Rd - 2$, $A = Rd$, word read start	
			4D: wait read, R12 = Q	
			A = Q, byte rmw start	
			case 6: E(Rd)	
			45: $A = PC$, word read start, $PC = PC + 2$	
			4C: wait read, $R12 = Rd + Q$,	
			A = R12, byte rmw start	
			case 7: @E(Rd)	
			45: A = PC, word read start, PC = PC + 2	
			4C: wait read, $R12 = Rd + Q$, $A = R12$	
			word read start	
			4D: wait read, $R12 = Q$,	
			A = Rd, byte rmw start	
			48: wait read, $Q = Q - 1$, assign NZV	
			modified byte data write	
			11: next instruction	

9.47 NEGB – смена знака байта

Код инструкции	Мнемоника	NZVC	Описание
1054dd ₈	NEGB dd	****	Меняет знак операнда $dd = \sim dd + 1$, assign CV, $N = dd[7]$, $Z = (dd == 0)$ фактически V установится если dd был равен 200_8
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 101₂ 49: PC[7:0] = 0-PC[7:0], assign NZVC 11: next instruction</pre>
			else $01: PC = PC + 2$
			31: $MCIR = 101_2$ 49: $Rd[7:0] = 0-Rd[7:0]$, assign NZVC,

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 1$, byte rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, byte rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, byte rmw start
			48: wait read, $Q = 0 - Q$, assign NZVC
			modified byte data write
			11: next instruction

9.48 ADCB – сложение байта с переносом

Код инструкции	Мнемоника	NZVC	Описание
1055dd ₈	ADCB dd	****	Прибавление к операнду флага переноса ${\bf C}$ dd = dd + C, assign CV, N = dd[7], Z = (dd==0) фактически V установится если dd был равен 0177_8
			if (dd address mode == 0) 01: A = PC
			<pre>IR preload start, word read start if (dd register == PC)</pre>
			01: $R12 = PC + 2$ 31: $MCIR = 101_2$

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			49: PC[7:0] += C, assign NZVC
			11: next instruction
			else
			01: PC = PC + 2
			31: $MCIR = 101_2$
			49: Rd[7:0] += C, assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 1$, byte rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, R12 = Q,
			A = Q, byte rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: 0-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, $R12 = Q$
			A = Q, byte rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$ 4C: wait read, $R12 = Rd + Q$,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: A = PC, word read start, $PC = PC + 2$
			43. A - FC, word read start, FC - FC + 2 4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte rmw start
			48: wait read, $Q = Q + C$, assign NZVC
			modified byte data write
			11: next instruction

9.49 SBCB – вычитание переноса из байта

Код инструкции	Мнемоника	NZVC	Описание
1056dd ₈	SBCB dd	****	Вычитание из операнда флага переноса C dd = dd - C , assign CV , $N = dd[7]$, $Z = (dd==0)$
			if (dd address mode == 0)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			01: A = PC
			IR preload start, word read start
			if (dd register == PC)
			01: R12 = PC + 2
			31: $MCIR = 101_2$
			49: PC[7:0] -= C, assign NZVC
			11: next instruction
			else
			01: PC = PC + 2
			31: $MCIR = 101_2$
			49: Rd[7:0] -= C, assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: $A = Rd$, $R12 = Rd$, byte rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 1$, byte rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q,
			A = Q, byte rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: 0-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start
			case 6: $E(Rd)$ 45: $A = PC$, word read start, $PC = PC + 2$
			45. A - FC, word read start, FC - FC + 2 4C: wait read, R12 = Rd + Q,
			A = R12, byte rmw start case 7: @E(Rd)
			45: A = PC, word read start, PC = PC + 2
			40: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte rmw start
			48: wait read, $Q = Q - C$, assign NZVC
			modified byte data write
			11: next instruction
			11: next instruction

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

9.50 TSTB - проверка байта

Код инструкции	Мнемоника	NZVC	Описание
1057dd ₈	TSTB dd	**00	Установка флагов условий PSW соответственно операнду $C=0,V=0,N=dd[7],Z=(dd==0)$
			<pre>if (dd address mode == 0) 01: A = PC</pre>
			<pre>IR preload start, word read start if (dd register == PC)</pre>
			01: R12 = PC + 2
			31: $MCIR = 101_2$
			49: PC = PC & 1777778, assign NZVC
			11: next instruction
			else
			01: PC = PC + 2
			31: $MCIR = 101_2$
			49: Rd = Rd & 1777778, assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			01: $MCIR = 101_2$
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word read start case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 2$, word read start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q,
			A = Q, word read start
			case 4: -(Rd)
			45: Rd = Rd - 2, $A = Rd$, word read start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, $R12 = Q$
			A = Q, word read start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word read start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, word read start
		İ	48: wait read, $Q = Q \& 177777_8$, assign NZVC

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			11: next instruction

9.51 RORB – циклический сдвиг байта вправо

Код инструкции	Мнемоника	NZVC	Описание
1060dd ₈	RORB dd	****	Кольцевой сдвиг вправо, вращает все биты операнда на одну позицию вправо, старший бит загружается из флага переноса, младший бит, выдвинутый из операнда, загружается во флаг переноса $tmp = C, C = dd[0], dd = dd >> 1, dd[7] = tmp, \\ N = dd[7], Z = (dd==0), V = C ^ N$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC[7:0] = RORB(PC), assign NZVC 11: next instruction else 01: PC = PC + 2 31: MCIR = 1012 49: Rd[7:0] = RORB(Rd), assign NZVC,</pre>
			MCIR poll, wait read 01: next instruction else
			01: MCIR = 111 ₂ switch (dd address mode) case 0: Rd 45: user exception (000010 ₈)
			<pre>case 1: @Rd 45: A = Rd, R12 = Rd, byte rmw start case 2: (Rd)+ 45: A = Rd, Rd = Rd + 1, byte rmw start</pre>
			55: R12 = Rd - 2 case 3: @(Rd)+ 45: A = Rd, word read start, Rd = Rd + 2 4D: wait read, R12 = Q, A = Q, byte rmw start
			case 4: -(Rd) 45: Rd = Rd - 1, A = Rd, byte rmw start 55: R12 = Rd case 5: @-(Rd)
			45: Rd = Rd - 2, A = Rd, word read start 4D: wait read, R12 = Q A = Q, byte rmw start case 6: E(Rd)
			45: A = PC, word read start, PC = PC + 2 4C: wait read, R12 = Rd + Q,

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte rmw start
			48: wait read, Q = RORB(Q), assign NZVC
			modified byte data write
			11: next instruction

9.52 ROLB – циклический сдвиг байта влево

Код инструкции	Мнемоника	NZVC	Описание
1061dd ₈	ROLB dd	***	Кольцевой сдвиг влево, вращает все биты операнда на одну позицию влево, младший бит грузится из флага переноса, выдвинутый старший бит загружается во флаг переноса tmp = C , $C = dd[7]$, $dd = dd << 1$, $dd[0] = tmp$, $N = dd[7]$, $Z = (dd==0)$, $V = C \land N$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC[7:0] = ROLB(PC), assign NZVC 11: next instruction else 01: PC = PC + 2 31: MCIR = 1012 49: Rd[7:0] = ROLB(Rd), assign NZVC,</pre>
			<pre>01: MCIR = 1112 switch (dd address mode) case 0: Rd 45: user exception (0000108) case 1: @Rd 45: A = Rd, R12 = Rd, byte rmw start case 2: (Rd)+ 45: A = Rd, Rd = Rd + 1, byte rmw start 55: R12 = Rd - 2 case 3: @(Rd)+ 45: A = Rd, word read start, Rd = Rd + 2 4D: wait read, R12 = Q, A = Q, byte rmw start case 4: -(Rd) 45: Rd = Rd - 1, A = Rd, byte rmw start</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: A = PC, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte rmw start
			48: wait read, Q = ROLB(Q), assign NZVC
			modified byte data write
			11: next instruction

9.53 ASRB – арифметический сдвиг байта вправо

Код инструкции	Мнемоника	NZVC	Описание
1062dd ₈	ASRB dd	***	Арифметический сдвиг вправо, содержимое операнда сдвигается на одну позицию вправо, старший (знаковый) бит остается неизменным, флаг переноса грузится содержимым выдвинутого бита. Операцию можно трактовать как целочисленное деление знакового операнда на два, с остатком, остающимся во флаге переноса $C = dd[0], dd = dd >> 1, dd[7] = dd[6], N = dd[7], Z = (dd==0), V = C ^ N$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 101₂ 49: PC[7:0] = ASRB(PC), assign NZVC 11: next instruction</pre>
			else 01: PC = PC + 2 31: MCIR = 1012 49: Rd[7:0] = ASRB(Rd), assign NZVC, MCIR poll, wait read 01: next instruction else
			o1: MCIR = 111 ₂ switch (dd address mode) case 0: Rd 45: user exception (000010 ₈)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 1, byte rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, R12 = Q,
			A = Q, byte rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, byte rmw start
			48: wait read, Q = ASRB(Q), assign NZVC
			modified byte data write
			11: next instruction

9.54 ASLB – арифметический сдвиг байта влево

Код инструкции	Мнемоника	NZVC	Описание
1063dd ₈	ASLB dd	***	Арифметический сдвиг влево, содержимое операнда сдвигается на одну позицию влево, младший бит обнуляется, выдвинутый знаковый бит грузится во флаг переноса. Операцию можно рассматривать как целочисленное умножение операнда на два $C = dd[7], dd = dd <<1, N = dd[7], Z = (dd==0), V = C ^ N$
			<pre>if (dd address mode == 0) 01: A = PC IR preload start, word read start if (dd register == PC) 01: R12 = PC + 2 31: MCIR = 1012 49: PC[7:0] = ASLB(PC), assign NZVC 11: next instruction else 01: PC = PC + 2</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			31: $MCIR = 101_2$
			49: $Rd[7:0] = ASLB(Rd)$, assign NZVC,
			MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 1, byte rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, $R12 = Q$,
			A = Q, byte rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, $R12 = Q$
			A = Q, byte rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte rmw start
			48: wait read, $Q = ASLB(Q)$, assign NZVC
			modified byte data write
			11: next instruction

9.55 MTPS – запись в слово состояния

Код инструкции	Мнемоника	NZVC	Описание
1064ss ₈	MTPS ss	*	Запись источника в слово состояния процессора PSW , позволяет задать только младшие 8 бит PSW , бит T не изменяется. Операндом является байт – автоинкремент и автодекремент адреса на единицу.
			<pre>if (dd address mode == 0) 01: A = PC, IR preload start, word read start, R12 = PC + 2</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
Код инструкции	Мнемоника	NZVC	Onucanne 50: Rd = Rd & ~0000208, Q = Rd 37: PSW[7:0] = PSW[7:0] & 0000208 36: PSW[7:0] = PSW[7:0] Q 11: next instruction else 01: MCIR = 1012 switch (dd address mode) case 0: Rd 45: user exception (0000108) case 1: @Rd 45: A = Rd, R12 = Rd, byte read start case 2: (Rd)+ 45: A = Rd, Rd = Rd + 1, byte read start 55: R12 = Rd - 1 case 3: @(Rd)+ 45: A = Rd, word read start, Rd = Rd + 2 4D: wait read, R12 = Q, A = Q, byte read start case 4: -(Rd) 45: Rd = Rd - 1, A = Rd, byte read start 55: R12 = Rd case 5: @-(Rd) 45: Rd = Rd - 2, A = Rd, word read start 4D: wait read, R12 = Q A = Q, byte read start case 6: E(Rd) 45: A = PC, word read start, PC = PC + 2 4C: wait read, R12 = Rd + Q, A = R12, byte read start case 7: @E(Rd) 45: A = PC, word read start, PC = PC + 2 4C: wait read, R12 = Rd + Q, A = R12, byte read start case 7: @E(Rd) 45: A = PC, word read start, PC = PC + 2 4C: wait read, R12 = Rd + Q, A = R12 word read start 4D: wait read, R12 = Q, A = Rd, byte start
1065xx ₈ 1066xx ₈	MFPD MTPD	-	48: wait read, Q = Q & ~0000208 37: PSW[7:0] = PSW[7:0] & 0000208 36: PSW[7:0] = PSW[7:0] Q 11: next instruction Недопустимая команда 01: user exception (0000108)

9.56 MFPS - чтение из слова состояния

Код инструкции	Мнемоника	NZVC	Описание
1067dd ₈	MFPS dd	**0-	Запись в приемник слова состояния процессора PSW , трактуется как байтовая, если приемником является регистр то старший байт заполняется знаковым расширением (как MOVB)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			if (dd address mode == 0)
			01: A = PC
			IR preload start, word read start
			if (dd register == PC)
			01: R12 = PC + 2
			50: PC = PSW
			51: if (N) PC = 177400 ₈
			else PC &= ~177400 ₈
			assign NZV
			11: next instruction
			else
			01: PC = PC + 2
			50: Rd = PSW
			51: if (N) Rd = 177400 ₈
			else Rd &= ~1774008
			assign NZV, MCIR poll, wait read
			01: next instruction
			else
			01: MCIR = 111 ₂
			switch (dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 1$, byte rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, $R12 = Q$,
			A = Q, byte rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 1$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: 0-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte rmw start
			48: wait read, Q = PSW, assign NZV
	1		modified byte data write

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			11: next instruction
107xxx ₈		-	Недопустимая команда
			01: user exception (000010_8)

9.57 MOVB – пересылка байта

Код инструкции	Мнемоника	NZVC	Описание
11ssdd ₈	MOVB ss, dd	**0-	Присвоение приемнику значения источника, Если приемник является регистром, то старший байт принимает значение знакового расширения младшего байта $dd = ss, V = 0, N = dd[7], Z = (dd[7:0] == 0),$ if (dd addressing mode == 0) $dd[15:8] = dd[7]$? $377_8:0$
			<pre>if (dd addressing mode == 0) dd[15:8] = dd[7]?3778:0 if (dd address mode == 0) && (ss address mode == 0) 01: A = PC IR preload start, word read start if (ss register == PC) (dd register == PC) 01: R12 = PC + 2 58: Rd = Rs 51: if (N) Rd = 1774008 else Rd &= ~1774008 assign NZV 11: next instruction else 01: PC = PC + 2 58: Rd = Rs 51: if (N) Rd = 1774008 else Rd &= ~1774008 assign NZV, MCIR poll, wait read 01: next instruction else 01: MCIR = 0112 switch (ss address mode) case 0: Rs 47: R12 = Rs 5A: R11 = Rs case 1: @Rs 47: A = Rs, R12 = Rs, byte read start 04: wait read, R11 = Q case 2: (Rs)+ 47: A = Rs, Rs = Rs + 2, byte read start 04: wait read, R11 = Q</pre>
			case 3: @(Rs)+ 47: A = Rs, word read start, Rs = Rs + 2
			4E: wait read, R12 = Q,
			A = Q, byte read start
			04: wait read, $R11 = Q$

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			case 4: -(Rs)
			47: Rs = Rs - 2, A = Rs, byte read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs -2 , A = Rs, word read start
			4E: wait read, R12 = Q
			A = Q, byte read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: A = PC, word read start, PC = PC + 2
			46: wait read, R12 = Rs + Q,
			A = R12, byte read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: A = PC, word read start, PC = PC + 2
			46: wait read, R12 = Rs + Q, A = R12
			word read start
			4E: wait read, R12 = Q,
			A = Q, byte read start 04: wait read, R11 = Q
			04. Wait lead, Kii - Q
			if (dd address mode == 0)
			if (dd register == 7)
			30: $A = PC$, $R12 = PC + 2$,
			IR preload start, word read start
			59: Rd = R11
			51: if (N) Rd = 177400 ₈
			else Rd &= ~177400 ₈
			assign NZV, MCIR poll, wait read
			11: next instruction
			else
			30: $A = PC$, $PC = PC + 2$, IR preload start
			word read start
			59: Rd = R11
			51: if (N) Rd $ = 177400_8$
			else Rd &= ~177400 ₈
			assign NZV, MCIR poll, wait read
			01: next instruction
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte write start case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, byte write
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			45. A - Rd, word read start, Rd - Rd + 2 4D: wait read, R12 = Q ,

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			A = Q, byte write start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, byte write
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte write start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, byte write start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			byte read start
			4D: wait read, R12 = Q,
			A = Rd, word write start
			48: R12 = R11, Q = R11, data byte write
			19: Q = Q, assign NZV
			11: next instruction

9.58 СМРВ – сравнение байт

Код инструкции	Мнемоника	NZVC	Описание
12ssdd ₈	CMPB ss, dd	***	Вычисление разности (ss $-$ dd) без сохранения результата в приемнике, установка флагов PSW по результатам вычислений. Операция не изменяет исходных операндов. Порядок вычитания отличается от команды SUB. tmp $=$ ss[7:0] $-$ dd[7:0], assign CV, N $=$ tmp[7], Z $=$ (tmp==0)
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC</pre>
			IR preload start, word read start if (ss register == PC)
			(dd register == PC) 01: R12 = PC + 2 58: R12[7:0] = Rs[7:0] - Rd[7:0],
			assign NZVC 11: next instruction
			else
			01: PC = PC + 2 58: R12[7:0] = Rs[7:0] - Rd[7:0], assign NZVC, MCIR poll, wait read
			else
			01: $MCIR = 001_2$
			switch (ss address mode)
			case 0: Rs 47: R12 = Rs

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, byte read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: $A = Rs$, $Rs = Rs + 2$, byte read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: A = Rs, word read start, Rs = Rs + 2
			4E: wait read, $R12 = Q$,
			A = Q, byte read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: Rs = Rs -2 , A = Rs, byte read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs -2 , A = Rs, word read start
			4E: wait read, R12 = Q
			A = Q, byte read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q,
			A = R12, byte read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, $R12 = Rs + Q$, $A = R12$
			word read start
			4E: wait read, $R12 = Q$,
			A = Q, byte read start
			04: wait read, R11 = Q
			if (dd address mode == 0)
			if (dd register == 7)
			30: $A = PC$, $R12 = PC+2$, IR preload start
			word read start
			59: $R12 = Rs[7:0] - Rd[7:0]$, assign NZVC
			11: next instruction
			else
			30: $A = PC$, $PC = PC + 2$, IR preload start
			word read start
			59: R12 = Rs[7:0] - Rd[7:0],
			assign NZVC, MCIR poll
			01: next instruction
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			45: A = Rd, R12 = Rd, byte read start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, byte read
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q,
			A = Q, byte read start
			case 4: -(Rd)
			45: Rd = Rd - 2, A = Rd, byte read
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte read start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, byte read start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, byte read start
			48: wait read, $Q = R11[7:0] - Q[7:0]$,
			assign NZVC
			19: Q = Q, assign NZV
			11: next instruction

9.59 ВІТВ – тестирование байта по битовой маске

Код инструкции	Мнемоника	NZVC	Описание
13ssdd ₈	BITB ss, dd	**0-	Проверка битов приемника по маске источника $tmp = ss \& dd, V = 0, N = tmp[7], Z = (tmp==0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC</pre>
			IR preload start, word read start if (ss register == PC)
			(dd register == PC) 01: R12 = PC + 2 58: R12[7:0] = Rs[7:0] & Rd[7:0],
			assign NZV 11: next instruction
			else 01: PC = PC + 2
			58: R12[7:0] = Rs[7:0] & Rd[7:0], assign NZV, MCIR poll, wait read

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			else
			$01: MCIR = 001_2$
			switch (ss address mode)
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, byte read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: A = Rs, Rs = Rs + 2, byte read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: A = Rs, word read start, Rs = Rs + 2
			4E: wait read, R12 = Q,
			A = Q, byte read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: Rs = Rs -2 , A = Rs, byte read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs -2 , A = Rs, word read start
			4E: wait read, R12 = Q
			A = Q, byte read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: A = PC, word read start, $PC = PC + 2$
			46: wait read, $R12 = Rs + Q$,
			A = R12, byte read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: A = PC, word read start, $PC = PC + 2$
			46: wait read, $R12 = Rs + Q$, $A = R12$
			word read start
			4E: wait read, R12 = Q,
			A = Q, byte read start
			04: wait read, R11 = Q
			if (dd address mode == 0)
			if (dd register == 7)
			30: $A = PC$, $R12 = PC+2$, IR preload start
			word read start
			word read start $59: R12 = Rs[7:0] - Rd[7:0], assign NZVC$
			11: next instruction
			else
			30: $A = PC$, $PC = PC + 2$, IR preload start
			word read start
			59: R12 = Rs[7:0] & Rd[7:0],
			assign NZVC, MCIR poll
			01: next instruction

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte read start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, byte read
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q,
			A = Q, byte read start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, byte read
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, $R12 = Q$
			A = Q, byte read start
			case 6: E(Rd)
			45: A = PC, word read start, PC = PC + 2
			4C: wait read, $R12 = Rd + Q$,
			A = R12, byte read start
			case 7: @E(Rd)
			45: A = PC, word read start, PC = PC + 2
			4C: wait read, R12 = Rd + Q, A = R12
			word read start
			4D: wait read, R12 = Q,
			A = Rd, byte read start
			48: wait read, Q = R11[7:0] & Q[7:0],
			assign NZVC
			19: Q = Q, assign NZV
			11: next instruction

9.60 ВІСВ – обнуление байта по битовой маске

Код инструкции	Мнемоника	NZVC	Описание
14ssdd ₈	BICB ss, dd	**0-	Сброс битов приемника по маске источника $dd = dd \& \sim ss, V = 0, N = dd[7], Z = (dd==0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC IR preload start, word read start if (ss register == PC) (dd register == PC) 01: R12 = PC + 2 58: Rd[7:0] = Rs[7:0] & ~Rd[7:0], assign NZV</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			11: next instruction
			else
			01: PC = PC + 2
			$58: Rd[7:0] = Rs[7:0] \& \sim Rd[7:0],$
			assign NZV, MCIR poll, wait read
			else
			01: $MCIR = 011_2$
			switch (ss address mode)
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, byte read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: $A = Rs$, $Rs = Rs + 2$, byte read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: $A = Rs$, word read start, $Rs = Rs + 2$
			4E: wait read, $R12 = Q$,
			A = Q, byte read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: $Rs = Rs - 2$, $A = Rs$, byte read start
			04: wait read, R11 = Q
			case 5: 0-(Rs)
			47: Rs = Rs - 2, A = Rs, word read start $A = \frac{1}{2} \cdot \frac{1}{2} $
			4E: wait read, R12 = Q
			A = Q, byte read start 04: wait read, $R11 = Q$
			case 6: E(Rs)
			47: A = PC, word read start, PC = PC + 2
			46: wait read, R12 = Rs + Q,
			A = R12, byte read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: A = PC, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q, A = R12
			word read start
			4E: wait read, R12 = Q,
			A = Q, byte read start
			04: wait read, R11 = Q
			if (dd address mode == 0)
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010_8)
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte rmw start
			case 2: (Rd)+

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			45: $A = Rd$, $Rd = Rd + 2$, byte rmw
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, $Rd = Rd + 2$
			4D: wait read, R12 = Q,
			A = Q, byte rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, byte rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, byte rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, byte rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word read start
			4D: wait read, $R12 = Q$,
			A = Rd, byte rmw start
			48: wait read, $Q = R11[7:0] \& \sim Q[7:0]$,
			assign NZV, write modified byte data
			19: Q = Q, assign NZV
			11: next instruction

9.61 BISB - установка байта по битовой маске

Код инструкции	Мнемоника	NZVC	Описание
15ssdd ₈	BISB ss, dd	**0-	Установка битов приемника по маске источника $dd = dd \mid ss, V = 0, N = dd[7], Z = (dd == 0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC</pre>
			<pre>IR preload start, word read start if (ss register == PC) (dd register == PC) 01: R12 = PC + 2 58: Rd[7:0] = Rs[7:0] Rd[7:0],</pre>
			11: next instruction else 01: PC = PC + 2 58: Rd[7:0] = Rs[7:0] Rd[7:0], assign NZV, MCIR poll, wait read else
			01: $MCIR = 011_2$

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			switch (ss address mode)
			case 0: Rs
			47: R12 = Rs
			5A: R11 = Rs
			case 1: @Rs
			47: A = Rs, R12 = Rs, byte read start
			04: wait read, R11 = Q
			case 2: (Rs)+
			47: A = Rs, Rs = Rs + 2, byte read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: A = Rs, word read start, Rs = Rs + 2
			4E: wait read, R12 = Q,
			A = Q, byte read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: Rs = Rs - 2, A = Rs, byte read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs - 2, $A = Rs$, word read start
			4E: wait read, R12 = Q
			A = Q, byte read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q,
			A = R12, byte read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: A = PC, word read start, PC = PC + 2
			46: wait read, R12 = Rs + Q, A = R12
			word read start
			4E: wait read, $R12 = Q$,
			A = Q, byte read start
			04: wait read, R11 = Q
			if (dd address mode == 0)
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, byte rmw start
			case 2: (Rd)+
			45: $A = Rd$, $Rd = Rd + 2$, byte rmw
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: A = Rd, word read start, Rd = Rd + 2
			4D: wait read, R12 = Q,
			A = Q, byte rmw start
			case 4: -(Rd)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание	
			45: $Rd = Rd - 2$, $A = Rd$, byte rmw start	
			55: R12 = Rd	
			case 5: @-(Rd)	
			45: $Rd = Rd - 2$, $A = Rd$, word read start	
			4D: wait read, R12 = Q	
			A = Q, byte rmw start	
			case 6: E(Rd)	
			45: $A = PC$, word read start, $PC = PC + 2$	
			4C: wait read, R12 = Rd + Q,	
			A = R12, byte rmw start	
			case 7: @E(Rd)	
			45: $A = PC$, word read start, $PC = PC + 2$	
			4C: wait read, R12 = Rd + Q, A = R12	
			word read start	
			4D: wait read, R12 = Q,	
			A = Rd, byte rmw start	
			48: wait read, $Q = R11[7:0] \mid Q[7:0]$,	
			assign NZV, write modified byte data	
			19: Q = Q, assign NZV	
			11: next instruction	

9.62 SUB – вычитание слов

Код инструкции	Мнемоника	NZVC	Описание
16ssdd ₈	SUB ss, dd	****	Вычитание источника из приемника $dd = dd$ - ss, assign CV, N = $dd[15]$, Z = $(dd==0)$
			<pre>if (dd address mode == 0) && (ss address mode == 0) 01: A = PC IR preload start, word read start if (ss register == PC) (dd register == PC) 01: R12 = PC + 2 58: Rd = Rd - Rs, assign NZVC 11: next instruction else 01: PC = PC + 2 58: Rd = Rd - Rs, assign NZVC</pre>
			MCIR poll, wait read
			<pre>else 01: MCIR = 0102 switch (ss address mode) case 0: Rs 47: R12 = Rs 5A: R11 = Rs case 1: @Rs 47: A = Rs, R12 = Rs, word read start 04: wait read, R11 = Q case 2: (Rs)+</pre>

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			47: $A = Rs$, $Rs = Rs + 2$, word read start
			04: wait read, R11 = Q
			case 3: @(Rs)+
			47: $A = Rs$, word read start, $Rs = Rs + 2$
			4E: wait read, $R12 = Q$,
			A = Q, word read start
			04: wait read, R11 = Q
			case 4: -(Rs)
			47: Rs = Rs -2 , A = Rs, word read start
			04: wait read, R11 = Q
			case 5: @-(Rs)
			47: Rs = Rs -2 , A = Rs, word read start
			4E: wait read, R12 = Q
			A = Q, word read start
			04: wait read, R11 = Q
			case 6: E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q,
			A = R12, word read start
			04: wait read, R11 = Q
			case 7: @E(Rs)
			47: $A = PC$, word read start, $PC = PC + 2$
			46: wait read, R12 = Rs + Q, A = R12
			word read start
			4E: wait read, R12 = Q,
			A = Q, word read start
			04: wait read, R11 = Q
			or. ware ready kir y
			if (dd address mode == 0)
			if (dd register == 7)
			30: A = PC, R12 = PC+2, IR preload start
			word read start
			59: Rd = R11, assign NVZ
			11: next instruction
			else
			30: $A = PC$, $PC = PC + 2$, IR preload start
			word read start
			59: Rd = R11, assign NVZ, MCIR poll
			01: next instruction
			else
			switch(dd address mode)
			case 0: Rd
			45: user exception (000010 ₈)
			case 1: @Rd
			45: A = Rd, R12 = Rd, word rmw start
			case 2: (Rd)+
			45: A = Rd, Rd = Rd + 2, word rmw start
			55: R12 = Rd - 2
			case 3: @(Rd)+
			45: $A = Rd$, word read start, $Rd = Rd + 2$

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

Код инструкции	Мнемоника	NZVC	Описание
			4D: wait read, R12 = Q,
			A = Q, word rmw start
			case 4: -(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word rmw start
			55: R12 = Rd
			case 5: @-(Rd)
			45: $Rd = Rd - 2$, $A = Rd$, word read start
			4D: wait read, R12 = Q
			A = Q, word rmw start
			case 6: E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$,
			A = R12, word rmw start
			case 7: @E(Rd)
			45: $A = PC$, word read start, $PC = PC + 2$
			4C: wait read, $R12 = Rd + Q$, $A = R12$
			word rmw start
			4D: wait read, $R12 = Q$,
			A = Rd, word rmw start
			48: wait read, R12 = Q - R11, assign NZVC
			19: Q = Q, write modified, data, assign NZVC
			11: next instruction

9.63 Зарезервированные команды

Код инструкции	Мнемоника	NZVC	Описание
17xxxx ₈		-	Недопустимая команда
			01: user exception (000010 ₈)

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

10. Обнаруженные ошибки

Флаг переноса **C** трактуется инструкциями условного перехода как сброшенный после инструкций MOVB xx, Rd и MFPS Rd (только с указанными режимами адресации приемника) [7]. Ошибка локализована по микроадресу 0x51 (для K1801BM1A), на этом микроадресе выполняется знаковое расширение байта в регистр результата, при этом временное значение флага **C** в промежуточном регистре флагов устанавливается нулевым и может быть использовано следующей инструкцией условного перехода:

```
sec ; установим флаг C movb R1, R0 ; флаг C не должен измениться bcc 1$ ; переход будет выполнен (неверно)
```

Значение флага **C** в реальном регистре **PSW** устанавливается всегда корректно, значение флага в промежуточном регистре влияет только на инструкции перехода.

```
sec ; установим флаг C movb R1, R0 ; флаг C не должен измениться mfps R2 ; бит 0 в R2 будет единичным (верно) bcc 1$ ; переход будет выполнен (неверно)
```

При выполнении любой инструкции (кроме MOVB xx, Rd и MFPS Rd) промежуточный регистр флагов перезаписывается из реального **PSW** и инструкции условного перехода начинают работать правильно

```
sec ; установим флаг C movb R1, R0 ; флаг C не должен измениться nop ; переход не будет выполнен (верно)
```

Микроадрес 0x51 используется инструкциями MOVB xx, Rd и MFPS Rd, а также инструкцией SWAB Rd (для выставления флагов N и Z по младшему байту результата), но инструкция SWAB предполагает сброс флага C, поэтому данная ошибка не проявляется.

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

11. Маркировка

Маркировка процессоров K1801BM1 в различные периоды их промышленного выпуска осуществлялась согласно начального ТУ и нескольких последующих изменений.

Начальное ТУ бК0.348.570-02ТУ-81	1.12.81 до 31.12.83	К1801ВМ1А - одна точка К1801ВМ1Б - две точки
Изменение ТУ №3 от 1.09.83г	1.01.84 до 31.12.89	К1801ВМ1А - одна точка К1801ВМ1Б - две точки К1801ВМ1В - три точки К1801ВМ1Г - четыре точки
Изменение ТУ №8 от 21.04.89г.	1.01.90	К1801ВМ1А - без точек К1801ВМ1Б - одна точка К1801ВМ1Г - две точки

Однокристальный микропроцессор К1801ВМ1	Version: 1.2
Техническое описание © 1801BM1@gmail.com	Date: 24-Oct-2020

12. Ссылки

- 1. Сборное описание K1801BMx http://vak.ru/doku.php/proj/bk/1801vm1
- 2. Статья о маркировке K1801BM1 http://sovietcpu.com/articles/69-label-1801
- 3. Тема о реверс-инжиниринге K1801BM1 http://zx-pk.ru/showthread.php?t=23978
- 4. Описание на 155la3.ru http://www.155la3.ru/k1801.htm
- 5. Википедия https://ru.wikipedia.org/wiki/1801BMx
- 6. ГОСТ 26765.51-86 Интерфейс МПИ http://rfgost.ru/gost/332002/download
- 7. Статья об ошибке в K1801BM1- https://m.habr.com/ru/post/471020/