
# JFET의 V-I 특성곡선

# ■ 회로개요

n-channel JFET-depletion 타입의 J2N3819의 특성곡선을 작성한다.

# ■ 회로해석

VD의 전압을 0V에서 15V까지 0.25 V 씩 선형적으로 증가시키면서 VG의 전압 을 0V에서 -3.5V까지 0.5V 단위로 선형 적으로 감소시킨다. JFET의 V-I 특성곡 선을 확인하기 위해 Markers의 Mark Current into Pin을 그림에서와 같이 JFET의 Drain에 배치한다.




# ■ 시뮬레이션 조건

소자의 특성곡선을 구하기 위해서는"DC Sweep"해석을 수행한다.


제1 Sweep는 VD의 전압을 0V에서 15V까지 0.25V씩 선형적으로 증가시키고 제2 Sweep는 VG의 전압을 0V에서 -3.5V까지 -0.5단위로 감소시킨다.

### ■ 시뮬레이션 결과



Probe를 사용하여 JFET의 VD와 ID에 대한 V-I 특성곡선을 얻을 수 있다.

# CS(COMMON-SOURCE) JFET



### ■ 회로개요

JFET를 사용한 Common Source 증폭회로로서 입력전압에 대한 출력전압의 증폭비를 구해보도록 하자.

### ■ 회로해석


CS JFET 증폭회로를 해석하기 위해서는 JFET의 transconductance GM을 먼저 알아야 한다. Schematics상에서 JFET를 클릭한 후 빨간색으로 바뀌면 Edit/Model/Change Instance Model을 선택한다. 모델 파라미터중에서 BTEA=1.35m이 transconductance GM에 해당한다. CS JFET 증폭회로에 대한 해석순서는 다음과 같다.

AC drain resistance = 3.6k // 10k = 2.65k Voltage Gain A = GM×AC drain resistance = 1.35m×2.65k = 3.58 JFET입력전압 = 1mV/(47k+1meg)×1meg = 0.955mV 교류출력전압 = JFET입력전압×Voltage Gain = 0.955mV×3.58 = 3.4189mV

# ■ 시뮬레이션 조건

Transient를 선택한 후 Run to time은 10ms를 입력한다.

# ■ 시뮬레이션 결과



교류 입력전압 V(in)에 대하여 약 3.5배의 교류 출력전압 V(out)가 출력됨을 알 수 있다.