

Création d'un projet sur Zedboard avec Vivado & Xilinx SDK

Création de la plateforme matérielle sur Vivado


1. Ouvrez Vivado 2017.2



2. Créez un nouveau projet, nommé lab2, dans C:/Temp/3610/matricule1_matricule21



- 3. Créez un projet RTL, en cochant Do not specify sources at this time
- 4. Ciblez le Zedboard Zyng Evaluation and Development Kit dans Boards




5. Dans le menu à gauche, cliquez sur Create Block Design, puis OK.

¹ Il est primordial de ne pas créer ce projet sur le réseau de Poly, aka sur votre bureau, dans *Mes documents*, ou n'importe où ailleurs dans X:\, afin de sauver votre temps et celui de votre chargé(e) de laboratoire, qui devra se déplacer lorsque vous aurez des problèmes pour vous dire exactement ce qui est écrit ici.

6. Le bouton + dans la nouvelle fenêtre *Diagram* vous permet maintenant d'ajouter ou d'activer des blocs au Zynq.




- 7. Ajoutez une instance de *Zynq7 Processing System*. Ceci permet d'activer le processeur ARM à deux cœurs² présents sur le Zedboard.
- 8. Cliquez sur *Run block automation* pour automatiser la connexion à la mémoire externe (les paramètres par défaut sont bons).
- 9. Double-cliquez sur l'instance créée, allez dans *Interrupts*, puis cochez *Fabric Interrupts* et *CoreO_nIRQ* pour permettre aux blocs du FPGA de générer des interruptions sur le processeur.




- 10. Créez 2 instances de *Fixed Interval Timer* (FIT), en cliquant sur *Run block automation* après chaque ajout.
- 11. Les FIT sont des timers très simples, qui ne font que lever un signal sur leur sortie *Interrupt* après un compte préprogrammé de cycles, en boucle. Modifiez leur configuration pour que le timer #0 lève son interruption à toutes les secondes et que le timer #1 lève son interruption aux 3 secondes (sachant qu'à l'étape précédente, vous avez connecté le bloc à une horloge de 100 MHz).
- 12. Ajoutez un bloc AXI GPIO. Modifiez sa configuration pour que l'interface GPIO soit connectée sur les switches du Zedboard (sws 8bits) et l'interface GPIO2 soit connectée aux LEDs du Zedboard. Cochez aussi l'option Enable interrupt puis automatisez la génération des connections.

² Notez que bien que le processeur ait 2 cœurs, un seul (le coeur #0) sera utilisé plus loin pour faire fonctionner μC.




- 13. Ajoutez un bloc *AXI Interrupt Controller*. Tel qu'expliqué dans l'énoncé du laboratoire, ce contrôleur permettra de faire le multiplexage des 3 signaux d'interruption des blocs préalablement générés dans la seule interruption privée au cœur utilisé du processeur ARM. Connectez sa sortie *irq* (disponible en cliquant sur le + du signal *interrupt*) à l'entrée *CoreO_nIRQ* du Zynq. Puis, automatisez la génération des connections.
- 14. Ajoutez une instance de *Concat*³ et modifiez là pour qu'elle ait 3 entrées. Connectez les sorties d'interruption des blocs FIT et GPIO aux entrées de cette instance, et sa sortie au port *intr* du contrôleur d'interruption AXI.
- 15. Votre diagramme de blocs devrait maintenant ressembler au diagramme en Annexe I.
- 16. Dans le panneau *Source*, faites un clic droit sur votre design et cliquez sur *Create HDL Wrapper*, puis OK.

³ Notez que *Concat* n'est qu'un moyen visuel de connecter plusieurs sorties indépendantes à un port d'entrée à plusieurs bits.



- 17. Cliquez sur *Generate Bitstream* dans le panneau de gauche. Cliquez sur Yes lorsque Vivado vous informe qu'il doit préalablement exécuter la synthèse du système. Démarrez autant de *jobs* en parallèle que possible. Le tout prendra quelques minutes.
- 18. Fermez la fenêtre apparaissant à la fin de la génération correcte du bitstream.
 - 19. Cliquez sur File->Export->Export Hardware et assurez-vous de cocher Include bitstream.




20. Vivado peut maintenant être fermé.

Création du BSP et début du développement sur Xilinx SDK

Ouvrez le *Xilinx SDK* (Menu Démarrer->Xilinx SDK 2017.2) et faites pointer la workspace vers C:\TEMP\3610\matricule1_matricule2\Lab2\Lab2\Lab2\sdk

À ce stade-ci, le Xilinx SDK un IDE basé sur la plateforme Eclipse devrait être ouvert, et une plateforme matérielle générée (design_1_wrapper_hw_platform_0 si vous avez gardé les noms par défaut). Cette plateforme matérielle contient essentiellement les informations de configuration matérielle faite dans Vivado, l'adresse des périphériques, etc. On veut maintenant créer un Board Support Package (BSP) contenant les drivers pour ces périphériques et par la suite créer notre projet se basant sur le BSP (luimême basé sur la plateforme matérielle importée de Vivado).


- 1. Cliquez sur File->New->Board Support Package.
- 2. Vérifiez que l'OS est bien à *standalone* (ceci est contre-intuitif, mais nous ajouterons manuellement les sources de μ C-OS II par la suite). Cliquez sur Finish.



- 3. Dans la fenêtre Board Support Package Settings qui apparaît :
 - a. À l'onglet standalone, vérifiez que stdin/stdout sont sur ps7 uart 1
 - b. À l'onglet ps7_cortexa9_0, ajoutez les paramètres de compilateur -00 -g3 -DDEBUG qui bien qu'optionnels, faciliteront grandement le déboguage.
- 4. Remarquez, dans le BSP créé (standalone_bsp_0->ps7_cortexa9_0->include), les fichiers xgpio.h, xintc.h et xparameters.h. Les deux premiers sont les headers des drivers GPIO et du contrôleur d'interruption AXI et documentent entre autres toutes leurs fonctions, alors que xparameters.h contient des définitions vers les adresses et configurations des différents périphériques. Notez par exemple les numéros d'interruptions des FIT et GPIO.

```
#define XPAR_FIT_TIMER_0 INTERRUPT_MASK 0X000001
#define XPAR_AXI_INTC_0 FIT_TIMER_0 INTERRUPT_INTR 0
#define XPAR_FIT_TIMER_1_INTERRUPT_MASK 0X0000002
#define XPAR_AXI_INTC_0 FIT_TIMER_1_INTERRUPT_INTR 1
#define XPAR_AXI_GPIO_0 IP2INTC_IRPT_MASK 0X0000004
#define XPAR_AXI_INTC_0 AXI_GPIO_0 IP2INTC_IRPT_INTR 2
```

5. Faites File->New->Application project, appelez-le lab2 et utilisez le BSP créé précédemment. Cliquez ensuite sur Finish




6. Un fichier helloworld.c devrait être créé dans ce nouveau projet. Vous pouvez tester que tout fonctionne en programmant d'abord le bitstream⁴, en ouvrant Putty⁵ sur le bon port série, puis en envoyant et exécutant le programme.



7. Allez dans Windows->Preferences puis General->Workspace et modifiez l'encodage par défaut des fichiers textes pour UTF-8.


⁴ Cette étape a besoin d'être refaite au *reset* du FPGA/à chaque nouvelle séance de lab., mais pas lorsque seul le logiciel est modifié.

⁵ Voir la partie « Affichage de la sortie du programme » de l'énoncé.



- 8. Copiez les fichiers fournis avec l'énoncé (le **contenu** du dossier src) dans le dossier des fichiers sources du projet Lab2 (*C:\TEMP\3610\1234567_9876543\Lab2\Lab2\sdk\Lab2\src*) et supprimez le fichier *helloworld.c*, qui n'est plus nécessaire.
- 9. Dans le SDK, faites un clic droit sur le projet *Lab2* -> Refresh.
- 10. Ouvrez le fichier Iscript.ld et ajoutez 2-3 zéros aux champs Stack et Heap Size.

Stack and Heap Sizes



11. Faites un clic droit sur le projet->Settings, puis dans C/C++ Build->Settings et ARM v7 gcc compiler->Directories, ajoutez ../src/ucos:




Diagramme final

