1 Lezione del 05-05-26

Nella scorsa lezione avevamo introdotto le porte logiche digitali, e alcune caratteristiche come le temporizzazioni di risposta, l'uso di potenza e il fan-in/fan-out.

1.1 Famiglie logiche

Veniamo adesso a trattare le **famiglie logiche**, cioè categorie di componenti elettronici digitali basati sulla stessa tecnologia, e quindi fra di loro interoperabili. Per interconnettere fra di loro porte appartenenti a più famiglie, avremo chiaramente bisogno di reti di *interfaccia*.

1.1.1 Tecnologia CMOS

La tecnologia per l'implementazione di famiglie logiche più importante che vediamo è quella **CMOS** (*Complementary Metal Oxide Semiconductor*), che permette di utilizzare sullo stesso substrato di silicio sia MOSFTET di tipo PMOS che di tipo NMOS, dalle caratteristiche elettriche simili.

Distinguiamo più famiglie della tecnologia CMOS:

- *CMOS complementare*, che vedremo nel dettaglio;
- *Logica pass-transistor*, che vedremo seppur in meno dettaglio;
- *Logica dinamica* e *pseudo NMOS*, che non vedremo.

Notiamo che esistono anche famiglie logiche basate sulla tecnologia bipolare, fra cui ad esempio la **TTL** (*Transistor-Transistor Logic*) o la **RTL** (*Resistor-Transistor Logic*), di cui era ad esempio parte l'inverter a carico resistivo. Non vediamo però queste famiglie in quanto sono state in larga parte soppiantate dal CMOS.

1.1.2 Inverter

Iniziamo la trattazione dei componenti digitali vedendo il più semplice, cioè l'**inverter**. Di base, l'inverter sarà un circuito disposto come segue:



Dove averemo un qualche tipo di interruttore comandato in tensione, che permetterà di far passare alternativamente corrente fra V_{cc} e ground. Campionando V_{out} prima di R, si ottiene effettivamente il comportamento di un inverter, dove a V_{in} positiva corrisponde V_{out} nulla.

Chiaramente dovrà valere, rispetto al comportamento dell'interruttore:

$$\begin{cases} V_{in} = 0\,\mathrm{V} \;\rightarrow\; \text{interruttore aperto} \\ V_{out} = V_{cc} \end{cases}, \quad \begin{cases} V_{in} = V_{cc} \;\rightarrow\; \text{interruttore chiuso} \\ V_{out} = 0\,\mathrm{V} \end{cases}$$

Il problema sarà quindi come implementare l'interruttore pilotato in tensione. A seconda della famiglia logica usata, la risposta più semplice sarà un transistore (BJT o MOSFET).

Infatti, abbiamo già visto l'inverter a carico resistivo NPN, e possiamo dire che anche i primi inverter realizzati in tecnologia MOSFET avevano la stessa topologia (cambiando solo la tipologia del transistor, e per le caratteristiche del MOSFET, trascurando la resistenza al segnale):



Ricordiamo brevemente le caratteristiche dei transistori BJT e MOSFET, abbiamo che la retta di carico sul nostro circuito sarà data da $\frac{V_{cc}}{R}$ dove R è la resistenza al V_{cc}. Questa andrà ad intercettare una curva di risposta del transistor, che sarà modulata in valore massimo dalla corrente (per il BJT) o la tensione (per il MOSFET) alla base (cioè la nostra V_{in}). Aumentando la tensione all'ingresso, quindi, in entrambi i casi si permette la conduzione di corrente da V_{cc} a ground, cioè si chiude il nostro "interruttore pilotato in tensione", che è esattamente ciò che volevamo fare.

In particolare, ricordiamo che nel caso BJT l'interruttore può considerarsi chiuso quando $V_{in} < V_\gamma$ e il transistor è in interdizione, mentre si considera come totalmente aperto quando $V_{in} = V_{cc}$, notando la piccola perdita data dalla tensione di saturazione $V_{CE,sat}$.

Una problematica data dall'implementazione degli inverter in questo modo è che quando la tensione V_{in} è a V_{cc}, cioè l'interruttore è chiuso e l'inverter ha uscita bassa, c'è conduzione di corrente da V_{cc} a R. Questo porta a dissipazione di potenza sulla resistenza R, proporzionale a V_{cc}^2. Tale situazione è inaccettabile nel caso in cui il risparmio energetico è una priorità.

Propioniamo allora una soluzione alternativa basata su 2 interruttori anziché uno:



In questo caso attivando selettivamente solo uno dei 2 interruttori si potrà collegare la V_{out} direttamente a V_{cc} o a massa, quindi implementando l'inverter senza conduzione

di corrente. La caratteristica che richiediamo all'interrutter sarà:

$$\begin{cases} V_{in} = 0\,\mathrm{V} \;\rightarrow\; \text{1 aperto, 2 chiuso} \\ V_{out} = V_{cc} \end{cases}, \quad \begin{cases} V_{in} = V_{cc}\,\mathrm{V} \;\rightarrow\; \text{1 chiuso, 2 aperto} \\ V_{out} = 0\,\mathrm{V} \end{cases}$$

Resta il problema di come implementare i 2 interruttori che rispettano questa caratteristica. Ricordiamo allora che i MOSFET PMOS e NMOS sono componenti effettivamente duali, cioè con caratteristiche identiche ma inverse. Questo ci permette di realizzare il seguente circuito:



Dove abbiamo un PMOS per interruttore 1, e un NMOS per interruttore 2. Prerogativa di questa configurazione sarà che le caratteristiche dei 2 MOSFET siano il più simmetriche possibile.

1.2 CMOS complementare

La tecnologia che abbiamo appena visto per l'inverter è quella che sta alla base della famiglia *CMOS complementare*.



Solitamente l'approccio adottato nella CMOS complementare è una generalizzazione dell'inverter, dove si creano due reti duali, una di PMOS e una di NMOS:

- La rete di PMOS viene detta *pull-up network* ed è collegata al V_{cc};
- La rete di NMOS viene detta *pull-down network* ed è collegata a massa.

Le due reti vengono messe in serie, e fra di loro si preleva la tensione di uscita V_{out}. Gli N ingressi delle reti pull-up e pull-down vengono invece messi a nodo comune e collegati agli N ingressi V_{in} di tutto il componente. L'obiettivo è di ottenere un comportamento che è simmetrico per la rete di pull-up e pull-down, che a stessi ingressi rispettivamente:

- O attaccano a V_{cc} staccando da massa (conduce la rete pull-up di PMOS);
- O attaccano a massa staccando da V_{cc} (conduce la rete pull-down di NMOS).

Conseguenza naturale di questa tecnologia è che abbiamo bisogno del doppio dei transistor per realizzare una data rete (infatti questi verranno a coppie PMOS-NMOS).

1.2.1 Analisi di circuiti in CMOS complementare

Iniziamo a vedere l'analisi dei circuiti digitali a tecnologia CMOS complementare, partendo dall'esempio dell'inverter. Ciò che vorremo ricavare è la funzione di trasferimento, o meglio la **VTC** (*Voltage Transfer Characteristic*) del circuito.

Chiamiamo quindi i_{DN} la corrente fra drain e source del transistore NMOS, e i_{DP} la corrente fra drain e source del transistore PMOS (notando che drain e source sono in posizioni invertite, cioè i drain stanno dalla parte della V_{out} e i source a V_{cc} e massa rispettivamente). In generale, se le caratteristiche delle reti di pull-down e pull-up sono simmetriche, dovrà valere:

$$i_{DN} = -i_{DP}$$

A partire dalla i_{DN} definiamo la V_{DSN}, cioè la differenza di potenziale fra drain e source dell'NMOS, e la V_{GSN}, cioè la differenza di potenziale fra gate e source dell'NMOS. Visto che il source del NMOS è a massa, abbiamo che valgono le corrispondenze:

$$V_{DSN} = V_{out}, \quad V_{GSN} = V_{in}$$

Ricordando quanto detto sul grafico delle risposte in corrente dei MOSFET (ad esempio in 16.0.4), vediamo allora che il grafico dell'NMOS risulta più comodo, in quanto rappresenta direttamente la risposta della V_{out} in funzione della V_{in}:



Vorremo quindi riportare la risposta del PMOS al primo quadrante (dove sta la risposta dell'NMOS). Facciamo ciò in 2 passaggi:

1. *Ribaltamento* della risposta del PMOS sul secondo quadrante, che può essere fatto come:
$$i_{DSP} = -i_{SDP} = -i_{DSN}$$

2. *Scostamento* della risposta del PMOS in maniera da riportarla sul primo quadrante, che può essere fatto come:
$$\begin{cases} V_{DSN} = V_{DSP} + V_{DD} \\ V_{DSP} = V_{DSN} - V_{DD} \end{cases}$$

Sul grafico questo ha il seguente aspetto, dove riportiamo in blu la i_{DN} e in rosso la $-i_{DP}$.



La soluzione del circuito sarà chiaramente data dalle intersezione di una coppia di curve (una per il PMOS e una per l'NMOS).

Nel caso particolare dell'inverter, abbiamo che la variabile di controllo sull'NMOS è la V_{in}, mentre sul PMOS è:

$$V_{GSP} = V_{GSN} - V_{CC} = V_{in} - V_{CC}$$

Tracciando il grafico sopra fissando un valore di V_{in}, ad esempio $1\,\mathrm{V}$ su una V_{CC} di $5\,\mathrm{V}$, otteniamo:



da cui è ancora più chiara l'intersezione in corrente che ci interessa (la V_{DSN}, o alternativamente $V_{DD} + V_{DSP}$, all'ascissa rappresenta la tensione V_{out} di uscita).

Infine, notiamo che spesso in elettronica la V_{CC} è detta V_{DD} (in quanto alimenta drain di MOSFET e non collettori di BJT).

1.2.2 Analisi dell'inverter in CMOS complementare

Iniziamo quindi l'analisi dell'inverter vero e proprio. Innanzitutto, ricordiamo le equazioni che ci interessano:

1. I parametri associati all'NMOS sono direttamente legati alla caratteristica di uscita del circuito:
$$\begin{cases} V_{DSN} = V_{out} \\ V_{GSN} = V_{in} \end{cases}$$

2. Ribaltiamo i parametri associati al PMOS in maniera tale da riportarli al primo quadrante:
$$\begin{cases} i_{DP} = -i_{DN} \\ V_{DSP} = V_{DSN} - V_{DD} \end{cases}$$

3. Esprimiamo le variabili di controllo (cioè le V_{GS}) dell'NMOS e del PMOS in funzione della V_{in}:
$$\begin{cases} V_{GSN} = V_{in} \\ V_{GSP} = V_{in} - V_{DD} \end{cases}$$

Distinguiamo quindi i diversi casi per la V_{in}, notando come si ripercuote sulle tensioni fra gate e source dei MOSFET, e quindi l'effetto sulla variabile di uscita:

1. $V_{in} \in [0, V_{TN}]$, $V_{GSN} \in [0, V_{TN}]$, $V_{GSP} \in [-V_{DD}, -V_{DD} + V_{TN}]$

NMOS interdetto, PMOS ohmico

In questo caso la caratteristica del PMOS è in conduzione (in quanto $V_{GSP} < 0$), mentre la caratteristica del NMOS è in interdizione (in quanto $V_{GSN} = 0$). Segue che l'unica intersezione possibile è:

$$\begin{cases} V_{DSN} = V_{DD} \\ V_{DSP} = 0 \end{cases} \implies V_{DSN} = V_{DSP} + V_{DD} = 0 + V_{DD}$$

Questo caso permane fino alla tensione di treshold, cioè finché $V_{in} < V_T$, in quanto l'NMOS non entra ancora in conduzione.

2. $V_{in} \in [V_T, V_{in1}^*]$, $V_{GSN} \in [V_T, V_{in1}^*]$, $V_{GSP} \in [V_T - V_{DD}, V_{in1}^* - V_{DD}]$



NMOS saturo, PMOS ohmico

In questo caso il PMOS resta in regione triodo, in quanto la tensione al gate è confrontabile con la V_T. L'NMOS è invece saturo, per cui si ha intersezione in un punto intermedio fra V_{DD} e $0\,\mathrm{V}$.

Questa situazione permane finché non si entra nella condizione di saturazione del PMOS, cioè finche non è rispettata:

$$V_{DSP} \geq V_{GSP} - V_{TP}$$

Ricordando che:

$$V_{DSP} = V_{DSN} - V_{DD} = V_{out} - V_{DD}, \quad V_{GSP} = V_{in} - V_{DD}$$

si ha:

$$V_{out} - V_{DD} \geq V_{in} - V_{DD} - V_{TP} \implies V_{out}\ geq V_{in} - V_{TP}$$

Chiamiamo la tensione in entrata V_{in} dove questo si verifica V_{in1}^* (per distinguerla, come vedremo da un altro punto dove accade una cosa simile per l'NMOS).

3. $V_{in} \in [V_{in1}^*, V_{in2}^*]$, $V_{GSN} \in [V_{in1}^*, V_{in2}^*]$, $V_{GSP} \in [V_{in1}^* - V_{DD}, V_{in2}^* - V_{DD}]$

NMOS saturo, PMOS saturo

Questa regione è l'intorno con centro esattamente a metà fra $0\,\mathrm{V}$ e V_{DD} (assunto $\mu_n = \mu_p$), cioè quello dove il picco raggiunto dalle caratteristiche del PMOS e dell'NMOS è uguale.

Come abbiamo anticipato, questa situazione permane finché il NMOS non esce dalla saturazione, cioè viene meno la condizione:

$$V_{GSN} \geq V_{GSN} - V_{TN}$$

Chiamiamo la tensione in entrata V_{in} dove questo si verifica V_{in2}^*.

4. $V_{in} \in [V_{in2}^*, V_{DD} + V_{TP}]$, $V_{GSN} \in [V_{in2}^*, V_{DD} + V_{TP}]$, $V_{GSP} \in [V_{in2}^* - V_{DD}, +V_{TP}]$



NMOS ohmico, PMOS saturo

In questo caso l'NMOS va in regione triodo, mentre il PMOS resta in saturazione. Questa situazione risulta quindi totalmente duale alla 2, e termina quando viene meno la condizione di conduzione del PMOS. Questo accade quando la V_{GSP} sale sopra V_{TP}, o alternativamente quando la V_{GSN} (e quindi V_{in} rispetta):

$$V_{in} = V_{DD} \text{è} V_{TP}$$

ricordando V_{TP} negativa.

5. $V_{in} \in [V_{DD} + V_{TP}, V_{DD}]$, $V_{GSN} \in [V_{DD} + V_{TP}, V_{DD}]$, $V_{GSP} \in [\text{è}V_{TP}, 0]$



NMOS ohmico, PMOS interdetto

Questa è la situazione in cui ci troviamo quandoil PMOS smette di condurre. Segue che si ha l'intersezione in $V_{out} = 0\,\text{V}$, in quanto:

$$\begin{cases} V_{DSN} = 0\,\text{V} \\ V_{DSP} = -V_{DD} \end{cases} \implies V_{DSN} = V_{DSP} + V_{DD} = -V_{DD} + V_{DD} = 0\,\text{V}$$

Abbiamo quindi individuato 5 regioni per descrivere il comportamento di questo circuito, controllando le conduzioni di conduzione e di saturazione di entrambi i MOSFET. Riguardo alle disuguaglianze che delimitano tali regioni abbiamo che che:

NMOS

- **Conduzione**: $V_{GSN} = V_{in} \geq V_{TN}$

$$\implies V_{in} \geq V_{TN}$$

- **Saturazione**: $V_{DSN} \geq V_{GSN} - V_{TN}$

$$\implies V_{out} \geq V_{in} - V_{TN}$$

PMOS

- **Conduzione**: $V_{GSP} \leq V_{TP}$

$$\implies V_{in} \leq V_{DD} + V_{TP}$$

- **Saturazione**: $V_{DSP} \geq V_{GSP} - V_{TP}$

$$\implies V_{out} \geq V_{in} - V_{TP}$$

Tracciamento della VTC

Dopo aver ricavato con esattezza quali sono le regioni che possiamo individuare per l'inverter in tecnologia CMOS, applichiamo le caratteristiche di uscita del PMOS e il NMOS per impostare i sistemi ad ogni regione. Quindi, risolviamo per ricavare un espressione della V_{out} in funzione della V_{in} in ogni regione. In altre parole, andiamo a calcolare analitcamente, e successivamente tracciare, la **VTC** (*Voltage Transfer Characteristic*).

I calcoli che seguono sono stati verificati tracciando la VTC nel Desmos reperibile in `https://www.desmos.com/calculator/917i39rpoz`.

Iniziamo quindi dall'impostare le caratteristiche dell'NMOS e del PMOS in funzione di V_{in} e V_{out}. Per fare ciò, ricordiamo, che i parametri dell'NMOS si riflettono direttamente nei parametri dell'inverter:

$$\begin{cases} V_{DSN} = V_{out} \\ V_{GSN} = V_{in} \end{cases}$$

mentre per il ribaltamento della caratteristica del PMOS si era imposto:

$$\begin{cases} i_{DP} = -i_{DN} \\ V_{DSP} = V_{DSN} - V_{DD} = V_{out} - V_{DD} \end{cases}$$

dove l'uguaglianza era in $i_{DP} = -i_{DN}$. Per risparmiarci un segno meno, prendiamo equivalentemente:

$$i_{DN} = i_{SP}$$

cioè la corrente al PMOS uscente dal source anziché dal drain.

Da queste considerazioni segue che le caratteristiche sono, trascurando il termine K (che assumiamo uguale per MOSFET PMOS e NMOS, e cancellerebbe nei sistemi):

- Per il NMOS:

$$\begin{cases} i_{DN} = \left((V_{in} - V_{TN}) V_{out} - \frac{V_{out}^2}{2} \right) & \text{(triodo)} \\ i_{DN} = \frac{1}{2} (V_{in} - V_{TN})^2 & \text{(saturazione)} \\ i_{DN} = 0 & \text{(interdizione)} \end{cases}$$

- Per il PMOS:

$$\begin{cases} i_{SP} = \left((V_{GSP} - V_{TP}) (V_{out} - V_{DD}) - \frac{V_{DSP}^2}{2} \right) & \text{(triodo)} \\ i_{SP} = \frac{1}{2} (V_{DSP} - V_{TP})^2 & \text{(saturazione)} \\ i_{SP} = 0 & \text{(interdizione)} \end{cases}$$

dove le equazioni sono le stesse viste in 16.0.3, con la differenza che la variabile per V_{SD} è V_{DSP} (cioè ha segno invertito nel primo termine della zona triodo). Imponendo il ribaltamento, e imponendo per la tensione al gate $V_{GSN} = V_{in} - V_{DD}$ (un altra delle equazioni cardine, che non abbiamo riportato in questa sezione) si ricava allora:

$$\begin{cases} i_{SP} = \left((V_{in} - V_{DD} - V_{TP})(V_{out} - V_{DD}) - \frac{(V_{out} - V_{DD})^2}{2} \right) & \text{(triodo)} \\ i_{SP} = \frac{1}{2}(V_{in} - V_{DD} - V_{TP})^2 & \text{(saturazione)} \\ i_{SP} = 0 & \text{(interdizione)} \end{cases}$$

A questo punto impostiamo i sistemi per ogni regione:

1. $V_{in} \in [0, V_{TN}]$, $V_{GSN} \in [0, V_{TN}]$, $V_{GSP} \in [-V_{DD}, -V_{DD} + V_{TN}]$

In questa situazione l'**NMOS** è *interdetto* e il **PMOS** in *triodo*, per cui il sistema si pone come

$$\begin{cases} i_{DN} = 0 & \text{(NMOS in interdizione)} \\ i_{SP} = \left((V_{GSP} - V_{TP})(V_{out} - V_{DD}) - \frac{V_{DSP}^2}{2} \right) & \text{(PMOS in triodo)} \end{cases}$$

Senza particolari sorprese, la soluzione è costante al V_{DD}, in quanto la i_{DN} fissa il punto in cui campioniamo la V_{DSN}:

$$r_1(V_{in}) = V_{DD} \ \{0 < V_{in} < V_{TN}\}$$

2. $V_{in} \in [V_T, V_{in1}^*]$, $V_{GSN} \in [V_T, V_{in1}^*]$, $V_{GSP} \in [V_T - V_{DD}, V_{in1}^* - V_{DD}]$

In questa situazione l'**NMOS** è in *saturazione* e il **PMOS** in *triodo*, per cui il sistema si pone come

$$\begin{cases} i_{DN} = \frac{1}{2}(V_{in} - V_{TN})^2 & \text{(NMOS in saturazione)} \\ i_{SP} = \left((V_{GSP} - V_{TP})(V_{out} - V_{DD}) - \frac{V_{DSP}^2}{2} \right) & \text{(PMOS in triodo)} \end{cases}$$

Si risparmia la soluzione del sistema, ma si ha che questo dà vita a una quadratica che risolve in:

$$r_2(V_{in}) = (V_{in} - V_{TP}) + \sqrt{(V_{in} - V_{DD} - V_{TP})^2 - (V_{in} - V_{TN})^2} \, \{V_{TN} < V_{in} < V_{in1}^*\}$$

Diamo quindi il valore della V_{in1}^*. Questo sarà dato imponendo la caratteristica della seconda regione uguale alla barriera della condizione:

$$V_{out} = V_{in} - V_{TP}$$

per la saturazione del PMOS, da cui:

$$V_{in1}^* = \frac{V_{TN} + V_{DD} + V_{TP}}{2}$$

3. $V_{in} \in [V_{in1}^*, V_{in2}^*]$, $V_{GSN} \in [V_{in1}^*, V_{in2}^*]$, $V_{GSP} \in [V_{in1}^* - V_{DD}, V_{in2}^* - V_{DD}]$
In questa situazione l'**NMOS** è in *saturazione* e il **PMOS** in *saturazione*, per cui il sistema si pone come

$$\begin{cases} i_{DN} = \frac{1}{2}\left(V_{in} - V_{TN}\right)^2 & \text{(NMOS in saturazione)} \\ i_{SP} = \frac{1}{2}\left(V_{in} - V_{DD} - V_{TP}\right)^2 & \text{(PMOS in saturazione)} \end{cases}$$

Questo sistema è il più semplice da risolvere (e sicuramente il più interessante per quanto riguarda la caratteristica dell'inverter). Abbiamo infatti che in questa regione la VTC è completamente verticale (faremo delle considerazioni in seguito riguardo a ciò).

Il valore della V_{in} nella retta verticale individuatà sarà:

$$r_3 = \frac{V_{DD} + V_{TP} + V_{TN}}{2} \ \{V_{out2} < y < V_{out1}\}$$

dove i parameteri V_{out2} e V_{out1} si calcolano a partire dall'equazione della regione 2 (già vista) e della regione 4 (che vedremo fra poco), valutate rispettivamente nei punti estremi V_{in2}^* e V_{in1}^*.

4. $V_{in} \in [V_{in2}^*, V_{DD} + V_{TP}]$, $V_{GSN} \in [V_{in2}^*, V_{DD} + V_{TP}]$, $V_{GSP} \in [V_{in2}^* - V_{DD}, +V_{TP}]$

NMOS ohmico, PMOS saturo

In questa situazione l'**NMOS** è in *triodo* e il **PMOS** in *saturazione*, per cui il sistema si pone come

$$\begin{cases} i_{DN} = \left(\left(V_{in} - V_{TN}\right) V_{out} - \frac{V_{out}^2}{2}\right) & \text{(NMOS in triodo)} \\ i_{SP} = \frac{1}{2}\left(V_{in} - V_{DD} - V_{TP}\right)^2 & \text{(PMOS in saturazione)} \end{cases}$$

Questo caso è esattamente il duale della regione 2, ma con i transistor scambiati di ruolo. Anche la soluzione del sistema ha soluzione simile:

$$r_4\left(V_{in}\right) = \left(V_{in} - V_{TN}\right) - \sqrt{\left(V_{in} - V_{TN}\right)^2 - \left(V_{in} - V_{DD} - V_{TP}\right)^2} \ \{V_{in2} < V_{in} < V_{DD} + V_{TP}\}$$

Anche qui possiamo dare il valore della V_{in2}^*. Questo sarà dato imponendo la caratteristica della quarta regione uguale alla barriera della condizione:

$$V_{out} = V_{in} - V_{TN}$$

per la saturazione dell'NMOS, per cui:

$$V_{in2}^* = \frac{V_{TN} + V_{DD} + V_{TP}}{2}$$

Vediamo quindi che $V_{in1}^* = V_{in2}^*$. Questa non è altro che un'affermazione alternativa del fatto che la VTC è verticale nella regione di saturazione sia del PMOS che dell'NMOS (cioè la regione 3);

5. $V_{in} \in [V_{DD} + V_{TP}, V_{DD}]$, $V_{GSN} \in [V_{DD} + V_{TP}, V_{DD}]$, $V_{GSP} \in [\text{è}V_{TP}, 0]$
In questa situazione l'**NMOS** è in *triodo* e il **PMOS** *interdetto*, per cui il sistema si pone come

$$\begin{cases} i_{DN} = \left((V_{in} - V_{TN}) V_{out} - \frac{V_{out}^2}{2} \right) & \text{(NMOS in triodo)} \\ i_{SP} = 0 & \text{(PMOS in interdizione)} \end{cases}$$

Questo caso è esattamente il duale della regione 1, ma con i transistor scambiati di ruolo. Anche la soluzione del sistema è banale, in quanto la i_{SP} fissa il punto in cui campioniamo la V_{DSP}:

$$r_5 (V_{in}) = 0 \ \{V_{DD} + V_{TP} < V_{in} < V_{DD}\}$$

Possiamo quindi tracciare le curve trovate per tracciare l'intera curva caratteristica della VTC:



dove sono state evidenziate tutte le regioni che vengono attraversate. Le righe verticali rappresentano rispettivamente le barriere, da sinistra verso destra:

$$V_{in} = V_{TN}, \quad V_{in} = V_{DD} - V_{TP}$$

mentre le righe diagonali rappresentano, sempre da sinistra verso destra:

$$V_{out} = V_{in} - V_{TP}, \quad V_{out} = V_{in} - V_{TN}$$

da cui notiamo ad esempio che si incontra la saturazione del PMOS prima della desaturazione dell'NMOS (transizioni fra 2 e 3, e fra 3 e 2).

Verticalità della regione 3

Come anticipato, facciamo delle considerazioni aggiuntive sulla regione 3. Questa ha la particolarità, nel caso ideale, di essere completamente verticale. Chiaramente non sarà questo il caso in un inverter reale, per via del fatto che si ha l'effetto modulazione di campo che introduce una piccola resistenza in serie al modello del MOSFET in conduzione.

Anche senza considerare l'effetto modulazione di campo, però, abbiamo delle considerazioni interessanti se trascuriamo la semplificazione che abbiamo fatto prima, cioè di dire:

$$K_n = K_p, \quad \left(\mu_n C_{ox} \frac{W}{L} = \mu_p C_{ox} \frac{W}{L}\right)$$

Vediamo l'effetto che questo ha nella regione 3. Il sistema si presenterà come:

$$\begin{cases} K_N(V_{GSN} - V_{TN})^2 = K_P(V_{GSP} - V_{TP})^2 \\ V_{GSN} = V_{in} \\ V_{GSP} = V_{in} - V_{DD} \end{cases} \implies K_N(V_{in} - V_{TN})^2 = K_P(V_{in} - V_{DD} - V_{TP})^2$$

che prendendo la radice ed evidenziando V_{in} dà:

$$V_{in} = \frac{\sqrt{K_p}(V_{DD} + V_{TP}) + \sqrt{K_n} V_{TN}}{\sqrt{K_n} + \sqrt{K_p}}$$

questa decade nella forma che avevamo visto prima, nel caso $K_n = K_p$:

$$K_n = K_p \implies V_{in} = \frac{V_{DD} + V_{TP} + V_{TN}}{2}$$

La cosa importante è che variare K_n e K_p varia l'equilibrio della VTC, cioè il punto in cui questa diventa approssimativamente verticale. Questo è chiaro notando che se $K_n > K_p$, il punto verticale viene "trascinato" verso sinistra nel grafico, cioè verso la regione vicina a $V_{in} = 0\,\mathrm{V}$. Viceversa, se si aumenta la K_p fino a $K_p > K_n$ accade il contrario.

Proprio per questo motivo nella maggior parte dei dispositivi reali si cerca di mantenere K_n e K_p costanti. Visto che questi sono effettivamente parametri sotto nostro controllo (in base alla larghezza e la lunghezza del canale del MOSFET), almeno nei circuiti integrati, mentre le vere costanti fisiche sono μ_n e μ_p, basta verificare:

$$\frac{\mu_n}{\mu_p} = \frac{\left(\frac{W}{L}\right)_P}{\left(\frac{W}{L}\right)_N}$$

che è una delle equazioni più importanti della microelettronica.