# 1 Lezione del 17-04-26

Nelle scorse lezioni abbiamo visto i transistor MOSFET a canale N, cioè che funzionavano formando un canale di elettroni liberi per la conduzione di elettroni da drain a source. Avevamo detto che questi entravano in conduzione per tensione di gate $V_{GS} \geq V_T$ tensione di threshold. Chiamiamo questi mosfet anche **NMOS** (*Negative Metal Oxide Semiconductor*), appunto per il fatto che si basano su un canale di portatori negativi (di tipo N).

### 1.0.1 Modulazione di canale

Avevamo detto che in regione di *saturazione* (che è quella che ci interessava per la logica digitale), la corrente nel MOSFET fra source e drain era determinata da:

$$i_{ds} = \mu_n C_{ox} \frac{W}{L} \frac{(V_{GS} - V_T)^2}{2} = K(V_{GS} - V_T)^2$$

che dava una caratteristica di uscita simile a quella del BJT. Come per il BJT, notiamo che la dipendenza è leggermente lineare all'aumentare di $V_{DS}$, presentando un effetto simile all'effetto di *Early* (visto in 10.1.5). Chiamiamo questo effetto *modulazione di canale*.

La modulazione di canale è determinata dal fatto che le caratteristiche assunte costanti nella lezione 15, e in particolare la lunghezza $\Delta L$ della giunzione PN formata dapo il punto di pinchoff, non portano a conduzione effettivamente costante ma che cresce leggermente al crescere della tensione applicata.

Possiamo modellizzare questo effetto introducendo un termine dipendente da $V_{DS}$ nella caratteristica di uscita in saturazione:

$$i_{ds} = \mu_n C_{ox} \frac{W}{L} \frac{(V_{GS} - V_T)^2}{2} = K(V_{GS} - V_T)^2(1 + \lambda v_{DS})$$

Notiamo quindi che, per $\Delta L >> L$ larghezza del canale, le caratteristiche di uscita formano un fascio di rette che passano per l'ascissa $-\frac{1}{\lambda}$, come avevamo visto per l'effetto di Early.

In ogni caso, come avevamo fatto nei BJT, trascureremo l'effetto modulazione di campo nei MOSFET (a volte detto *effetto Early dei MOSFET*) nei circuiti che studieremo.

### 1.0.2 Curva transcaratteristica

### 1.0.3 MOSFET a canale P

Finora abbiamo visto il MOSFET a canale N. Ne esiste un duale, che è il mosfet a **canale P**. Questo è disposto esattamente al contrario del MOSFET di tipo N, cioè è realizzato su un substrato di tipo N, e ha nodi source, e drain di tipo P.




L'idea è di creare un canale di conduttori P fra source e drain, imponendo una tensione negativa al gate.

Come era stato fra NPN e PNP, il MOSFET a canale P (*PMOS*) è l'esatto duale del MOSFET a canale N, per cui si hanno tutti gli stessi valori, ma cambiati di segno. Ad esempio:

- La $V_T$ del PMOS, che chiamiamo $V_{TP}$, sarà negativa in quanto il gate dovrà attirare verso l'alto le lacune nel substrato N. Avremo quindi:

$$V_T \leq 0$$

- La $V_{GS}$ dovrà anch'essa essere negativa (per le stesse motivazioni di cui sopra). Ne segue che il senso della disuguaglianza per la condizione è rovesciato:

$$V_{GS} \leq V_{TP}$$

- Anche la tensione fra source e drain sarà invertita ($V_{DS} < 0$), in quanto i portatori di carica saranno le lacune, e quindi lo spostamento delle cariche sarà concorde alla direzione della corrente convenzionale.

La caratteristica di saturazione del PMOS sarà quindi analoga, ma con segno invertito, a quella del NMOS:

$$i_{SD} = \mu_P C_{ox} \frac{W}{L} \frac{(V_{GS} - V_{TP})^2}{2}$$

con alcune differenze che però vanno notate:

1. Innanzitutto consideriamo $\mu_P$ anziché $\mu_N$, che abbiamo detto più volte è più piccola (le lacune sono in genere meno mobili degli elettroni);

2. C'è anche una differenza, in generale, fra le tensioni di threshold $V_{TN}$ e $V_{TP}$.

   Esistono dei processi (che abbiamo già anticipati) detti **CMOS** (*Complementary Metal Oxide Semiconductor*). Nei processi CMOS si usano paia complementari di PMOS e NMOS per effettuare funzioni logiche. In questo contesto dobbiamo avere MOSFET di entrambi i tipi che siano *effettivamente* complementari, cioè abbiano caratteristiche invertite ma uguali in modulo.

### 1.0.4 Simboli circuitali del MOSFET

Viste le varie tipologie, e la vasta gamma di applicazione, dei MOSFET, si ha una serie di simboli che vengono usati per rappresentarli nei circuiti.

| | JFET | Enhancement-mode MOSFET | | | | Depletion-mode MOSFET |
|---|---|---|---|---|---|---|
| | | Bulk explicitly tied to source | Exposed bulk terminal | Bulk connection not shown[note 1] | | Bulk explicitly tied to source |
| P-channel | |  | |  | | |
| N-channel | |  | | | | |

- Solitamente la rappresentazione con la freccia che indica la direzione della corrente (quella a destra nella colonna *"Bulk connection not shown"*) viene usata nei circuiti analogici;
- La rappresentazione senza freccia, e che distingue il PMOS con il pallino (quella a sinistra nella colonna *"Bulk connection not shown"*), viene invece usata nei circuiti digitali;
- Nei circuiti discreti, solitamente si usano MOSFET in package che già uniscono il morsetto body al morsetto source. Nei circuiti integrati, invece, il body è presente e si usano i simboli nella colonna *"Exposed bulk terminal"*.

Notiamo quindi che esistono altre tipologie di MOSFET che non abbiamo trattato, come i MOSFET a *svuotamento* e ad *arricchimento*, dove il costruttore ha giù ricavato un canale di conduzione che possiamo allargare o restringere a piacimento modulando la tensione di gate.

## 1.1 Modelli per il MOSFET

Iniziamo quindi a vedere i modelli che usiamo per approssimare il comportamento dei MOSFET, a partire dal modello ai *grandi segnali*.

- Per l'ipotesi di **saturazione**, abbiamo che il MOSFET si comporta da generatore di corrente controllato in tensione che obbedisce a:

  $$I_{DS} = K\frac{(V_{GS} - V_T)^2}{2}$$

  La resistenza fra gate e source viene posta ad infinito, e quindi il gate si comporta come un polo isolato.

  Vediamo il circuito per un NMOS, dove la corrente va da source a drain:

  Il PMOS è equivalente, ma con la corrente che va da drain a source:

  La *verifica* in questo caso si fa ponendo di trovarsi in zona di saturazione, cioè che sia rispettata:

  $$V_{DS} \geq (V_{GS} - V_T)$$

nel NMOS, e:

$$V_{DS} \leq (V_{GS} - V_T)$$

nel PMOS (con tutti i parametri $< 0$).

- Per l'ipotesi di regione **ohmica**, abbiamo che il MOSFET si comporta ancora da generatore di corrente controllato in tensione che obbedisce a:

  $$I_{DS} = K\frac{(V_{GS} - V_T)^2}{2}$$

  La resistenza fra gate e source viene posta ad infinito, e quindi il gate si comporta ancora come un polo isolato.

  Vediamo il circuito per un NMOS, dove la corrente va da source a drain:

  Il PMOS è equivalente, ma con la corrente che va da drain a source:

  La *verifica* in questo caso si fa ponendo di trovarsi in zona ohmica, cioè che sia rispettata:

  $$V_{DS} < (V_{GS} - V_T)$$

  nel NMOS, e:

  $$V_{DS} < (V_{GS} - V_T)$$

  nel PMOS (con tutti i parametri $< 0$).

### 1.1.1 Circuito di polarizzazione del MOSFET

Vediamo quindi come si possono creare reti di polarizzazione per far lavorare un MOSFET nella regione di saturazione.

**Rete a 3 resistori**

Potremmo pensare come primo circuito la classica rete a 3 resistenze con punto di bias dal $V_{cc}$:



In questo circuito la rete a sinistra (formata da $R_1$ e $R_2$) fa da partitore di tensione se la corrente $I_G = 0$ è nulla. In tal caso vale:

$$V_G = V_{cc}\frac{R_2}{R_1 + R_2} = V_{GS}$$

in quanto $V_S = 0$ (è direttamente collegata al ground).

Se la corrente $I_G$ è 0, per il MOSFET (che è un tripolo) dovrà valere:

$$I_G = 0 \implies I_D = I_S$$

e quindi:

$$V_{cc} = R_D I_D + V_{DS}$$

Abbiamo allora una retta di lavoro sul grafico tensione-corrente:

$$I_D = \frac{V_{cc}}{R_D} - \frac{V_{DS}}{R_D}$$

che sfruttando il modello analitico porta al sistema per il punto di quiescenza:

$$\begin{cases} I_D = \frac{V_{cc}}{R_D} - \frac{V_{DS}}{R_D} \\ I_D = K\frac{(V_{GS}-V_T)^2}{2} \end{cases}$$

**Rete a 4 resistori**

Una problematica della scorsa rete è che, al variare delle caratteristiche del MOSFET, si possono avere delle varazioni della caratteristica e quindi diverse intersezioni sulla retta di calcolo. Un modo per stabilizzare questa situazione è quello di introdurre una resistenza al source, quindi realizzare una rete a 4 resistori.




In questo caso avremo, che, con le stesse ipotesi di prima, la rete a sinistra fa da partitore:

$$V_G = V_{cc}\frac{R_2}{R_1 + R_2} = V_{GS}$$

A cambiare sarà la $V_{GS}$, in quanto il source non sarà più direttamente connesso al ground, ma presenterà una caduta su $R_S$:

$$V_S = R_S I_S = R_S I_D$$

sempre dal fatto che con $I_G = 0$, $I_D = I_S$ (tripolo), per cui:

$$V_{GS} = V_G - V_S = V_{cc}\frac{R_2}{R_1 + R_2} - R_S I_D$$

Notiamo quindi di aver ottenuto una retta per la tensione fra gate e source $V_{GS}$ che dipende da un certo parametro $\alpha$:

$$V_{GS} = \alpha - R_S I_D, \quad \alpha = V_{cc}\frac{R_2}{R_1 + R_2}$$

notiamo che questa interseca la corrente nulla in $\alpha$, e la tensione nulla in $\frac{\alpha}{R_S}$, per cui variando $R_S$ possiamo stabilizzare il punto di quiescenza della $V_S$ e il regime di operazione del MOSFET, anche al variare delle sue caratteristiche.

Continuando a risolvere il circuito, possiamo scrivere come prima $V_{cc}$ in funzione per trovare la retta di carico:

$$V_{cc} = R_D I_D + V_{DS} + R_S I_D = (R_D + R_S) I_D + V_{DS}$$

Abbiamo allora anche qui una retta di lavoro sul grafico tensione corrente:

$$I_D = \frac{V_{cc}}{R_D + R_S} - \frac{V_{DS}}{R_D + R_S}$$

Mettiamo quindi la retta di lavoro a sistema con la caratteristica del MOSFET, dove possiamo sostituire l'equazione per la $V_{GS}$ trovata prima:

$$\begin{cases} I_D = \frac{V_{cc}}{R_D+R_S} - \frac{V_{DS}}{R_D+R_S} \\ I_D = K\frac{(V_{GS}-V_T)^2}{2} \end{cases} \rightarrow \begin{cases} I_D = \frac{V_{cc}}{R_D+R_S} - \frac{V_{DS}}{R_D+R_S} \\ I_D = K\frac{(\alpha-R_S I_D-V_T)^2}{2} \end{cases}$$