

1 Lezione del 28-11-24

1.1 Descrizione in Verilog del ciclo fetch/execute

1.1.1 Fase di fetch

Abbiamo visto quali erano i formati di indirizzamento degli operandi delle istruzioni, e le sottoliste per le letture e scritture in memoria. Possiamo quindi descrivere in Verilog la fase di fetch del processore:

```
1 // fasi di fetch
2 fetch0 : begin
3     ADDR <= IP;
4     IP <= IP + 1;
5     MJR <= fetch1;
6     STAR <= readB;
7 end
8 fetch1 : begin
9     OPCODE <= APP[0];
10    STAR <= fetch2;
11 end
12 fetch2 : begin
13    MJR <= (OPCODE[7:5] == F0) ? fetch4:
14           (OPCODE[7:5] == F1) ? fetch4:
15           (OPCODE[7:5] == F2) ? F2fetch0:
16           (OPCODE[7:5] == F3) ? F3fetch0:
17           (OPCODE[7:5] == F4) ? F4fetch0:
18           (OPCODE[7:5] == F5) ? F5fetch0:
19           (OPCODE[7:5] == F6) ? F6_7fetch0:
20           /*(OPCODE[7:5] == F7)?*/F6_7fetch0;
21    STAR <= fetch3;
22 end
23 fetch3 : begin
24    STAR <= MJR;
25 end
26
27 [...]
28
29 // formati di fetch
30 F2fetch0 : begin
31    ADDR <= DP;
32    MJR <= F2fetch1;
33    STAR <= readB;
34 end
35 F2fetch1 : begin
36    SOURCE <= APP[0];
37    STAR <= fetch4;
38 end
39
40 F3fetch0 : begin
41    DEST_ADDR <= DP;
42    STAR <= fetch4;
43 end
44
45 F4fetch0 : begin
46    ADDR <= IP;
47    IP = IP + 1;
48    MJR <= F4fetch1;
49    STAR <= readB;
50 end
```

```

51 F4fetch1 : begin
52     SOURCE <= APP[0];
53     STAR <= fetch4;
54 end
55
56 F5fetch0 : begin
57     ADDR <= IP;
58     IP = IP + 2;
59     MJR <= F5fetch1;
60     STAR <= readW;
61 end
62 F5fetch1 : begin
63     ADDR <= {APP[1], APP[0]};
64     MJR <= F5fetch2;
65     STAR <= readB;
66 end
67 F5fetch2 : begin
68     SOURCE <= APP[0];
69     STAR <= fetch4;
70 end
71
72 F6_7fetch0 : begin
73     ADDR <= IP;
74     IP = IP + 2;
75     MJR <= F6_7fetch1;
76     STAR <= readW;
77 end
78 F6_7fetch1 : begin
79     DEST_ADDR <= {APP[1], APP[0]};
80     STAR <= fetch4;
81 end

```

Alla fine della fase di fetch saremo riusciti con successo a mettere:

- Il codice operativo dell'istruzione in OPCODE;
- L'operando immediato o in memoria dell'istruzione in SOURCE;
- L'operando destinatario in DEST_ADDR;
- IP sulla prossima istruzione da prelevare.

1.1.2 Fase di esecuzione

Nella fase di esecuzione, avremo quindi tutti gli operandi già inizializzati, e dovremo solo farli passare attraverso apposite reti combinatorie, o scegliere appositi stati di esecuzione del processore:

```

1 fetch4 : begin
2     MJR <= first_exec_state(OPCODE);
3     STAR <= fetch5;
4 end
5 fetch5 : begin
6     STAR <= MJR;
7 end
8
9 [...]
10
11 function[STATE_SIZE - 1:0] first_exec_state;
12     input[7:0] opcode;

```

```

13 first_exec_state = // istruzioni senza operandi
14                   (opcode == 8'B0000_0000) ? hlt:
15                   (opcode == 8'B0000_1001) ? nop:
16
17                   [...]
18
19                   /*      don't care      */ nvi;
20 endfunction

```

Notiamo che una trattazione più completa di quella fatta in questi appunti sulla struttura del calcolatore è fatta nella directory `verilog/11-24`, dove è disponibile un'implementazione Verilog di un semplice calcolatore, compreso processore e spazio di memoria. Il calcolatore è programmabile secondo l'istruzione set riportato in `verilog/11-24/instruction_set.txt`, sfruttando l'assemblatore scritto in Python in `verilog/11-24/assembler/assemble.py`. Sono inoltre disponibili una testbench e un file di impostazione per il pacchetto GTKWave che evidenzia il comportamento dei registri interni del processore e delle linee del bus.

Si nota che il calcolatore implementato ha un'architettura con indirizzi a 16 anziché 24 bit, in quanto dump di memoria da soli 16 KB sono più gestibili.

1.2 Interfacce

Veniamo adesso alla descrizione di interfacce che completano il calcolatore, cioè gli permettono di comunicare col mondo esterno. Le interfacce possono essere di due tipi principali:

- **Parallele:** un byte alla volta (quindi più bit *in parallelo*);
- **Seriali:** un bit alla volta.

Vedremo poi anche le interfacce per la conversione da **analogico a digitale** e viceversa, che trasformano da tensioni a gruppi di bit.

I collegamenti lato bus delle interfacce, come avevamo anticipato sono sempre uguali, mentre cambiano sul lato dispositivo.

1.2.1 Visione funzionale di un interfaccia

La visione funzionale di un interfaccia è quella dal punto di vista di chi deve interagirci, cioè come un insieme di registri su cui opererà il **processore**:

- **Receive Buffer Register (RBR):** registro dove si vanno a *leggere* informazioni **dall'interfaccia**;
- **Transmit Buffer Register (TBR):** registro dove si vanno a *scrivere* informazioni **all'interfaccia**.

1.2.2 Sincronizzazione processore-dispositivi

Eseguendo un programma che contiene sequenze di istruzioni **IN** o **OUT**, il processore non può sapere se fra una **IN** e l'altra (o fra una **OUT** e l'altra) il dispositivo ha prodotto nuovi dati (o se ha processato quelli inviati). Dovremo quindi implementare un doppio handshake, sia sul lato processore (*handshake "software"*) che sul lato hardware (*handshake "hardware"*).

Dotiamo quindi le interfacce di registri di stato:

- **Receive Status Register (RSR)**: contiene un bit di interesse, il flag **FI** di **ingresso pieno**;
- **Transmit Status Register (TSR)**: contiene un altro bit di interesse, il flag **FO** di **uscita vuota**.

I due flag FI e FO vengono controllati dall'interfaccia, e quindi impostati a 1 o a 0 quando questa rileva le condizioni opportune.

1.2.3 Ingresso dati a controllo di programma

Vediamo quindi un ciclo di ingresso dati. Si parte con FI a 0. Quando il dispositivo gestito dall'interfaccia scrive in RBR, l'interfaccia mette FI a 1. Questo segnala al processore che c'è un nuovo dato. A questo punto, quando il processore accede in lettura al registro RBR, l'interfaccia riporta FI a 0.

Notiamo che su due letture consecutive il processore è in **attesa attiva** finché non FI non si alza nuovamente. Esistono altri metodi di accesso in memoria che non richiedono l'attesa attiva da parte del processore, fra cui il meccanismo degli *interrupt* e il *DMA (Direct Memory Access)*.

1.2.4 Uscita dati a controllo di programma

Vediamo adesso un ciclo di uscita dati. Il flag FO parte a 0. L'interfaccia lo mette a 0 quando il processore scrive in TBR, per segnalare che il dispositivo non ha ancora elaborato. Quando il dispositivo accede a TBR per la lettura, FO torna a 0.