1 Lezione del 10-12-24

1.1 Conversione digitale/analogico e analogico/digitale

Finora abbiamo assunto che le interfacce lavorino solo e soltanto con segnali digitali. In verità nel mondo esterno al computer le grandezze variano su un una scala continua. Occoronno appositi convertitori, detti convertitori digitale/analogico e analogico/digitale.

La grandezza analogica che consideriamo è un voltaggi appartenente alla scala FSR (Full Scale Range) [5,30]V. Questa verrà convertita in un intero x rappresentato su N bit con $N \in \{8,16\}$. A seconda dell'interpolazione scelta, potremo distinguere fra:

- Conversione ubipolare: $v \in [0, FSR]$, $x \in [0, 2^N 1]$;
- Conversione bipolare: $v \in \left[-\frac{FSR}{2}, \frac{FSR}{2}\right]$, $x \in \left[-2^{N-1}, +2^{N-1}-1\right]$

1.1.1 Errori di conversione

Dato $K = \frac{FSR}{2^N}$, nel caso ideale vorremmo v = Kx. In realtà, avremo che $|v - Kx| \le \varepsilon$, con un ε dovuto a errori di conversione:

- Errore di non linearità;
- Errore di quantizzazione.

1.1.2 Tempi di risposta


I convertitori D/A sono praticamente "combinatori", e quindi estrememente veloci (pochi nanosecondi). I convertitori A/D, di contro, hanno tempi di risposta variabili in base alle architetture. Noi vedremo i convertitori ad **approssimazioni successive** (**SAR**), che hanno tempi di risposta di qualche centinaio di nanosecondi.

1.1.3 Convertitori unipolari/bipolari

I convertitori D/A che lavorano con i numeri naturali usano la stessa rappresentazione in codice binario a cui siamo abituati. I convertitori bipolari che lavorano con interi usano invece rappresentazioni in traslazione (detta appunto anche *binaria bipolare*), anziché in complemento a 2. Il numero intero x viene quindi rappresentato dal naturale $X = x + 2^{N-1}$. In ogni caso, per riportare in complemento a 2 basterà complementare il MSB, o analogamente sommare all'intero in questione 2^{n-1} .

1.2 Convertitore D/A

Un convertitore D/A può essere schematizzato come segue:



La linea superiore è collegata a tensione FSR, cioè il valore massimo (fondo scala) del convertitore. Si ha che, per resistenze parallele, la resistenza a destra di ogni ramo verticale (con le resistenze da 2R) vale 2R, e quindi la resistenza a sinistra del ramo vale R. Assunte le due resistenze da 2R a destra collegate a massa (come sarà con gli interruttori commutati a destra, che per adesso assumiamo), si ha che la corrente che passa su di esse sarà i_0 , quella che passa sulle due resistenze alla loro destra sarà $2i_0$, e quindi che la corrente che passa su ogni ramo verticale sarà il doppio della corrente che passa sul ramo verticale immediatamente a destra. Il valore di questa i_0 è dato prendendo la corrente che esce al nodo FSR, che sarà chiaramente:

$$i_n = \frac{FSR}{R}$$

e osservando che la corrente che passa sulla prima resistenza da 2R (quella collegata a massa) dovrà essere:

$$i_0 = \frac{FSR}{R} \cdot \frac{1}{2^n} = \frac{K}{R}$$

Vediamo velocemente che la cosa si mantiene anche commutando gli interruttori a sinistra. L'amplificatore operazionale mantiene l'uscita V_{out} a tensione:

$$V_{out} = \alpha \cdot (V^+ - V^-) = \alpha \cdot V^-$$

visto che che la linea V^+ è collegata a massa. Allo stesso tempo, dal lato sinistro dell'amplificatore, la resistenza $R_{\rm gain}$ (che vedremo in seguito ha valenza, assieme alla resistenza R_{offset} , per la correzione dell'errore di non linearità del convertitore), ci fornisce:

$$V_{out} = R_{gain} \cdot i_a + V^-$$

da cui:

$$R_{gain} \cdot i_a + V^- = \alpha \cdot V^-, \quad R_{gain} \cdot i_a = V^-(\alpha - 1) \implies V^- = \frac{R_{gain} \cdot i_a}{\alpha - 1}$$

da cui, con $\alpha >> 1$, $V^- \approx 0$, cioè molto vicina a massa.

Si ha quindi che la corrente che passa sulla linea V^- vale:

$$i = i_0 \cdot x_0 + 2i_0 \cdot x_1 + 4i_0 \cdot x_2$$

che è esattamente il naturale codificato da $X = \{x_2x_1x_0\}$, cioè su 3 cifre. Potremo infatti generalizzare a un numero n di cifre arbitrario:

$$i = i_0 \cdot x_0 + 2i_0 \cdot x_1 + \dots + 2^{n-1}i_0 \cdot x_{n-1} = i_0 \sum_{i=0}^{n-1} 2^i \cdot x_i = i_0 \cdot X$$

Infine, sostituendo il valore ricavato prima per i_0 , otteniamo:

$$i = \frac{K}{R} \sum_{i=0}^{n-1} 2^i \cdot x_i = \frac{K}{R} \cdot X$$

Vediamo allora come i resistori $R_{\rm gain}$ e $R_{\rm offset}$ influenzano il segnale V_{out} in uscita, e come la tensione V_{pol} trasforma il comportamento del convertitore da unipolare a bipolare. Sostituendo la formula trovata prima per V^- nell'equazione dell'amplificatore operazionale, si trova immediatamente:

$$V_{out} = \alpha \cdot \frac{R_{gain} \cdot i_a}{\alpha - 1}$$

che assumendo come prima $\alpha >> 1$ restituisce:

$$V_{out} = R_{qain} \cdot i_a$$

cioè la resistenza R_{gain} funge da fattore di scala per il voltaggio V_{out} in uscita. Impostando poi il bilancio delle correnti al nodo A, si ottiene:

$$i = \frac{K}{R} \cdot X = \frac{V_{out}}{R_{\rm gain}} + \frac{V_{pol}}{R_{\rm offset}} \implies V_{out} = R_{\rm gain} \left(\frac{K}{R} \cdot X - \frac{V_{pol}}{R_{\rm offset}}\right)$$

da cui notiamo che la resistenza $R_{\rm offset}$ regola l'intercetta, e la resistenza $R_{\rm gain}$ la pendenza della retta che lega X a V_{out} . Inoltre, impostando $V_{pol}=0$ si ottiene un **converitore unipolare**, mentre impostando $V_{pol}=\frac{FSR}{2}$ si ottiene un **converitore bipolare**.

Anche se non si considerano resistori e amplificatori operazionali come componenti combinatori, il circuito è effettivamente "combinatorio" nel senso che ha tempi di risposta estremamente veloci. Il problema è però quello delle transizioni multiple dello stato di uscita: questo si risolve attraverso un filtro *passa-basso* in uscita.

In Verilog, un implementazione semplificata di un convertitore D/A può essere la seguente, che emula un segnale analogico usando variabili di tipo real:

```
// un convertitore digitale-analogico a 3 bit di controllo e fondo
// scala a 10 volts
module digital_analog_converter(x2_x0, a_out);
input[2:0] x2_x0;
output real a_out;

parameter real FSR = 10;
parameter real K = FSR / (2 ** 3);

always @(*) begin
a_out = x2_x0 * K;
end
endmodule
```

1.2.1 Interfaccia per la conversione D/A

Vediamo un'interfaccia parallela per l'operazione di un convertitore D/A. Sul lato di uscita non si avranno handshake, in quanto il convertitore è in sé più veloce del clock del processore.

```
1 // un'interfaccia di conversione digitale-analogico
2 module digital_analog_interface(s_, iow_, d7_d0, a_out);
   input s_, iow_;
   input [7:0] d7_d0;
   output real a_out;
    wire[7:0] byte_out;
8
   parallel_out p_out(
9
     .s_(s_), .iow_(iow_),
10
     .d7_d0(d7_d0),
11
12
      .byte_out(byte_out)
13
14
    digital_analog_converter dac (
16
     .x7_x0(byte_out),
17
      .a_out(a_out)
  );
18
19 endmodule
```

1.3 Convertitore A/D

Descriviamo un particolare tipo di convertitori A/D detto convertitore ad **approssimazioni successive** (alternative potrebbero essere i convertitori *paralleli* o i convertitori *a rampa*, anch'essi basati su comparatori). Il cuore di un convertitore di questo tipo è una rete sequenziale detta **SAR** (Successive Approximation Register). L'uscita del SAR viene fatta passare attraverso un convertitore D/A dello stesso tipo dell'A/D, e confrontata attraverso un **comparatore** con l'ingresso corrente in modo da migliorare la previsione, in quella che è effettivamente una **ricerca logaritmica** (o *binaria* o *dicotomica*). In particolare, ad ogni iterazione della ricerca si ricava il valore di un singolo bit, per cui n bit richiedono n iterazioni. Lato processore, il SAR dovrà implementare inoltre un handshake, che scegliamo soc/eoc.

Una descrizione in linguaggio Verilog della SAR potrebbe essere la seguente. Si noti che si presentano due versioni: il problema della prima è che abbiamo bisogno di un nuovo stato per ogni iterazione di aggiornamento di RBR; si introducono quindi nella seconda versione un registro COUNT e una rete combinatoria per il calcolo dei bit di RBR.

```
1 // un convertitore analogico-digitale ad approssimazioni successive
2 // a 8 bit e fondo scala a 10 volts
3 module analog_digital_converter(reset_,
                                 v, x7_x0, digit
                                  soc, eoc);
   input reset_;
6
   input real v;
7
   output [7:0] x7_x0;
8
   input soc;
9
10
   output eoc;
   parameter real FSR = 10;
parameter real K = FSR / (2 ** 8);
```

```
14
    wire i7_i0;
15
    assign x7_x0 = i7_i0;
16
17
18
    wire a_out;
19
    digital_analog_converter #(.FSR(FSR)) dac (
20
     .x7_x0(i7_i0), .a_out(a_out)
21
    );
22
23
    wire digit;
24
    assign digit = v > (a_out - K / 2) ? 1'B1 : 0'B0;
25
27
   wire sar_clock;
   initial sar_clock = 0;
28
   always @(*) #1 sar_clock = ~sar_clock;
   successive_approximation_register sar (
31
     .clock(sar_clock), .reset_(reset_),
32
     .x7_x0(i7_i0), .digit(digit),
33
      .soc(soc), .eoc(eoc)
34
   );
35
36 endmodule
38 // prima implementazione registro SAR
39 module successive_approximation_register(clock, reset_,
                                             x7_x0, digit,
                                              soc, eoc);
41
   input clock, reset_;
42
   input real v;
43
   output[7:0] x7_x0;
44
   input digit;
45
   input soc;
46
   output eoc;
47
49
   reg[7:0] RBR;
50
   assign x7_x0 = RBR;
51
52
   reg EOC;
   assign eoc = EOC;
53
54
   reg[3:0] STAR;
55
    localparam
56
      s0 = 0,
57
      s1 = 1,
58
      s2 = 2,
59
      s3 = 3,
      s4 = 4,
61
      s5 = 5,
62
      s6 = 6,
63
      s7 = 7,
64
      s8 = 8,
65
     s9 = 9,
66
     s10 = 10;
67
68
   always @(reset_ == 0) #1 begin
     STAR <= s0;
     EOC <= 1;
71
72
    end
73
```

```
always @(posedge clock) if(reset_ == 1) #3 begin
       casex (STAR)
75
         s0 : begin
76
           EOC <= 1;
77
           STAR \le (soc == 1) ? s1 : s0;
78
79
         s1 : begin
80
           RBR <= 8'B1000_0000;
81
          EOC <= 0;
82
           STAR <= s2;
83
84
         end
         s2 : begin
85
          RBR <= {alpha, 'B100_0000};</pre>
86
           STAR <= s3;
         end
89
         s3 : begin
          RBR <= {RBR[7], alpha, 'B10_0000};</pre>
90
           STAR <= s4;
91
         end
92
         s4 : begin
93
           RBR <= {RBR[7:6], alpha, 'B1_0000};</pre>
94
           STAR <= s5;
95
96
         end
         s5 : begin
           RBR <= {RBR[7:5], alpha, 'B1000};</pre>
           STAR \le s6;
100
         end
         s6 : begin
101
          RBR <= {RBR[7:4], alpha, 'B100};</pre>
102
           STAR <= s7;
103
         end
104
         s7 : begin
105
          RBR <= {RBR[7:3], alpha, 'B10};</pre>
106
           STAR <= s8;
107
         s8 : begin
          RBR <= {RBR[7:2], alpha, 'B1};</pre>
111
           STAR \le s9;
112
         end
         s9 : begin
113
          RBR <= {RBR[7,1], alpha};</pre>
114
           STAR <= s10;
115
116
         s10 : begin
117
           STAR \le (soc == 0) ? s0: s10;
         end
       endcase
121
     end
122 endmodule
124 // seconda implementazione registro SAR, piu' compatta
module successive_approximation_register(clock, reset_,
                                                x7_x0, digit,
126
                                                soc, eoc);
127
    input clock, reset_;
128
    input real v;
    output [7:0] x7_x0;
131
   input digit;
132
   input soc;
output eoc;
```

```
134
     reg[7:0] RBR;
135
     assign x7_x0 = RBR;
136
137
138
     reg EOC;
     assign eoc = EOC;
139
140
    reg[2:0] COUNT;
141
142
    reg[1:0] STAR;
143
144
    localparam
      s0 = 0,
145
      s1 = 1,
146
      s2 = 2,
148
       s3 = 3;
    always @(reset_ == 0) #1 begin
150
     STAR <= s0;
151
       COUNT <= 7;
152
      EOC <= 1;
153
    end
154
155
156
    function[7:0] newbyte;
       input [7:0] rbr;
       input digit;
       input[2:0] count;
       casex(count)
160
                                  digit, 'B100_0000};
         7: newbyte = {
161
         6: newbyte = {rbr[7], digit, 'B10_0000};
162
         5: newbyte = {rbr[7:6], digit, 'B1_0000};
163
         4: newbyte = {rbr[7:5], digit, 'B1000};
164
         3: newbyte = {rbr[7:4], digit, 'B100};
165
         2: newbyte = {rbr[7:3], digit, 'B10};
166
         1: newbyte = {rbr[7:2], digit, 'B1};
167
         0: newbyte = {rbr[7:1], digit};
169
       endcase
170
     endfunction
171
     always @(posedge clock) if(reset_ == 1) #3 begin
172
      casex(STAR)
173
        s0 : begin
174
         EOC <= 1;
175
           COUNT <= 7;
176
           STAR \le (soc == 1) ? s1 : s0;
177
178
         s1 : begin
179
         RBR <= 8'B1000_0000;
          EOC <= 0;
181
          STAR <= s2;
182
183
        end
        s2 : begin
184
         RBR <= newbyte(RBR, digit, COUNT);</pre>
185
          COUNT <= COUNT - 1;
186
          STAR \leftarrow (COUNT == 0) ? s3 : s2;
187
188
         s3 : begin
           STAR \le (soc == 0) ? s0 : s3;
         end
192
       endcase
193 end
```

194 endmodule

1.3.1 Interfaccia per la conversione A/D

Vediamo un'interfaccia parallela per l'operazione di un convertitore A/D. Lato processore si implementerà, come abbiamo visto, un handshake soc/eoc.

Un'implementazione in Verilog può essere la seguente:

```
1 // un'interfaccia di conversione analogico-digitale
2 module analog_digital_converter(clock, reset_,
                                    s_, ior_, iow_, a0, d7_d0,
                                    v);
    input clock, reset_;
5
   input reset_;
   input s_, ior_, iow_;
   input a0;
9
   inout d7_d0;
   input real v;
10
11
   reg SOC;
12
13
    wire e_x, e_s, e_e;
14
   hs_parallel_in_comb comb (
15
     .s_(s_), .ior_(ior_), .iow_(iow_), .a0(a0),
16
      .e_x(e_x), .e_s(e_s), .e_e(e_e)
17
18
19
20
    wire[7:0] rbr;
21
    wire eoc;
22
    analog_digital_converter adc (
23
     .reset_(reset_),
24
      .v(v), .x7_x0(rbr),
25
      .soc(SOC), .eoc(eoc)
26
27
28
   always @(posedge e_s) #1
30
    SOC <= d7_d0[1];
31
    assign d7_d0[0] = e_e ? eoc : 'HZ;
32
    assign d7_d0 = e_x ? rbr : 'HZ;
33
34 endmodule
35
module analog_digital_comb(s_, ior_, iow_, a0, e_x, e_s, e_e);
37
    input s_, ior_, iow_, a0;
38
    output e_x, e_s, e_e;
    assign \{e_x, e_s, e_e\} = (\{s_, ior_, iow_, a0\} == 3'B0010) ? 'B001:
                               \{\{s_{,}, ior_{,}, iow_{,}, a0\} == 3'B0100\}? 'B010:
                               \{\{s_{,} ior_{,} iow_{,} a0\} == 3'B0011\} ? 'B100:
42
                                                            */ 'B000;
                                            don't care
                               /*
43
44 endmodule
```