5. 조합논리회로

논리회로실습

부경대 컴퓨터 인공지능공학부 최필주

목차


• 가산기/감산기

MUX

Decoder

가산기/감산기

- 반가산기(HA, half-adder)
 - 두 비트의 덧셈 수행 → 출력: Sum, Carry




■ 진리표, 논리식, 논리회로

입력		출	력
A	В	S	C
0	0	0	0
0	1	1	$\begin{array}{c c} 0 \\ 0 \end{array}$
1	0	1	0
1	1	0	1

$$S = \bar{A}B + A\bar{B} = A \oplus B$$


$$C = A \cdot B$$



- 전가산기(FA, full-adder)
 - 세 비트의 덧셈 수행 → 출력: Sum, Carry

■ 진리표, 논리식

입력		·돌	력	
A	В	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



$$S = A \oplus B \oplus C_{in}$$


A BC	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$C_{out} = AB + BC_{in} + C_{in}A$$

• HA(half-adder) vs. FA(full-adder)

$$\begin{array}{cccc}
 & 1 & & 1 \\
 + & 0 & & + & 1 \\
\hline
 & 0 & 1 & & 1 & 0
\end{array}$$

<한 자리 2진수를 더할 때>



<두 자리 이상의 2진수를 더할 때>


- 전가산기(FA, full-adder)
 - 논리식
 - $S = A \oplus B \oplus C_{in}$
 - $C_{out} = AB + BC_{in} + C_{in}A = AB + C_{in}(A + B) = AB + C_{in}(A \oplus B)$
 - 논리회로 구현 2: HA × 2, 2-input OR
 - 1st HA

$$-S'=A \oplus B$$


- -C'=AB
- 2nd HA

$$-S = S' \oplus C_{in} = (A \oplus B) \oplus C_{in}$$

- $-C'' = S' \cdot C_{in} = (A \oplus B) \cdot C_{in}$
- OR
 - $-C' + C'' = AB + C_{in}(A \oplus B)$




- 병렬가산기(Parallel-adder)
 - FA를 여러 개 병렬로 연결
 - 2비트 이상의 수를 더할 때 사용
 - 예) 4비트 덧셈 $\{C_4S_3S_2S_1S_0\} = \{A_3A_2A_1A_0\} + \{B_3B_2B_1B_0\}$





- 수행하려는 기능
 - 4비트 값 두 개를 더함

- 명세
 - 입력: i_A(4), i_B(4) → SW
 - 출력: o_S(4), o_C(1) → LED
 - 수행 기능
 - 두 입력을 더한 값을 출력
 - 모듈명: Add4b




● 구조 설계






- RTL 설계
 - HA.v




module $HA(i_A, i_B, o_S, o_C)$; input i_A, i_B ; output o_S ; output o_C ; assign $o_S = i_A \land i_B$; assign $o_C = i_A \& i_B$; endmodule




● RTL 설계

■ FA.v




```
module HA(i_A, i_B, i_C, o_S, o_C);
input i_A, i_B, i_C;
output o_S, o_C;
wire HA0_o_S, HA0_o_C;
wire HA1_o_S, HA1_o_C;
HA HA0(i_A, i_B, HA0_o_S, HA0_o_C);
HA HA1(HA0_o_S, i_C, HA1_o_S, HA1_o_C);
assign o_S = HA1_o_S,
     o_C = HA0_o_C | HA1_o_C;
endmodule
```




● RTL 설계

Add4b.v




```
module Add4b(i_A, i_B, o_S, o_C);
input [3:0] i_A, i_B;
output wire [3:0] o_S;
output wire o_C;
wire [2:0] cout;
FA FA0(i_A[0], i_B[0], 1'b0, o_S[0], cout[0]);
FA FA1(i_A[1], i_B[1], cout[0], o_S[1], cout[1]);
FA FA2(i_A[2], i_B[2], cout[1], o_S[2], cout[2]);
FA FA3(i_A[3], i_B[3], cout[2], o_S[3], o_C);
endmodule
```



- RTL 검증 testbench module
 - tb_Add4b.v

```
module tb_Add4b;
         [3:0]
                   Add_i_A;
reg
         [3:0]
                   Add_i_B;
reg
                   Add i C;
reg
wire[3:0] Add_o_S;
         Add_o_C
Wire
Add4b U0(Add_i_A, Add_i_B, Add_o_S, Add_o_C);
initial
Begin
         Add i C = 0;
          Add_i A = 4'b1010; Add_i B = 4'b1100;
         #10 Add_i_A = 5; Add_i_B = 7;
         #10 Add_i_A = 9; Add_i_B = 8;
endmodule
```




● FPGA 구현 – pin 설정

Table 3-6 Pin Assignments for Slide Switches

Signal Name	FPGA Pin No.	Description	I/O Standard
SW[0]	PIN_AB12	Slide Switch[0]	3.3V
SW[1]	PIN_AC12	Slide Switch[1]	3.3V
SW[2]	PIN_AF9	Slide Switch[2]	3.3V
SW[3]	PIN_AF10	Slide Switch[3]	3.3V
SW[4]	PIN_AD11	Slide Switch[4]	3.3V
SW[5]	PIN_AD12	Slide Switch[5]	3.3V
SW[6]	PIN_AE11	Slide Switch[6]	3.3V
SW[7]	PIN_AC9	Slide Switch[7]	3.3V
SW[8]	PIN_AD10	Slide Switch[8]	3.3V
SW[9]	PIN_AE12	Slide Switch[9]	3.3V


Table 3-8 Pin Assignments for LEDs


Signal Name	FPGA Pin No.	Description	I/O Standard
LEDR[0]	PIN_V16	LED [0]	3.3V
LEDR[1]	PIN_W16	LED [1]	3.3V
LEDR[2]	PIN_V17	LED [2]	3.3V
LEDR[3]	PIN_V18	LED [3]	3.3V
LEDR[4]	PIN_W17	LED [4]	3.3V
LEDR[5]	PIN_W19	LED [5]	3.3V
LEDR[6]	PIN_Y19	LED [6]	3.3V
LEDR[7]	PIN_W20	LED [7]	3.3V
LEDR[8]	PIN_W21	LED [8]	3.3V
LEDR[9]	PIN_Y21	LED [9]	3.3V



FPGA 구현

Program






추가 연습

- FA를 HA 없이 직접 구현하기
 - FA의 논리식
 - $S = A \oplus B \oplus C_{in}$
 - $C_{out} = AB + BC_{in} + C_{in}A = AB + C_{in}(A + B) = AB + C_{in}(A \oplus B)$

■ HA를 사용한 것과 없이 사용한 것 중 어느 것이 더 효과적일까?

'감산기(Subtractor)

- 병렬가감산기(Parallel-adder/subtractor)
 - 병렬 가산기에 XOR를 추가하여 감산(뺄셈) 기능 추가




•
$$S = 0$$
일 때: $\{C_4S_3S_2S_1S_0\} = \{A_3A_2A_1A_0\} + \{B_3B_2B_1B_0\} + 0$
• $S = 1$ 일 때: $\{C_4S_2S_2S_4S_0\} = \{A_2A_2A_4A_0\} + \{\overline{B_2}\overline{B_2}\overline{B_2}\overline{B_2}\overline{B_2}\} + 1$


•
$$S = 1$$
일 때: $\{C_4S_3S_2S_1S_0\} = \{A_3A_2A_1A_0\} + \{\overline{B_3}\ \overline{B_2}\ \overline{B_1}\ \overline{B_0}\} + 1$
= $\{A_3A_2A_1A_0\} + (-\{B_3B_2B_1B_0\})$

● RTL 설계

AddSub4b.v



```
module AddSub4b(i_A, i_B, i_fSub, o_S, o_C);
input [3:0] i_A, i_B;
input i_fSub;
output wire [3:0] o_S;
output wire o_C;
wire [2:0] cout;
FA HA0(i_A[0], i_B[0] ^ i_ fSub, i_ fSub, o_S[0], cout[0]);
FA HA1(i_A[1], i_B[1] ^ i_ fSub, cout[0], o_S[1], cout[1]);
FA HA2(i_A[2], i_B[2] ^ i_ fSub, cout[1], o_S[2], cout[2]);
FA HA3(i_A[3], i_B[3] ^ i_ fSub, cout[2], o_S[3], o_C);
endmodule
```



산술 연산자

- 산술 연산의 필요성
 - 더하거나 뺄 때마다 가산기/감산기를 설계해야 할까?
- 산술 연산자의 종류

연산자	의미	사용 예	비고
+	덧셈	add = a + b	
-	뺄셈	sub = a - b	
*	곱셈	mul = a * b	FPGA에서는 DSP로 구현됨(* 사용 가능)
/	나눗셈	div = a / b	시뮬레이션에서만 사용 가능
%	나머지(modulus)	rem = a % b	시뮬레이션에서만 사용 가능


추가 연습

● 가감산기를 산술 연산자를 이용하여 나타내보기

MUX

'멀티플렉서(Multiplexer, MUX)

- 여러 개의 값 중 하나를 선택하여 출력하는 회로
 - 2×1 MUX: 2개의 값 중 하나를 선택하여 출력




■ 조건 연산자로 표현 가능 → F=B?C:A


멀티플렉서(Multiplexer, MUX)

- 고려 사항
 - Verilog 표현 B?C: A와 AB'+BC는 동일한가?
 - B?C: A로 표현 시: 2x1 MUX 소자로 구성됨
 - AB'+BC로 표현 시: AND, OR, NOT 게이트들의 조합으로 구성됨

멀티플렉서(Multiplexer, MUX)

- 고려 사항
 - Verilog 표현 B?C: A와 AB'+BC는 동일한가?
 - F = AB'+BC의 회로도 및 타이밍도






- 타이밍도의 가정
 - 각 gate의 delay는 10ns
 - A=1, C=1

멀티플렉서(Multiplexer, MUX)

- 고려 사항
 - Verilog 표현 B?C: A와 AB'+BC는 동일한가?
 - Glitch를 제거한 MUX



- B와 상관없이 A=C=1이면 F=1로 하는 회로 추가
- → MUX로 표현 가능한 경우(신호 선택)에는 반드시 MUX로 표현

• C에서의 표현과 비교

C에서의 비슷한 표현	Verilog 내에서의 표현
result = C ? A : B	assign result = C? A: B;
if(C) result = A; else result = B;	??

• 할당문의 종류에 따른 조건 연산자와 if문 사용법

구분	조건 연산자 예시	동일 표현
연속 할당문 (continuous assignment)	assign result = C ? A : B;	_
절차형 할당문 (procedural assignment)	always@ (A, B, C) result = $C ? A : B$	always@(A, B, C) if(C) result = A; else result = B;

● 연속 할당문 vs. 절차형 할당문

구분	예시
연속 할당문 (continuous assignment)	assign A = B; assign A = C;
절차형 할당문 (procedural assignment)	always@(B, C) begin A = B; A = C; End

• 연속 할당문 우선 순위 예시

	표현1	표현2
예시1	always@(B, C) begin A = B; B = C; end	always@(B, C) begin B = C; A = B; end
예시2	always@(S, B, C) begin A = B; if (S) A = C; end	always@(S, B, C) begin if(S) A = C; else A = B; end

• 할당문의 종류에 따른 조건 연산자와 if문 사용법

구분	조건 연산자 예시	5	등일 표현
연속 할당문 (continuous assignment)	assign result = C?A:B;		_
절차형 할당문 (procedural assignment)	always@(A, B, C) result = C? A: B	always@(A, B, C) if(C) result = A; else result = B;	always@(A, B, C) begin result = B; if(C) result = A; end

case문

- 2-input MUX
 - 연속/절차형 할당문 내에서 조건 연산자로 표현: result = C?A: B;
 - 절차형 할당문 내에서 if문으로 표현: if(C) result = A; else result = B;
- 4-input, 8-input MUX는?


case문

• 4-input mux의 표현

Verilog 표현 예시	생성되는 하드웨어 로직
wire [1:0] i0, i1, i2, i3; wire [1:0] sel; reg [1:0] out; always@(i0, i1, sel) case(sel)	$ \begin{array}{c} sel \\ i0[0] \\ i1[0] \\ i2[0] \\ i3[0] \end{array} $ out[0]
2'b00: out = i0; 2'b01: out = i1; 2'b10: out = i2; default: out = i3; endcase	sel i0[1] i1[1] i2[1] i3[1]

고려 사항


● MUX와 조건연산/if문




- MUX는 조건연산이나 if문으로 표현해야 함
- 조건연산이나 if문은 MUX가 아닌 다른 회로를 의미할 수도 있음


고려 사항

- 예시 gating
 - Verilog 표현: result = A?B:0
 - MUX를 이용해서 구현될까?




- 예시 가감산기
 - Verilog 표현: S = fSub ? A B : A + B
 - 가감산기 하나로 구현될까? MUX를 이용해서 구현될까?






- 예시 latch
 - Verilog 표현: if(C) result = A;
 - else에 대해서는 정의X
 - 다음과 같이 MUX로 구현될까?



- 예시 latch
 - Verilog 표현: if(C) result = A;
 - else에 대해서는 정의X → 값을 유지하는 것으로 간주
 - 동일한 표현

```
always@(A, C) \\ if(C) result = A; \\ else result = result;
```


■ 다음과 같이 MUX로 구현될까?



- 예시 latch
 - Verilog 표현: if(C) result = A;
 - else에 대해서는 정의X → 값을 유지하는 것으로 간주
 - 동일한 표현




■ 실제 구현: latch로 구현됨 ... enable 신호가 1일 때에만 값 변화



Decoder

인코더(Encoder)와 디코더(Decoder)


- n비트 2진 코드 \leftrightarrow 2^n 개의 정보
- Encoder vs. Decoder



- Encoder: $D_0 \sim D_7$ 중 on된 bit의 위치를 2진수로 출력
- Decoder: $D_0 \sim D_7$ 중 2진수 입력이 가리키는 곳을 on

- 2×4 디코더
 - 논리식: $Y_0 = \bar{B}\bar{A}, Y_1 = \bar{B}A, Y_2 = B\bar{A}, Y_3 = BA$
 - 진리표와 논리회로

입력		출력						
В	A	Y_3	Y_2	Y_1	Y_0			
0	0	0	0	0	1			
0	1	0	0	1	0			
1	0	0	1	0	0			
1	1	1	0	0	0			



- 2×4 디코더
 - 논리식: $Y_0 = \bar{B}\bar{A}, Y_1 = \bar{B}A, Y_2 = B\bar{A}, Y_3 = BA$
 - 진리표와 논리회로


입력		출력						
В	A	Y_3	Y_2	Y_1	Y_0			
0	0	O	0	0	1			
0	1	0	0	1	0			
1	0	0	1	0	0			
1	1	1	0	0	0			

verilog


```
wire [1:0] sel;
reg [3:0] out;
always@(i0, i1, sel)
case(sel)
2'b00: out = 4'b0001;
2'b01: out = 4'b0010;
2'b10: out = 4'b0100;
default: out = 4'b1000;
endcase
```

• 7-Segment 디코더





<7-세그먼트와 디코더의 연결>




• 7-Segment 디코더

■ 진리표

입력				출력							
D	C	В	A	ā	\overline{b}	<u></u> <u> </u> <u> </u>	\overline{d}	ē	\bar{f}	$\overline{m{g}}$	
0	0	0	0	0	0	0	0	0	0	1	
0	0	0	1	1	0	0	1	1	1	1	
0	0	1	0	0	0	1	0	0	1	0	
0	0	1	1	0	0	0	0	1	1	0	
0	1	0	0	1	0	0	1	1	0	0	
0	1	0	1	0	1	0	0	1	0	0	
0	1	1	0	1	1	0	0	0	0	0	
0	1	1	1	0	0	0	1	1	1	1	
1	0	0	0	0	0	0	0	0	0	0	
1	0	0	1	0	0	0	1	1	0	0	
1	0	1	0	×	×	×	×	×	×	×	
1	0	1	1	×	×	×	×	×	×	×	
1	1	0	0	×	×	×	×	×	×	×	
1	1	0	1	×	×	×	×	×	×	×	
1	1	1	0	×	×	×	×	×	×	×	
1	1	1	1	×	×	×	×	×	×	×	

```
wire [3:0] sel;
reg [6:0] out;
always@*
  case(sel)
    4'h0 : o_FND = 7'b1000000;
    4'h1 : o_FND = 7'b1111001;
    4'h2 : o_FND = 7'b0100100;
    4'h3 : o FND = 7'b0110000;
    4'h4: o FND = 7'b0011001;
    4'h5 : o_FND = 7'b0010010;
    4'h6 : o_FND = 7'b0000010;
     4'h7: o_FND = 7'b1011000;
    4'h8 : o_FND = 7'b0000000;
    4'h9 : o FND = 7'b0011000;
endcase
```






<DE1-SoC에서의 번호>


• 7-Segment 디코더


■ 진리표

입력				출력						
D	C	В	A	ā	$\overline{m{b}}$	\bar{c}	\overline{d}	ē	\bar{f}	$oldsymbol{ar{g}}$
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	1	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	1	0	0
1	0	1	0	×	×	×	×	×	×	×
1	0	1	1	×	×	×	×	×	×	×
1	1	0	0	×	×	×	×	×	×	×
1	1	0	1	×	×	×	×	×	×	×
1	1	1	0	×	×	×	×	×	×	×
1	1	1	1	×	×	×	×	×	×	×











$$\bar{b} = C\bar{B}A + CB\bar{A} = C(B \oplus A)$$



• 7-Segment 디코더

■ 진리표

입력				출력							
D	C	В	A	ā	$\overline{m{b}}$	\bar{c}	\overline{d}	ē	\bar{f}	$oldsymbol{ar{g}}$	
0	0	0	0	0	0	0	0	0	0	1	
0	0	0	1	1	0	0	1	1	1	1	
0	0	1	0	0	0	1	0	0	1	0	
0	0	1	1	0	0	0	0	1	1	0	
0	1	0	0	1	0	0	1	1	0	0	
0	1	0	1	0	1	0	0	1	0	0	
0	1	1	0	1	1	0	0	0	0	0	
0	1	1	1	0	0	0	1	1	1	1	
1	0	0	0	0	0	0	0	0	0	0	
1	0	0	1	0	0	0	1	1	0	0	
1	0	1	0	×	×	×	×	×	×	×	
1	0	1	1	×	×	×	×	×	×	×	
1	1	0	0	×	×	×	×	×	×	×	
1	1	0	1	×	×	×	×	×	×	×	
1	1	1	0	×	×	×	×	×	×	×	
1	1	1	1	×	×	×	×	×	×	×	





Х

 $\overline{g} = \overline{DCB} + CBA$

00


01


11

10

Χ


Χ





$$\overline{f} = BA + \overline{C}B + \overline{D}\overline{C}A$$

- 7-Segment 디코더
 - Common anode vs. common cathode



■ DE1-SoC는 common anode 방식: FPGA에서 0 신호를 주어야 켜짐

연습

- 구현하고자 하는 기능
 - 스위치 4개로 표현한 2진수를 Seven-segment로 표시하기
 - 입력: i_Num(3)
 - 출력: o_FND(6)
 - 모듈명: FND
 - 파일명: FND.v
- 제출 파일
 - FND.v, tb_FND.v, 시뮬레이션 파형, FPGA 동작 동영상