3. Tool 설치 및 사용

논리회로실습

부경대 컴퓨터 인공지능공학부 최필주


목차

- Tool 설치
- ModelSim을 이용한 Simulation
- Quartus II를 이용한 FPGA 구현

Tool 설치

- 내려받을 tool
 - ModelSim: Siemens사의 simulation 프로그램
 - Quartus II web edition: Intel altera사의 FPGA 칩 사용에 필요

Quartus ii로 검색





● 클릭했을 때 나오는 화면



Users should upgrade to the latest version of the Intel® Quartus® II Design Software. The selected version does not include the latest functional and security updates. If you must use this version of software, follow the technical recommendations to help improve security. For critical support requests, please contact our support team.

The Intel® Quartus® II Web Edition Design Software, Version 13.1 is subject to removal from the web when support for all devices in this release are available in a newer version, or all devices supported by this version are obsolete. If you would like to receive customer notifications by e-mail, please subscribe to our subscribe to our customer notification mailing list.

This archived version does not include the latest functional and security updates. For a supported version of Quartus, upgrade to the latest version. If your device family is not compatible with the latest version, contact your Intel field rep or the support team about migrating to the latest device family. See here for device family compatibility. If you must use this version of software, follow the technical recommendations to help improve security.

You may be exposed to a vulnerability issue if you have installed or plan to install Intel® Quartus® II Design Software from version 11.0 to version 18.0 to a location with space(s) in the path. See this KDB solution for more details.

To find software versions that support specific device families:


- Refer to the Device Support List
- Use the Software Selector

● Individual Files 선택 후 software 다운로드 받기

Downloads


Multiple Download Individual Files Additional Software DVD Files Updates

Intel® Quartus® Software



● Individual Files 선택 후 device support 다운로드 받기

Devices



- Software License Agreement
 - Download할 때마다 나오는 페이지
 - Accept 선택



Software License Agreement

Legal Disclaimer

PLEASE NOTE: This version of software ("Software") does not contain the latest functional and security updates. In order to use this version, you must first acknowledge the following term, which supplements and supersedes any inconsistent provision in the version of the Intel® FPGA Software License Subscription Agreement for the product (e.g., Intel® Quartus® Prime Software, Intel® HLS Compiler, Intel® FPGA SDK for OpenCL™, DSP Builder for Intel® FPGAs, or Advanced Link Analyzer) with which you use the Software:

Intel does not give or enter into any condition, warranty, or other term:

- i. with respect to any malfunctions or other errors in its Software caused by virus, infection, worm or similar malicious code not developed or introduced by Intel; or
- ii. to the effect that any Software will protect against all possible security threats, including intentional misconduct by third parties. Intel is not liable for any downtime or service interruption, for any lost or stolen data or systems, or for any other damages arising out of or relating to any such actions or intrusions or resulting from use of Software. Intel does not give or enter into any condition, warranty, or other term with respect to interoperability.

Intel does not warrant or assume responsibility for the accuracy or completeness of any information, text, graphics, links or other items within the Software. Please click "Accept" below to continue the download process.




Reject

• 내려받은 파일




Quartus II web edition 설치

QuartusSetup 파일 실행




- 이후 나오는 창들
 - License Agreement
 - I accept the agreement → Next
 - Installation directory: Next
 - Select Components: Next
 - Check: Modelsim, cyclone V
 - Ready to Install: Next
 - 설치 완료 후: Finish




Quartus II web edition 설치

● 설치 후 나오는 창



설치 후 화면


● Window키를 눌렀을 때



ModelSim을 이용한 Simulation

Simulation 개요

● 디지털 설계에서의 시뮬레이션이 필요한 부분




Simulation 개요

- 비교) C 프로그래밍 과정
 - 프로젝트 생성 \rightarrow 프로젝트에 포함된 c 파일 빌드(컴파일 과정 포함) \rightarrow 실행 파일의 실행
 - 가장 먼저 실행되는 것은 main 함수


Simulation 개요

- 비교) C 프로그래밍 과정
 - 프로젝트 생성 \rightarrow 프로젝트에 포함된 c 파일 빌드(컴파일 과정 포함) \rightarrow 실행 파일의 실행
 - 가장 먼저 실행되는 것은 main 함수
- Modelsim을 이용한 시뮬레이션 과정
 - 프로젝트 생성 \rightarrow 프로젝트에 포함된 Verilog 파일(.v) 컴파일 \rightarrow 시뮬레이션 수행
 - 가장 상위 모듈은?? → testbench


- 생성 방법
 - File New Project 클릭




- 정보 입력
 - 프로젝트 이름과 프로젝트가 저장될 경로(Project Location) 설정
 - Project Location
 - 프로젝트 생성 시 관련 파일이 생성되는 위치를 뜻함
 - Browser를 눌러 반드시 폴더를 변경
 - 변경 없이 사용 시 오류 나는 경우가 많음
 - 모델심 설치 폴더 외부에 폴더 생성하여 사용
 - ✓ 모델심 내부에 폴더 생성/사용 시 'Loading Module Error' 발생 가능
 - 경로에 한글이 포함되지 않도록 함




- 파일 추가
 - 프로젝트에 포함될 파일을 새로 만들 경우: Create New File
 - 기존 파일을 추가할 경우: Add Existing File




- 파일 추가
 - 새로 만들 경우(Create New File을 눌렀을 때)
 - File Name: 새로 생성할 파일의 이름 및 폴더 지정
 - 저장 위치를 지정하지 않으면 프로젝트 폴더 내에 파일이 생성됨
 - Add file as type: Verilog로 변경



- 파일 추가
 - 새로 만들 경우(Create New File을 눌렀을 때)
 - OK를 누르면 Project 창에 생성한 파일이 추가됨




- 참고) 나중에 파일을 추가할 때
 - 프로젝트 탭이 선택된 상태에서 흰 바탕 오른쪽 버튼 클릭
 - → Add to Project



파일 수정하기

- 파일 보기
 - 프로젝트 탭이 선택된 상태에서
 - 파일을 **더블 클릭** 또는
 오른쪽 버튼 → Edit
 하면 edit 창이 열림
 - 수정 사항 바로 반영 X.
 반드시 저장 후 컴파일 해야 함




'파일 수정하기

```
tb_logic_test.v
module tb_logic_test;
reg LT_i_0;
reg LT_i_1;
wire LT_o_AND;
wire LT_o_OR;
wire LT o NOT;
wire LT o XOR;
logic_test U0(LT_i_0, LT_i_1, LT_o_AND, LT_o_OR,
         LT_o_NOT, LT_o_XOR);
initial
begin
         LT i 0 = 0; LT i 1 = 0;
         #10 LT_i_0 = 0; LT_i_1 = 1;
         #10 LT_i_0 = 1; LT_i_1 = 0;
         #10 LT i 0 = 1; LT i 1 = 1;
end
endmodule
```


```
logic_test.v
module logic_test(i_0, i_1, o_AND, o_OR, o_NOT, o_XOR);
input i_0;
input i_1;
output o_AND;
output o_OR;
output o_NOT;
output o_XOR;
assign o_AND = i_0 \& i_1;
assign o OR = i \ 0 \mid i \ 1;
assign o_NOT = \simi_0;
assign o_XOR = i_0 ^i_1;
endmodule
```

● Compile 관련 버튼




- ❖ : 선택된 파일 컴파일하기
- 🛅 : 수정사항 발생한(새롭게 저장된) 파일만 컴파일하기(Optional)
- ᠍: 모든 파일 컴파일하기

- 수행 결과
 - Project 창
 - 🗶 : 오류 발생
 - 🗸 : 성공
 - Transcript 창
 - 자세한 메시지 출력



- 오류 확인
 - 파일 선택 후 마우스 오른쪽 버튼 → Compile → Compile Report



● 오류 확인 예시

```
vlog -work work C:/Research/SIM/logicTest/logic_test.v
Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov 2 2012
-- Compiling module logic_test
** Error: C:/Research/SIM/logicTest/logic_test.v(2): near "input": syntax error, unexpected input, expecting ';'
```

```
C:/Research/SIM/logicTest/logic_test.v - Default

ln#

module logic_test(i_0, i_1, o_AND, o_OR, o_NOT, o_XOR)

input i_0;

input i_1;

doutput o_AND;

output o_OR;


output o_NOT;

output o_XOR;
```


- logic_test.v(2) → 오류 난 줄 번호(2번째 줄)을 알려주고 있음
- syntax error, unexpected input, expecting ';' or ','.


 → 세미콜론(;)이 빠졌다는 오류 메시지

- 시작 방법1
 - 라이브러리 탭 선택 →
 work 안의 최상위(top) 모듈 선택 →
 오른쪽 버튼 → Simulate 선택
 - 최상위 모듈
 - 테스트 벤치 (tb_logic_test)
 - SW 프로그래밍에서 main 함수 역할
 - work 폴더
 - 컴파일된 모듈이 포함되어 있음





- 시작 방법2
 - Menu Simulate Start simulation... 선택
 - Start Simulation 창의 work에서 최상위 모듈 선택 후 OK






- 시작 방법3
 - Project 창 선택 → Add to Project 선택 → Simulation Configuration 선택
 - Add Simulation Configuration 창의 work에서 최상위 모듈 선택 후 Save







- 시작 방법3
 - Project 창 선택 → Add to Project 선택 → Simulation Configuration 선택
 - Add Simulation Configuration 창의 work에서 최상위 모듈 선택 후 Save
 - Project 창에 Simulation 버튼 생성: 더블 클릭 시 시뮬레이션 시작
 - 추후 시뮬레이션 시 top module을 선택하는 등의 설정 불필요




● 제대로 시작된 경우




● 오류 발생 시



● 창 설명




● 창 설명 - 참고) 불필요한 단추 없애기




37


- Wave에 신호 추가하기1 특정 모듈의 신호 모두 추가하기
 - 시뮬레이션 탭에서 모듈 선택 후
 - 방법1) 오른쪽 버튼 → Add Wave
 - 방법2) 마우스로 wave 창으로 drag



- Wave에 신호 추가하기2 일부 신호만 선택하여 추가하기
 - 시뮬레이션 탭에서 모듈 선택
 → Objects 창에서 신호 선택 후
 - 방법1) 오른쪽 버튼 \rightarrow Add Wave
 - 방법2) 마우스로 wave 창으로 drag




● U0의 모든 신호가 추가된 상태




- Simulation 관련 버튼
 - 耳: restart (처음부터 run하고 싶을 때, 보통 수정사항 발생 시 사용)
 - 100 ns 🖶 : run length
 - Run (run length 시간 만큼 진행됨)
 - **E**: ContinueRun
 - [1]: Run –all (시간 제한 없이 run, \$stop, \$finish 등을 만나면 멈춤)
 - **③**: Break (진행 중인 run을 멈추고 싶을 때 사용)

● 100 ps run한 결과



- 종료하기
 - Menu Simulate End Simulation





Quartus II를 이용한 FPGA 구현

FPGA 구현 개요


- Quartus II를 이용한 FPGA 구현 과정
 - 프로젝트 생성: 프로젝트 이름 설정, 파일 추가, 기기 선택
 - Timing Constraints 설정
 - Pin 설정: 논리적 핀과 물리적 핀 맵핑
 - Compile: 합성 및 PnR 수행
 - Program: FPGA에 compile된 결과 전송

- 생성 방법
 - File New Project Wizard 클릭







- 프로젝트 폴더/이름, Top module 이름 설정
 - 설정 후 Next




- Add Files
 - Verilog(Testbench 파일은 제외), SDC 파일 추가




- Family & Device Settings
 - 사용할 칩 모델명은 FPGA 칩 표면이나 매뉴얼에서 확인 가능



- Tool Settings
 - Simulation: modelsim-Alter & Verilog HDL로 설정 후 Next



- Summary
 - 정보 확인 후 Finish




● 프로젝트 생성 후 qsf 파일의 내용

```
이름
db
logic_test.qpf
logic_test.qsf
```


```
39 set_global_assignment -name FAMILY "Cyclone U"
40 set_global_assignment -name DEVICE 5CSEMA5F31C6
41 set_global_assignment -name TOP_LEVEL_ENTITY logic_test
42 set_global_assignment -name ORIGINAL_QUARTUS_VERSION 13.1
43 set_global_assignment -name PROJECT_CREATION_TIME_DATE "17:14:24 AUGUST 31, 2022"
44 set_global_assignment -name LAST_QUARTUS_VERSION 13.1
45 set_global_assignment -name VERILOG_FILE ../../SIM/logicTest/logic_test.v
46 set_global_assignment -name PROJECT_OUTPUT_DIRECTORY output_files
47 set_global_assignment -name MIN_CORE_JUNCTION_TEMP 0
48 set_global_assignment -name MAX_CORE_JUNCTION_TEMP 85
49 set_global_assignment -name ERROR_CHECK_FREQUENCY_DIVISOR 256
50 set_global_assignment -name EDA_SIMULATION_TOOL "ModelSim-Altera (Verilog)"
51 set_global_assignment -name EDA_OUTPUT_DATA_FORMAT "VERILOG HDL" -section_id eda_simulation
```

● 완료 후 창





Timing Constraints 설정

- TimeQuest Timing Analyzer Wizard
 - Sequential logic의 경우 설정 필요
 - 추후 설명 예정



- Pin Planner 시작 방법
 - Assignments Pin Planner 클릭





● 참고) Switch 정보



| Table | 3-6 Pin A | ssignments | for Slide | Switches |
|-------|-----------|------------|-----------|-------------------|
| | | | | 10 11 - 1 - 1 - 1 |

| Signal Name | FPGA Pin No. | Description | I/O Standard |
|-------------|--------------|-----------------|--------------|
| SW[0] | PIN_AB12 | Slide Switch[0] | 3.3V |
| SW[1] | PIN_AC12 | Slide Switch[1] | 3.3V |
| SW[2] | PIN_AF9 | Slide Switch[2] | 3.3V |
| SW[3] | PIN_AF10 | Slide Switch[3] | 3.3V |
| SW[4] | PIN_AD11 | Slide Switch[4] | 3.3V |
| SW[5] | PIN_AD12 | Slide Switch[5] | 3.3V |
| SW[6] | PIN_AE11 | Slide Switch[6] | 3.3V |
| SW[7] | PIN_AC9 | Slide Switch[7] | 3.3V |
| SW[8] | PIN_AD10 | Slide Switch[8] | 3.3V |
| SW[9] | PIN_AE12 | Slide Switch[9] | 3.3V |



● 참고) LED 정보



| Table 3-8 Pin Assignments for LEDs | | | | | |
|------------------------------------|--------------|-------------|--------------|--|--|
| Signal Name | FPGA Pin No. | Description | I/O Standard | | |
| LEDR[0] | PIN_V16 | LED [0] | 3.3V | | |
| LEDR[1] | PIN_W16 | LED [1] | 3.3V | | |
| LEDR[2] | PIN_V17 | LED [2] | 3.3V | | |
| LEDR[3] | PIN_V18 | LED [3] | 3.3V | | |
| LEDR[4] | PIN_W17 | LED [4] | 3.3V | | |
| LEDR[5] | PIN_W19 | LED [5] | 3.3V | | |
| LEDR[6] | PIN_Y19 | LED [6] | 3.3V | | |
| LEDR[7] | PIN_W20 | LED [7] | 3.3V | | |
| LEDR[8] | PIN_W21 | LED [8] | 3.3V | | |
| LEDR[9] | PIN_Y21 | LED [9] | 3.3V | | |

Location 설정

| Table 3-6 Pin | Assignments | for Slide | Switches |
|---------------|-------------|-----------|----------|

| Table 3-8 1 | Pin Assignments | for | LEDs |
|--------------------|-----------------|-----|------|
|--------------------|-----------------|-----|------|

| nal Name | FPGA Pin No. | Description | I/O Standard | Signal Name | FPGA Pin No. | Description | I/O Standard |
|----------|--------------|-----------------|--------------|-------------|--------------|-------------|--------------|
| V[0] | PIN_AB12 | Slide Switch[0] | 3.3V | LEDR[0] | PIN_V16 | LED [0] | 3.3V |
| W[1] | PIN AC12 | Slide Switch[1] | 3.3V | LEDR[1] | PIN_W16 | LED [1] | 3.3V |
| SW[2] | PIN_AF9 | Slide Switch[2] | 3.3V | LEDR[2] | PIN_V17 | LED [2] | 3.3V |
| SW[3] | PIN_AF10 | Slide Switch[3] | 3.3V | LEDR[3] | PIN_V18 | LED [3] | 3.3V |
| SW[4] | PIN_AD11 | Slide Switch[4] | 3.3V | LEDR[4] | PIN_W/7 | LED [4] | 3.3V |
| SW[5] | PIN_AD12 | Slide Switch[5] | 3.3V | LEDR[5] | PIN_1V19 | LED [5] | 3.3V |
| SW[6] | PIN_AE11 | Slide Switch[6] | 3.3V | LEDR[6] | PIN_Y19 | LED [6] | 3.3V |
| SW[7] | PIN_AC9 | Stide Switch[7] | 3.3V | LEDR[7] | PIN_W20 | LED [7] | 3.3V |
| SW[8] | PIN AD10 | Slide Switch[8] | 3.3V | LEDR[8] | PIN_W21 | LED [8] | 3.3V |
| SW[9] | PIN_AE12 | Slide Switch[9] | 3.3V | LEDR[9] | PIN_Y21 | LED [9] | 3.3V |

| | ≪» Edit: 💢 🗸 | | | | Filter: | Pins: all |
|-------------|--------------|----------|----------|------------|-----------------|-----------------|
| Node Name | Direction | Location | I/O Bank | VREF Group | Fitter Location | I/O Standard |
| in_ i_0 | Input | PIN_AB12 | 3A | B3A_N0 | PIN_AK28 | 2.5 V (default) |
| in_ i_1 | Input | PIN AC12 | 3A / | B3A_N0 | PIN_AG25 | 2.5 V (default) |
| o_AND | Output | PIN_V16 | 44 | B4A_N0 | PIN_AJ27 | 2.5 V (default) |
| o_NOT | Output | PIN_W16 | ıA | B4A_N0 | PIN_AD21 | 2.5 V (default) |
| o_OR o_OR | Output | PIN_V17 | 4A | B4A_N0 | PIN_AH25 | 2.5 V (default) |
| º ut o_XOR | Output | PIN_V18 | 4A | B4A_N0 | PIN_V18 | 2.5 V (default) |
| II | | | | | | |


Location 설정 - 변경된 qsf 파일

```
57 set_location_assignment PIN_AB12 -to i_0
58 set_location_assignment PIN_AC12 -to i_1
59 set_location_assignment PIN_V16 -to o_AND
60 set_location_assignment PIN_W16 -to o_NOT
61 set_location_assignment PIN_V17 -to o_OR
62 set_location_assignment PIN_V18 -to o_XOR
```

- 핀 정보가 추가됨
- Pin planner 없이 qsf 파일 수정만으로도 설정 가능

Compile

- Compile 방법
 - Compile 창에서 더블 클릭
 - Processing –Start Compilation 클릭




Compile


- 완료 후 화면
 - 사용 자원량 등이 보고됨


| Flow Summary | |
|---------------------------------|---|
| Flow Status | Successful - Wed Aug 31 17:27:04 2022 |
| Quartus II 64-Bit Version | 13. 1.0 Build 162 10/23/2013 SJ Web Edition |
| Revision Name | logic_test |
| Top-level Entity Name | logic_test |
| Family | Cyclone V |
| Device | 5CSEMA5F31C6 |
| Timing Models | Preliminary |
| Logic utilization (in ALMs) | 2 / 32,070 (< 1 %) |
| Total registers | 0 |
| Total pins | 6 / 457 (1 %) |
| Total virtual pins | 0 |
| Total block memory bits | 0 / 4,065,280 (0 %) |
| Total DSP Blocks | 0/87(0%) |
| Total HSSI RX PCSs | 0 |
| Total HSSI PMA RX Deserializers | 0 |
| Total HSSI TX PCSs | 0 |
| Total HSSI TX Channels | 0 |
| Total PLLs | 0/6(0%) |
| Total DLLs | 0/4(0%) |
| | |

- FPGA 설정
 - 전원 연결
 - USB-Blaster II 연결
 - 전원 ON



● USB-Blaster 설치







● USB-Blaster 설치

 \times ■ 드라이버 업데이트 - 알 수 없는 장치 ■ 드라이버 업데이트 - 알 수 없는 장치 드라이버 검색 방법을 선택하세요. 컴퓨터에서 드라이버 찾아보기 → 드라이버 자동 검색(S) Windows가 컴퓨터에서 사용 가능한 최상의 드라이버를 검색하여 장치에 설치합 C:WalteraW13.1 찾아보기(R)... → 내 컴퓨터에서 드라이버 찾아보기(R) 수동으로 드라이버를 찾아 설치합니다. → 컴퓨터의 사용 가능한 드라이버 목록에서 직접 선택(L) 이 목록에는 디바이스와 호환되는 사용 가능한 드라이버 및 디바이스와 동일한 범주에 있는 모든 드라이버가 표시됩니다. 취소 취소


● USB-Blaster 설치 - 완료 후




- Programmer 실행 방법
 - Compile 창에서 Program Device 더블 클릭
 - Tools Programmer 클릭




Hardware Setup







Hardware Setup - 완료 후 화면




- 연결된 보드에서의 칩셋 선택
 - Auto Detect → 5CSEMA5




● 연결된 보드에서의 칩셋 선택 – 완료 후 화면




- Program할 파일 선택
 - 5CSEMA5 선택 → Change File






- Program
 - Program/Configure 체크 → Start



● Program - 성공한 경우 화면



→ FPGA를 직접 제어하면서 동작 확인