Aluno: Data:

1a Questão) (1,5 ponto) Suponha que uma máquina foi melhorada fazendo com que todas as instruções de ponto flutuante executassem 5 vezes mais rápido. Deseja-se mostrar um ganho geral da ordem de 3. Considere um benchmark que roda em 100 segundos com o antigo hardware de ponto flutuante. Qual deve ser a proporção de operações de ponto flutuante nos programas deste benchmark de forma a se alcançar o ganho desejado?

$$\begin{split} T_{new} &= T_{old} * \left[ (1 - fraction) + \frac{fraction}{speed\_up} \right] \\ 1 &= \frac{T_{old}}{T_{new}} * \left[ (1 - fraction) + \frac{fraction}{speed\_up} \right] \end{split}$$

$$1 = 3 * \left[ (1 - fraction) + \frac{fraction}{5} \right]$$

$$1 = 3 * \left[ (1 - fraction) + \frac{fraction}{5} \right]$$

$$1 = 3 * \left[ \frac{5 - 4 * fraction}{5} \right]$$

$$5 = 15 - 12 * fraction$$

$$fraction = \frac{10}{12} = 0.83$$

Encontrou o tempo e não a fração. Precisa fazer Tf/Told descontar 0,2

2a Questão) (2,0 ponto) Considere o conjunto de instruções abaixo

				Lat	tência	
11	lw	F2	45(R3)		1	
12	div	F6	F6	F4	5	
13	mult	F0	F2	F4	4	
14	div	F8	F6	F2	5	
15	add	F6	F8	F2	1	
16	sub	F10	F0	F6	1	

a) (1,0 ponto) Identifique as situações de dependência (WAW, WAR, RAW) na seguinte sequência de código acima, do MIPS64:

WAW: I2 - I5, -- 0,1 ponto

WAR: I5 - I4, I5 - I2 -- 0,1 ponto

RAW: I3-I1, I4-I1, I5-I1, I4 - I2, I5-I4, I6-I2, I6 - I3, I6 - I5 - 0,80 ponto

b) Apresente uma sequência de termino em ordem e outra em fora de ordem (que execute no menor tempo)

1 a 2 - 0.05 dependencia 0.05

3 a 4 - 0.1

Termino em ordem - 0,20- ponto (melhor resposta)

12	11	I1	13		12	14	I3				14	15	15	16	16			
outr	a pos	sibilio	dade	mas ı	usand	o um t	empo	mai	or	·		•		·		l.		
I1	I1	12	13				12	13	14					14	15	15	16	16
outr	a pos	sibilio	dade															
I1	12	I1	13			12	13	14					14	15	15	16	16	
Fora	a de d	ordem	າ 0,25	5 pont	o (me	lhor re	spos	ta)										
11	l1	13	12			13		12	14					14	15	15	16	16
11	<b>I</b> 1	12	13				13	12	14					14	15	15	16	16

3a Questão) (2,5 ponto) Dado o trecho de programa abaixo, e assumindo uma implementação do MIPS com unidade de adiantamento, leitura após escrita no banco de registrador no mesmo ciclo e um preditor de saltos de 1 bit que inicialmente prevê salto não-realizado. O PC é escrito no quarto ciclo de relógio de cada instrução.

- a) Simule a execução completa do programa. Use o diagrama pipeline. Assuma para a simulação que a unidade de adiantamento é simples, ela pode apenas adiantar dados que já estejam no processador (na saída do estágio 3 ou do estágio 4) para a entrada da ULA. Ou seja, assuma que não é possível adiantar dados para o estágio 4.
- b) No final do sexto ciclo de execução do trecho de programa, qual(ais) registradores estão sendo lidos e qual(ais) está(ão) sendo escrito(s) (lembre-se dos estágios em que estas operações ocorrem no pipeline!).
- c) O que a unidade de adiantamento (forward) está fazendo durante o quarto ciclo de execução? Se algumas comparações estiverem sendo feitas, mencione-as.

	Addi	\$t4, \$zero, 2	Conteúdos iniciais da memória e dos registradores
root:	Add	\$t1, \$t2, \$t3	relevantes:
	Lw	\$t3, 0x100(\$t1)	\$t1=0x100, \$t2=0x100, \$t3=0x100, \$t4=0x100
	Sw	\$t3, 0x200(\$t1)	Mem [0x100-0x103]= 0x002345AB
	Subi	\$t4, \$t4, 2	Mem [0x200-0x203]= 0x0000000A
	Beg	\$t4, \$t3, root	Mem [0x300-0x303]= 0x00000000
	Addi	\$t3, \$t3, 0x100	Mem [0x400-0x403]= 0x00CD5F00

Observe que será possível apenas realizar adiantamento para entrada da ULA.

Preditor 1 bit - Inicialmente salto não realizado (muda de estado se errar a predição)

9. cliclo - o preditor prevê que salto não será realizado salto

10. cíclo - comparação  $Rs \times Rt$  - salta deve ser realizado, preditor muda de estado para salto realizado

11. cíclo - atualiza o PC,

- 12. cíclo Flush em todas as instruções carregadas
- 19. cíclo Preditor diz que salto realizado
- 20 cíclo flush em todas as instruções carregadas, pois predito prediz salto
- 20. cíclo Comparação Rs x RT, final do cíclo, verifica que salto não deve ser realizado salto
- 21. cíclo PC atualizado
- 22. cíclo flush em todas as instruções carregadas por erro do preditor

Pelo enunciado, não é possível adiantar algo que não seja para entrada da ULA. Somente \$t1 vai para ULA.

Instrução	1.	2.	3.	4.	5.	6.	7	8.	9.	10.	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26
addi \$t4, \$zero, 2	BY	DI	EX		w					\$t4 =	0x0	)2														
add \$t1, \$t2, \$t3		BI	DI	EX		W				\$t1 =	= 0x10	0+0x	100 =	0x20	00											
lw\$3, 0x100(\$t1)			ВІ	DI	EX	М	W					0x10	00 + 0	x200 :	= 0x3(	00, \$t	3=0x0	00								
sw \$13, 0x200(\$t1)				ВІ	DI	X	X	EX	М	W			Mei	n [0x	400-0	0x403	]= 0x	0000	0000							
subi \$t4, \$t4, 2					ВІ	X	X	DI	EX	W \$t4 = 0x000																
beq \$t4, \$t3, root								ВІ	DI 🔻	EX \$t4=0x000, \$t1=0x200																
addi \$t3, \$t3, 0x100									ВІ	DI	EX	F	F													
add \$t1, \$t2, \$t3												BI	DI	EX		W			\$t1:	= 0x10	0+0x0	00 = 0	(100			
lws:3, 0x100(\$t1)													BI	DI	EX	М	W				\$t3	= 0x0	0A			
sw 513, 0x200(\$t1)														BI	DI	X	χV	EX	М			Men	n [0x3	00-0x	303]=	0x00A
subi \$14, \$t4, 2															ВІ	X	X	DI	EX	М	W		\$t4	= 0x0	00	
beq \$14, \$13, root																		ВІ	DI	EX		W				
addi \$t3, \$t3, 0x100																			ВІ	F	F	F	F	Salt	o (pre	editor)
add \$t1, \$t2, \$t3																				ВІ	DI	F	F	F		
lw\$t3, 0x100(\$t1)																					ВІ	F	F	F	F	
addi \$t3, \$t3, 0x100																						ВІ	DI	EX		W

Convenções: X – bolha, F - flush do pipeline, -- para estágio não usado, ---> adiantamento ou leitura após escrita no mesmo ciclo. Estágios do pipeline: BI(Busca), DI (Decodificação), EX (Execução) MEM (Memória) WB (Writeback)

16 linhas - cada linha correta 0,1 (total 1,6)

cada adiantamento incorreto - 0.05

b) (0,4 ponto) No final do **sexto ciclo** de execução do trecho de programa, qual(ais) registradores estão sendo lidos e qual(ais) está(ão) sendo escrito(s) (lembre-se dos estágios em que estas operações ocorrem no pipeline!).

Lído da memória: \$t3 (0,2 ponto)

Escrito no banco de registrador: \$t1 (0,2 ponto)

c) (0,5 ponto) O que a unidade de adiantamento (forward) está fazendo durante o quarto ciclo de execução? Se algumas comparações estiverem sendo feitas, mencione-as.

Não está fazendo nenhum adiantamento (0,25 ponto).

Comparando os registradores-fonte da 2a instrução add \$t1, \$t2, \$t3 com os registradores-destino da 1a instrução da addi \$t4, \$zero, 2 (0,25 ponto)

Convenções: X – bolha, F - flush do pipeline, -- para estágio não usado, ---> adiantamento ou leitura após escrita no mesmo ciclo. Estágios do pipeline: BI(Busca), DI (Decodificação), EX (Execução) MEM (Memória) WB (Writeback)

4a Questão)(2,0 ponto) Assuma que o seguinte código é executado sobre um processador pipeline com 5 estágio, com adiantamento e um preditor de desvio.

add \$1 \$5, \$3 Label1: sw \$1, 0 (\$2) add \$2, \$2, \$3 beq \$2, \$4, Label 1 // Não tomado

sw \$1, 0 (\$2)

add \$5, \$5, \$1

a) (0,75 ponto) Desenhe o diagrama de execução para este código, assumindo que **todo desvio é tomado** pelo preditor, que **não há unidade de adiantamento** e que o PC é escrito no terceiro ciclo de relógio de cada instrução em caso de desvio.

~					┐ĽĽ	realic	or assu	ime q	ue des	svio e	toma	10				
Instrução carregada i	ncorr	etam	ente								rifica r toma	•			eveira	
Instrução	-						7.	<b>8</b> .	9.	<b>†</b> 0	11	12	13	14	15	16
add \$1 \$5, \$3	<b>\$1 \$5, \$3</b> BI DI EX															
sw \$1, 0 (\$2)		BI	DI	Χ	Χ	EX	M									
add \$2, \$2, \$3	<b>\$1, 0 (\$2)</b> BI DI								W							
beq \$2, \$4, Label 1						ВІ	DI İ	X	×	ĖΧ						
add \$5, \$5, \$1							ВІ	X	X	4	F	F	F			
sw \$1, 0 (\$2)										ВІ	F	F	F	F		
add \$5, \$5, \$1											ВІ	DI	EX		W	
sw \$1, 0 (\$2)												ВІ	DI	EX	М	

cada instrução correta 0,75 / 8
considerou nop - descontar 0.1
erro o numero de bolhas 0.15
bolha lugar errado - 1 - 0.1, 2 -0.15, 3 0.15
adiantamento 0.1
seria dois XX usou 2 nops - desconta 0.1
seria dois XX usou 3 nops - desconta 0.15
seria dois XX usou 1 nop - desconta 0.15

b) (0,75 ponto) Desenhe o diagrama de execução para este código, assumindo que um preditor de saltos de 2 bit que inicialmente **prevê salto realizado**, que há **unidade de adiantamento** e que o PC é escrito no terceiro ciclo de relógio de cada instrução em caso de desvio.

								Não	pode	ser re	esolvi	do via	adiar	ntame	ento		
							/									_	
Instrução	1.	2.			3.	4/	5.	6.	7.	8.	9.	10	11	12	13	14	15
add \$1 \$5, \$3	ВІ	DI	EX		W												
sw <b>\$1</b> , 0 (\$2)		BI	DI	X	X	EX	М										
add \$2, \$2, \$3			ВІ	X	X	DI	EX	l	W								
beq \$2, \$4, Label 1						BI	DI	₹EX									
add \$5, \$5, \$1							ВІ	F	F	F	F						
sw \$1, 0 (\$2)								ВІ	F	F	F	F					
add \$5, \$5, \$1									ВІ	DI	EX		W				
sw \$1, 0 (\$2)										ВІ	DI	EX	М				

cada instrução 0,75/8 Não adicionou bolha - 0.1 bolha lugar errado 0.1 adiant -0.05

c) (0,5 ponto) Qual é o speed-up alcançado pelo item b) em relação ao item a).

se utilizou valores correto, com diagrama incorreto, considerado 0,5

$$speed\_up = \frac{16}{12} = 1.33$$

5a Questão) (2,0 ponto) Considere a seguinte sequencia de instruções, e assuma que estas sejam executadas em um pipeline com 5 estágios (BI(Busca), DI (Decodificação), EX (Execução) MEM (Memória) WB (Write-back))

Sequencia Instruções
add \$1, \$5, \$3
sw \$1, 0(\$2)
lw \$1, 4(\$2)
add \$5, \$5. \$1
sw \$1, 0 (\$2)

a) (0,6 ponto) Quais dependências são conflitos (hazards) que podem ser resolvidos com adiantamento? Quais dependências que são conflitos e irão provocar a parada (bolhas) na execução?

	1	2	3	4	5	6	7	8	10	11	12	13	14
add \$1, \$5, \$3	ВІ	DI	EX		W								

sw	\$1, 0(\$2)	ВІ	DI	Χ	Х	EX	MEM					
lw	\$1, 4(\$2)		BI	Χ	Х	DI	EX	MEM	IW			
add	\$5, \$5. \$1					BI	DI	Х	▼EX	MEM	W	
sw	\$1, 0 (\$2)						BI	Х	DI	EX	MEM	

add \$1, \$5, \$3

sw \$1, 0(\$2)

Este conflito não pode ser resolvido com adiantamento. O adiantamento é realizado entre Rd de uma instrução a frente e RS e Rt de uma instrução anterior. (0.3 ponto)

lw \$1, 4(\$2)

add \$5, \$5. \$1

Se adiantamento precisa de uma bolha - 0.15. Sem adiantamento precisa de duas bolhas - 0.15. Se mencionar apenas que provoca bolhas (0,2)

b) (0,6 ponto) Se não há adiantamento ou detecção de conflito, insira nops para assegura a execução correta e desenhe o diagrama de execução do pipeline para este código.

Sequencia Instruções add \$1, \$5, \$3

NOP

0,2 ponto

NOP

sw \$1, 0(\$2) lw \$1, 4(\$2)

NOP

0,2 ponto

**NOP** 

add \$5, \$5. \$1 sw \$1, 0 (\$2) 1 NOP - 0.1

2 NOP - 0.2

1 NOOP Lugar errado 0.1

(descontar)

2 NOOP Lugar errado 0.2

(descontar)

## Diagrama - 0,2 ponto

	1	2	3	4	5	6	7	8	10	11	12	13	14
add \$1, \$5, \$3	ВІ	DI	EX		W								
NOP		ВІ	DI										
NOP			ВІ	DI									
sw \$1, 0(\$2)				ВІ	DI	EX	MEM						
lw \$1, 4(\$2)					ВІ	DI	EX	MEM	WB				
NOP						ВІ	DI						
NOP							ВІ	DI					
add \$5, \$5. \$1								ВІ	DI	EX	MEM	W	
sw \$1, 0 (\$2)									ВІ	DI	EX	MEM	W

c) (0,8 ponto) Repita o item anterior, mas adicione nops somente quando um conflito não pode ser evitado por mudando ou rearranjando estas instruções. Você pode assumir o registrador \$S7 para guardar valores temporários em seu código modificado.

Substitui R7 no lugar certo - 0.25

Reduziu o numero de nops para 1 e colocou no lugar certo- 0,25 ponto

Diagrama - 0,3

	1	2	3	4	5	6	7	8	10	11	12	13	14
add \$1, \$5, \$3	ВІ	DI	EX		W								
lw \$7, 4(\$2)		BI	DI	EX	MEM	W							
NOP			ВІ	DI									
sw \$1, 0(\$2)				ВІ	DI	EX	MEM						
add \$5, \$5. \$7					BI	DI							
sw \$7, 0 (\$2)						ВІ	DI	EX	MEM				

ou

	1	2	3	4	5	6	7	8	10	11	12	13	14
add \$7, \$5, \$3	ВІ	DI	EX		W								
lw \$1, 4(\$2)		ВІ	DI	EX	MEM	W							
NOP			ВІ	DI									
sw \$7, 0(\$2)				ВІ	DI	EX	MEM						
add \$5, \$5. <b>\$1</b>					BI	DI							
sw \$1, 0 (\$2)						ВІ	DI	EX	MEM				