
Statisches RAM



SRAM steht für *Static Random Access Memory*. SRAM Zellen werden heute meist mittels 6 Transistoren in einer CMOS Technologie gefertigt.

Die Information wird in einer bistabilen Kippstufe (M1-M4) gespeichert. Die beiden Transistoren M5 und M6 dienen zum Adressieren der Speicherzelle und wird über die sogenannte *Wordline* angesteuert. Um die gespeicherte Information auszulesen, werden die beiden Leitungen BL und BL hochohmig gesetzt und die Transistoren M5 und M6 leiten. Dadurch ist der innere Zustand der Kippstufe auf den Leitungen BL und BL lesbar.

Beim Schreiben werden die Leitungen BL und BL entsprechend der zu speichernden Information gesetzt und die Speicherzelle mittels M5 und M6 adressiert. Der innere Zustand wird durch die Bitleitungen überschrieben.

Wenn die Wordline nicht geschaltet ist, trennen die Zugriffstransistoren die Speicherzelle von den Bitlines. Die beiden gegenverschalteten Inverter (Transistoren M1-M4) verstärken ihren aktuellen Zustand jeweils gegenseitig (solange die Betriebsspannung anliegt).

Eine Sonderform stellt eine SRAM Zelle mit 4 Transistoren dar. Dabei werden die beiden p-Kanal FETs durch Widerstände ersetzt. Nachteilig ist die schlechte Fertigbarkeit in den heute üblichen Prozessen und der erhöhte Stromverbrauch.

SRAMs finden als schneller Speicher mit vergleichsweise kleiner Datenkapazität überall dort Anwendung, wo der Dateninhalt schnell im Zugriff sein muss, wie beispielsweise in Prozessoren als Cache.

NVRAM

Die hier beschriebene SRAM Zelle mit 6 Transistoren (oft kurz als 6T beschrieben) hat einen sehr kleinen Stromverbrauch (unter 1µA Standby für einen 32KibiByte Speicher). Um aus einem SRAM einen nicht-flüchtigen Speicher zu machen gibt es daher die Möglichkeit, den Speicher mit einer Bufferbatterie zu kombinieren. Dieser Speicher wird dann NVRAM (non-volatile random-acressmemory).