1.

아래의 회로를 보고 문제를 풀어라.



a. 최대 지연을 구하라.
i. 모든 입력은 보수와 비보수 모두 가능하다고 가정한다.
ii. 비보수 입력만 가능하고 각 입력을 보수화하기 위해서는 게이트를 추가하여야 한다.

b. 입력 D에서 출력 F까지의 최대 지연을 구하라. 단, 모든 입력은 보수와 비보수 모두 가능하다고 가정한다.

답 (a) 3
(b) 1

2.

n비트 숫자의 2의 보수를 계산하는 회로를 만들고자 한다. n개의 모듈로 구성하려고 하는데 각 모듈은 입력 비트의 보수를 취한 다음 이전 단계 모듈에서 들어오는 캐리(carry)를 더한다. 이 회로의 처음 세 비트를 계산하는 블록 다이어그램은 다음과 같다.



a. NAND 게이트를 사용하여 각 상자의 블록도를 보여라. (특히, 오른쪽에 있는 첫 번째 상자를 설계하여라)
.
b. 이 구조를 사용하여 n비트 전체 회로의 최대 지연(maximum delay) 을 계산하라. (각 NAND 게이트의 지연은 1로 가정한다.) 답 : 3n

c. 한 번에 3비트씩 처리하는 구조로 회로를 재설계하여 속도를 향상시켜라. NAND 게이트 회로를 구성하고 전체 지연을 다시 계산하라. 답 : n

(a)



3.

Active high 출력 디코더를 사용하는 다음 회로를 살펴보고 입력 a, b, c에 대해서 X와 Y에 대한 진리표를 그려라.



(a, b, c 순서 MSB → LSB)

입력에 따른 X, Y의 진리표를 작성하라.

답

진리표

a	b	c	X	Y
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	0
1	0	1	0	1
1	1	0	1	0
1	1	1	0	1

4.

2갈래 멀티플렉서를 사용하여 다음 함수를 구현하라.

$$f(x, y, z) = \Sigma m(1, 2, 5, 6)$$

답

x	y	z	f
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

서로 다르면 1
같으면 0
∴ XOR
$I_0 = y \oplus z$

서로 같으면 0
다르면 1
∴ XOR
$I_1 = y \oplus z$



$F = x'I_0 + xI_1 \rightarrow I0 = I_1 = Y \oplus Z$