

Sequential Circuits Design p.205

■Design Procedure ___ 조합회로의 경우 : 진리표

1. specification 순서회로의 경우 : 상태표 또는 상태도

! 2. Formulation : 상태도 또는 상태표

- 3. State Assignment : 상태에 2진 코드 할당
- FF input Equation Optimization
 Output Equation Optimization
 - Technology Mapping
 - 6. Verification
- ●설계시 고려사항:
- 적절한 FF의 선택,
- 요구되는 상태수에 따라 FF수의 결정 : 상태수 2ⁿ → n개의 FF필요

비교 참고) 조합회로 설계 과정

■순차회로 설계 Steps

1. specification : 기능

00, 11 S_a/0 S_b/1 00, 11

2. Formulation


상태도 또는 상태표

3. State Assignment

: 상태에 2진 코드 할당

FF input Equation,
 Output Equation Optimization

(2단계 최적화)



2

Example) Sequential Circuits Design

■문제예) 입력 x의 값이 1로 입력될 때마다

11→00→01→10→11→00→01 ...을 반복하는 회로를 작성하시오.

출력 : 상태가 10→11로 변환할 때만 1을 출력한다.

그외는 0를 출력한다.

단) 초기값은 11으로 둔다.

-이러한 설계는 조합회로로 구성할 수 없다.


-현재상태가 무엇인가에 따라 입력 X에 따라 다음값이 결정되 기 때문이다.





00


























State Table (p.210, p.214) Next State Output Z State(t) input State(t+1) output Present X = 0 X = 1 X = 0 X = 1 State **FFB** FFA **FFB FFA** X Z A A Output Z Present State **Next State** AB X = 0X = 1 X = 0 X = 1


 

D FF을 이용한 설계(p.215) $D_A = A_{(t+1)} = \sum m(3,6,7)$ $D_B = B_{(t+1)} = \sum m(1,3,5,7)$ State(t+1) State(t) Input output $Z = \sum m(5)$ ■Map 간략화 X В Z A В D_A = AB + BX 0 0 0 0 $D_B = X$ 0 1 0 ! 1 Z = AB'X 0 1 0 0 0 0 B B D_A: 0 0 1 1 1 0 A 0 0 1 0 0 ! 1 0 1 0 1 1 D_B: 1 1 0 1 ! 0 0 A 0 0 1. 1 1





혼자 해보자 ■예) sequence Recognizer -기능:입력 sequence에서 "1011"이 발생할경우, 1을 출력한다. 입력시퀀스의중복인식을 허용한다.00101011000 100101100100.... -상태도 ★조건1:상태이진비트를 이진code로 할당하자. 00 → 01 → 11 → 10 -상태표 -플립플롭 입력식 ★조건2: D FF를 사용하여 설계하자. -논리회로 다이어그램



Example) Sequential Circuits Design

문제예) 입력 x의 값이 1로 입력될 때마다
 11→00→01→10→11→00→01…을 반복하는회로를 작성하시오.

출력 : 상태가 10-)11로 변환할 때만 1을 출력한다.

그외는 0를 출력한다.

단) 초기값은 11으로 둔다.


- 1. 상태도
 - (11)
- 00
- 01




- 2. 상태표
- 3. 플립플롭입력식
- 4. 논리회로도

21

21






sequence Recognizer Design 2 p.212


- ■경제적인 순차 회로 설계
 - 1. 적은 수의 FF 을 이용한다.
 - 2. 조합회로의 비용을 고려한다.
 - 적은 수의 FF을 사용하였으나 조합회로가 더 복잡할 수 있다.
- ■상태에 대한 적절한 2진 코드 지정 → 순차회로의 설계 비용 (자주 적용되는 2진 코드: BCD, Gray code, One-Hot code)
- ■One-hot code (성능이 좋고 설계/증명이 쉽다는 특징)
 - -상태 각각에 1비트를 할당하고 한 비트만 1을 설정한다. 1을 다음 상태로 보내는 보내는 것과 의미가 같다.


정확성 > 비용


24





Sequential Circuits Design 2' p.214 ■Gray code를 적용 Output Z Present State **Next State** X = 1 X = 0X = 0X = 1 AB Output Z **Present State Next State** ■One-Hot X = 1ABCD X = 0X = 0X = 1code를 적용














기본 순차회로 설계

상태 개수가 2의 n제곱이 아닐 경우 순차회로 설계



사용되지 않은 상태를 갖는 설계 p.217 ■N개의 FF이 주어졌을 때 사용되지 않는 상태에 대해 고려하자. Present State **Next State** Input ■3개의 FF→최대 가능 상태수? X A B C A B C $D_A=A_{(t+1)}=\sum m(5,7,8,9,11)$ 0 ? don't care= $\sum m(0,1,12\sim15)$ $D_B=B_{(t+1)}=\sum m(3,4)$ don't care= $\sum m(0,1,12\sim15)$ 0 0 $D_c = C_{(t+1)} = \sum m(2,4,6,8,10)$ 1 don't care= $\sum m(0,1,12\sim15)$





순차회로 설계 정리.

- ■기능 명세
- ■상태도 구성
- ■상태표 구성
- ■풀립 플롭의 개수 결정
- ■맵 간략화
 - 맵 간략화를 위한 상태표 재구성
 - one hot code, gray code 선택
- ■논리도 구성
- ■사용하지 않는 상태가 있는 경우, 설계

37