

양자 오류 정정을 위한 온디바이스 AI 가속기 SoC 설계

Design of an On-Device AI Accelerator SoC for Quantum Error Correction

2026-1학기 국립한밭대학교 컴퓨터공학과 캡스톤디자인 I

팀명 (팀원) ROQET (박범도, 박준성, 장현석)

지도교수 이상금 교수님

발표일 2026. 3. 11.(수)



Contents

1 프로젝트 개요

2 팀 소개 및 역할 분담

3 단계별 워크플로우

4 2026 상반기 추진 계획

부록

a 참고 문헌

b **Surface Code** 구조 및 오류 검출 원리

주제 선정

- 큐비트의 불안정성과 실시간 오류 정정의 필요성
 - (큐비트의 물리적 특성) 큐비트는 양자 역학적 특성으로 구현된 정보 단위, 외부 환경의 열이나 자기장 같은 미세한 간섭에도 정보가 손실되는 **결맞음 붕괴(Decoherence)** 현상이 발생하여 불안정.
 - (양자 컴퓨팅 상용화) 시스템의 상용화를 위해서는 발생한 오류를 실시간으로 탐지하고 수정하는 ***QEC** 기술 필요.
- 온디바이스 QEC의 필요성
 - (시스템의 민감성) 큐비트는 외부 잡음과 미세한 간섭에 매우 취약하기 때문에 빠른 오류 탐지 및 보정 필요.
 - (기존 처리 방식의 한계) Syndrome 데이터를 외부 서버나 범용 프로세서로 보내 처리하면 **통신 및 계산 지연** 발생하므로 오류 정정을 칩 내부에서 직접 수행하는 방식 필요.

국내외 연구 및 산업 현황

- Google, IonQ, IBM 등의 여러 기업들은 양자 컴퓨터의 오류율을 낮추기 위해 **Surface code**와 같은 양자 오류 정정 기술 연구를 진행 중.
- 현재 대부분의 디코딩 방식은 외부의 호스트 컴퓨터에서 소프트웨어로 연산하는 구조를 취하고 있어 전송 지연과 연산 부하 문제 존재.
- 최근 하드웨어 기반의 전용 가속기 설계가 연구되고 있으나, 고정밀 양자 오류를 실시간으로 처리할 수 있는 **저전력 *SoC 아키텍처**는 초기 단계.

이원호, 「아이온큐·구글·IBM, 2026년 양자 컴퓨팅 패권 누가 쥐나」, 『글로벌이코노믹』, 2026. 2. 15,



QEC 모델 및 디코더 선정 방식

- Surface Code 기반의 Neural 디코더
 - **(Surface Code) 2차원 격자** 구조를 통해 물리적 큐비트의 오류를 실시간 정정하여 하나의 안정적인 **논리적 큐비트를 형성**하는 기술
 - **(Neural 디코더)** 양자오류 측정값인 Syndrome을 **인공신경망**으로 분석하여 발생한 오류의 위치와 종류를 실시간으로 추론하고 정정하는 **AI 기반 디코더**


QEC Code	특징	하드웨어 구현
Repetition Code	구조 단순	(소규모) 테스트용
Surface Code	2D 격자 기반 디코딩	현재 가장 널리 사용
LDPC Code	높은 오류 정정효율	디코더 복잡도 높음

<QEC Code 후보>

디코더	특징	장단점
MWPM	정확도 높음	계산 복잡도 높음
Union-Find	빠른 처리	정확도 제한
Neural 디코더	AI 기반 디코딩	AI 가속기 적용 가능

<디코더 후보>


- 디코더 알고리즘: ***GNN**
 - **(GNN 특징)** 노드 간 연결관계를 따라 정보를 전달하며 특징을 학습하는 딥러닝 모델
 - **(적합성)** Surface Code의 Syndrome 데이터가 격자 기반 구조를 가져 그래프로 표현하기 용이



프로젝트 목표

항목	현재 최고 수준	캡스톤 디자인 목표	비고
연산 지연 시간	10ns~100ns (ASIC/SFQ 기반)	1 μ s 미만	-
자원 점유율	SoC 면적 대비 10% 이하	*FPGA 자원 50% 이하	-
전력 소모	0.1W~1W (ASIC)	5W 미만	보드 전체 기준
정밀도	100%(Bit-accurate)	95% 이상	알고리즘의 하드웨어 변환 시 오차 최소화
정정률	물리적 오류율 1%내외(Surface Code)	단일 오류 95% 이상	-

사용자 이용 시나리오



기대 효과

- 기술적 측면
 - Off-chip 처리 대비 통신 지연 및 I/O 병목 문제 완화
 - 1 μ s 미만 초저지연·저전력 처리 기반 실시간 오류 정정 가능성 검증
 - QEC 전용 반도체 및 양자컴퓨터 제어 시스템 설계 기반 확보
- 경제적 / 사회적 측면
 - 양자컴퓨터 및 AI 반도체 분야로 확장 가능
 - 전용 하드웨어 기반 연산 비용 절감 및 에너지 효율 향상

1


프로젝트 개요

프로젝트 협력 기관



ROQET

- Surface Code 기반의 양자 오류를 신경망 디코더로 실시간 정정하는 **SoC 가속기 설계**
- HDL 기반의 **하드웨어 시뮬레이션**



참여 예정 기관



가온칩스


- 산출물 바탕으로 물리적 설계
- 팹리스 기관과 연계하여 **실물 칩 개발**
- 메인 SoC 기능 구현

<가온 칩스 단계별 협업 사항>

	SoC Design	Synthesis	DFT Service	Placement & Routing	Physical Verification	Test /PKG	SCM (MP)
Level 0 - Spec. Hand-off	✓	✓	✓	✓	✓	✓	✓
Level 1 - RTL Hand-off		✓	✓	✓	✓	✓	✓
Level 2 - Netlist Hand-off			✓	✓	✓	✓	✓
Level 3 - GDS Hand-off					✓	✓	✓

프로젝트 개요

SoC 블록 다이어그램



팀 소개

ROQET(Robust On-device Quantum Electronics Technology)



지도 교수: 이상금 교수님



팀장: 박범도



팀원: 박준성



팀원: 장현석

- QEC 알고리즘 구현
- 알고리즘 최적화


- FPGA 시뮬레이션 검증 및 하드웨어 성능 분석
- 연산 동적 조절 및 알고리즘 분산 처리 최적화

- 알고리즘 RTL 설계 및 하드웨어 로직 구현
- FPGA 기반 프로토타이핑 및 성능 검증 수행
- 하드웨어 시뮬레이션 결과 기반 최적화


3

단계별 워크플로우

공통 개발 환경



문서 및 작업 관리



개발 환경

데이터 분석 및 벤치마킹



자료 수집



데이터 분석



박범도

박준성

장현석

모듈 구현 및 개발


시뮬레이션 및 성능 분석



양자화

QEC 알고리즘 구현

Syndrome 데이터 계측



RTL 변환

논리 합성

테스트 벤치 구동

RTL 정합성 검증

Gate-level Netlist 생성

비트스트림 산출

FPGA 실장

FPGA 시뮬레이션

성능 분석

최적화

연산 동적 조절 및 조기 종료

알고리즘 분산 처리

결과물 패키징

RTL sign-off 패키지

RTL Hand-Off

(예정) SoC 메인 칩 개발

PKG

연산 동적 조절 및 조기 종료

알고리즘 분산 처리

결과물 패키징

RTL sign-off 패키지

RTL Hand-Off

(예정) SoC 메인 칩 개발

PKG

연산 동적 조절 및 조기 종료

알고리즘 분산 처리

결과물 패키징

RTL sign-off 패키지

RTL Hand-Off

(예정) SoC 메인 칩 개발

월별 계획

3월

벤치마킹 및
알고리즘 설계

- 양자 오류 모델링 및 기초 알고리즘 설계
- 가속기 하드웨어 사양과 시스템 인터페이스 규격 수립

4월

시스템 아키텍처 및
데이터 모델링

- 알고리즘 양자화 및 시뮬레이션 데이터셋 생성
- 알고리즘 구조를 바탕으로 한 RTL 구조 설계 및 검토

5월

FPGA 기반
시뮬레이션

- Gate-level Netlist 기반으로 FPGA 실장
- 산출된 비트스트림을 통한 FPGA 시뮬레이션 진행

6월

성능 분석 및
최적화

- FPGA 프로토타이핑을 통한 성능 검증
- 하드웨어 기반 최적화
- RTL 코드, 사양서 등 산출물 패키징

주간 계획

- 주 1~2회 정기적 팀 회의 (대면/비대면)
- 격주 1회 이상 지도교수님 팀 회의 (대면)
- 협업 도구 및 작업 현황 관리



감사합니다

○ 2026.03.11 ○

Project: 2026 Capstone Design

Team: **ROQET**

Member: 박범도, 박준성, 장현석

- Fösel, T., Tighineanu, P., Weiss, T., & Marquardt, F. (2019). **Reinforcement Learning with Neural Networks for Quantum Error Correction**. *Quantum*, 3, 215.
- Google Quantum AI, **"Exponential suppression of bit or phase errors with a 2D distance-3 surface code"**, *Nature*, 2021.
- A. Asfaw et al., **"Real-Time Neural Network Decoders for Surface Codes on Noisy Quantum Hardware"**, arXiv:2405.05735, 2024.
- M. Chamberland et al., **"Building a fault-tolerant quantum computer using concatenated cat codes"**, *PRX Quantum*, 2022.
- J. F. Pillot et al., **"AlphaQubit: A scalable and real-time neural decoder for topological quantum codes"**, arXiv:2312.05367, 2023.
- N. B. T. K. Pham et al., **"Hardware Acceleration of Quantum Error Decoding"**, *IEEE Transactions on Quantum Engineering*, 2023.
- Google Quantum AI, **"Phase transition for the Google surface code threshold"**, *Nature Physics*, 2023.


✓ 2차원 격자 구조

- 큐비트를 2D 격자 형태로 배치
- 인접한 큐비트만 상호작용
→ 실제 양자 하드웨어 구현에 유리

✓ Stabilizer 측정으로 오류 검출(두 종류의 stabilizer 사용)

- X stabilizer (Vertex)
→ Bit-flip 오류 탐지
- Z stabilizer (Plaquette)
→ Phase-flip 오류 탐지

➤ Surface code는 2차원 격자에서 X와 Z stabilizer를 번갈아 측정하여 오류 위치를 syndrome 패턴으로 찾는 방식의 QEC 코드.



- ● : Data qubit
- X : Vertex stabilizer (X stabilizer)
- Z : Plaquette stabilizer (Z stabilizer)