1. 아래의 회로를 보고 문제를 풀어라.



회로설명:

1단계: (X AND Y)→P, (Z OR W)→Q‘

2단계: (P NAND Q)→R, (X‘ OR Z’)→S

3단계: (R AND S)→F(최종출력)

문제.

a. 전체 회로의 최대지연시간을 구하라

i. 모든 입력은 보수와 비보수 모두 가능하다고 가정한다.

ii. 입력은 비보수만 가능하며, 보수를 사용하려면 추가 게이트를 삽입해야한다고 가정한다.

b. 입력Z에서 출력 F까지의 최대지연시간을 구하라. 단, 모든입력은 보수와 비보수 모두 가능하다고 가정한다.

풀이.

a-i. 경로1: X → AND → NAND → AND → F → 2 + 3 + 2 = 7ns

경로2: Z → OR → NAND → AND → F → 2 + 3 + 2 = 7ns

경로3: X' → OR → AND → F → 2 + 2 = 4ns

답:7ns

a-2. X' → NOT(1ns) → OR(2ns) → AND(2ns) → F→ 1 + 2 + 2 = 5ns

전체 최대 지연 경로: X → AND(2ns) → NAND(3ns) → AND(2ns) → F→ 7ns 답: 7ns

b. Z → OR(2ns) → NAND(3ns) → AND(2ns) → F → 7n**s**

2. n비트 이진수의 1의 보수를 취한 뒤 1을 더하여 2의 보수를 생성하는 직렬모듈형 회로를 설계하고자 한다. 회로는 n개의 동일한 블록으로 구성되며, 각 블록은 입력비트를 반전한 후 이전 단계에서 전달되는 캐리(carry)를 더하여 출력비트와 다음단계 캐리를 생성한다. 첫번째 블록의 캐리 입력은 논리1로 고정된다. 다음은 처음 세 비트를 계산하는 블록 구성도이다.



각 블록 M_i 는 다음 동작을 수행한다.
입력: a_i, c_i
출력: d_i, c_{i+1}

단, 각 블록은 먼저 a_i 를 반전한 후 c_i 와 더하는 구조이다.

a.NAND 게이트만을 사용하여 각 블록의 논리회로를 설계하라.
(특히, 오른쪽 첫번째 블록M0를 구체적으로 설계하라.)
b. n비트 회로에 대한 최대 전파 지연시간을 계산하라. 각(NAND 게이트의 지연은 x로 가정)
c. 한블록에서 2비트를 동시에 처리하는 구조로 재설계하여 속도를 개선하라.
개선된 총 전파지연시간을 계산하라.

풀이.

a.



b. 3nx
c. 개선된 지연시간:2.5nx

3. Active High 출력 디코더를 사용하는 다음 회로를 살펴보고 입력 a,b,c로서 X와 Y에 대한 진리표를 그려라.

- 디코더: 3-to-8 active high 출력 디코더
- 입력: a,b,c
- 출력: 0 ~ 7
- OR 게이트 연결:
- 첫 번째 NOR 게이트는 출력 0, 2, 5를 입력으로 받아 X을 생성한다.
- 두 번째 NOR 게이트는 출력 1, 3, 6, 7을 입력으로 받아 Y을 생성한다.



a	b	c	디코더 출력	X	Y
0	0	0	0	1	0
0	0	1	1	0	1
0	1	0	2	1	0
0	1	1	3	0	1
1	0	0	4	0	0
1	0	1	5	1	0
1	1	0	6	0	1
1	1	1	7	0	1

4. 2갈래 멀티플렉서를 사용하여 다음함수를 구현하라.

f(p,q,r)=∑m(1,2,5,6)

f=p‘qr’+q‘r+pqr’
p=0 이면 f=qr‘+q’r=q XOR r
p=1 이면 f=qr‘+q’r=q XOR r
선택신호=p,
f(p,q,r)=q XOR r