1. 아래의 회로를 보고 문제를 풀어라.



a. 전체 입력 중에서 출력 G까지의 최대 지연을 구하라.
(모든 입력은 보수 / 비보수 모두 가능)

b. 입력 C에서 출력 G까지의 최대 지연을 구하라.

풀이) 게이트 하나 통과 = 지연 1 (not 제외)

a. A 경로 : A→X→Z→U→G (총 4)
B 경로 : B→X→Z→U→G (총 4)
C 경로 : C→Y→Z→U→G (총 4)
D 경로 : D→Y→Z→U→G (총 4)
E 경로 : E→W→U→G (총 3)

최대지연 = 4

b.
C→Y→Z→U→G
최대 지연 = 4

2. n 비트 입력 $A=(a_{n-1}, \cdots, a_0)$의 2의 보수를 구하는 회로를 설계한다. 단, 기존방식 (LSB부터 carry 전달)이 아니라 다음과 같은 변형구조를 사용한다.

[회로 방식]

각 비트에서 : 1. 먼저 비트를 보수화 $x_i = a_i'$

2. 이전 단계의 carry 대신, 두 단계 전 carry를 사용 $C_i = x_i \cdot C_{i-2} + C_{i-1}$

3. 출력 : $b_i = x_i \oplus C_{i-1}$

초기조건 : $C_{-1}=1$, $C_{-2}=0$

a. NAND 게이트만을 사용하여 각 비트 블록 회로를 설계하라.

b. 이 회로의 전체 최대 지연 시간을 구하라. (n 비트 기준)

풀이) a. $x_i = a_i' = a_i \text{ NAND } a_i$, $b_i = x_i \oplus C_{i-1}$, $C_i = x_i C_{i-2} + C_{i-1}$

$= ((x_i C_{i-2})' \cdot C_{i-1}')'$



b. carry가 계속 전달될 때 단계마다 2 gate delay

총 지연 $2n$ + 출력 (XOR) $= 2n+3$

3. 다음은 Active-high 출력 3-to-8 디코더를 이용한 회로이다. 입력 a, b, c로서 X와 Y에 대한 진리표를 그려라.

입력 : a, b, c
디코더 출력 : $D_0 \sim D_7$ (abc값에 따라 하나의 출력만 1)



풀이) $X = D_0 + D_3 + D_5 + D_6$, $Y = D_1 + D_2 + D_5 + D_7$

a	b	c	활성출력
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3
1	0	0	D_4
1	0	1	D_5
1	1	0	D_6
1	1	1	D_7

→

진리표

a	b	c	X	Y
0	0	0	1	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	0
1	0	1	1	1
1	1	0	1	0
1	1	1	0	1

4. 2-to-1 멀티플렉서만 사용하여 다음 함수를 구현하라.

$f(x,y,z) = \sum m(0,2,5,6)$

풀이) 진리표

x	y	z	m번호	f
0	0	0	0	1
0	0	1	1	0
0	1	0	2	1
0	1	1	3	0
1	0	0	4	0
1	0	1	5	1
1	1	0	6	1
1	1	1	7	0

MUX 구조: $f = x' f_0 + x f_1$

x = 0 일 때

yz	f
00	1
01	0
10	1
11	0

$f_0 = z'$

x = 1 일 때

yz	f
00	0
01	1
10	1
11	0

$f_1 = y \oplus z$