[문제] 다단계 혼합 논리 회로의 최장 경로 및 지연 시간 분석

문제 설명:

아래와 같이 연결된 논리 회로가 있습니다. 각 게이트의 전파 지연 시간은 다음과 같다고 가정합니다.

- **NOT 게이트:** 1 ns
- **2-input AND / OR 게이트:** 2 ns
- **2-input NAND / NOR 게이트:** 3 ns
- **2-input XOR 게이트:** 4 ns



질문:

a. 모든 입력의 보수(Complement)와 비보수가 추가 지연 없이 즉시 제공된다고 가정할 때, 회로의 **최대 지연 시간**을 구하라.

b. 비보수 입력만 가능하여, 입력의 보수(E')를 만들기 위해 NOT 게이트를 추가해야 할 때의 **최대 지연 시간**을 구하라.

c. 입력 B에서 최종 출력 Y까지 발생하는 **모든 경로의 지연 시간**을 각각 구하라. (보수는 즉시 제공된다고 가정)

[풀이 및 정답]

1. 경로 분석 및 지연 시간 계산 (질문 a)

입력에서 출력 Y까지의 가능한 모든 경로를 추적하여 지연 시간을 합산합니다.

- **경로 1:** A 또는 B → G_1(XOR) → G_3(NOR) → G_4(AND) → G_5(OR)
  - 지연 시간: 4(G_1) + 3(G_3) + 2(G_4) + 2(G_5) = 11 ns
- **경로 2:** C 또는 D → G_2(NAND) → G_3(NOR) → G_4(AND) → G_5(OR)$
  - 지연 시간: 3(G_2) + 3(G_3) + 2(G_4) + 2(G_5) = 10 ns
- **경로 3:** E' → G_4(AND) → G_5(OR)
  - 지연 시간: 2(G_4) + 2(G_5) = 4 ns
- **경로 4:** B → G_5(OR)
  - 지연 시간: 2 ns

정답 a: 최대 지연 시간은 가장 긴 경로인 11 ns입니다.

2. NOT 게이트 추가 시 지연 시간 (질문 b)

입력 E'를 만들기 위해 E에 NOT 게이트(1 ns)를 통과시켜야 합니다. 이 경우 경로 3의 지연 시간이 변합니다.

- **수정된 경로 3:** E → NOT → G_4 → G_5
  - 지연 시간: 1(NOT) + 2(G_4) + 2(G_5) = 5 ns
- 다른 경로(1, 2, 4)는 입력의 보수화를 요구하지 않거나 이미 최장 경로가 아니므로 전체 최대값에 영향을 주지 않습니다. 여전히 경로 1이 가장 깁니다.

정답 b: 최대 지연 시간은 변함없이 11 ns입니다.

3. 입력 B에 특화된 경로 분석 (질문 c)

- **경로 B-1:** B → G_1 → G_3 → G_4 → G_5
  - 계산: 4 + 3 + 2 + 2 = 11 ns
- **경로 B-2:** B → G_5
  - 계산: 2 ns

정답 c: 11 ns 및 2 ns입니다.

[문제] 4비트 Ripple-Carry형 2의 보수 변환기 설계

문제 설명:

입력 데이터 A($a_3\ a_2\ a_1\ a_0$)를 2의 보수로 변환하여 출력 B($b_3\ b_2\ b_1\ b_0$)를 생성하는 회로를 만들고자 합니다. 2의 보수는 "모든 비트를 반전(1의 보수)시킨 후 1을 더한다"는 원리를 이용하며, 이를 위해 동일한 1비트 모듈 4개를 직렬로 연결합니다.

조건:

- **1비트 모듈 구성:** 입력 비트 a_i와 하위 단계의 캐리 c_i를 받아 결과 비트 b_i와 상위 캐리 c_{i+1}을 출력합니다.
- **초기 값:** 가장 하위 비트에 1을 더하기 위해 $c_0 = 1$로 고정합니다.
- **게이트 지연 시간:**
  - **NOT 게이트:** 1 ns
  - **AND 게이트:** 2 ns
  - **XOR 게이트:** 2 ns

질문:

a. 1비트 모듈의 내부 논리식을 a_i와 c_i를 사용하여 구하라. (비트 반전 후 더하기 연산 적용)

b. 입력 A가 1100_2일 때, 각 단계의 출력 b_i와 캐리 c_{i+1}의 값을 추적하여 최종 출력 B를 구하라.

c. a_0 비트가 변한 시점부터 최종 출력 b_3가 안정될 때까지의 **최대 지연 시간**을 구하라.

[풀이 및 정답]

1. 논리식 도출 (질문 a)

2의 보수화 과정은 a_i를 반전시킨 값($\bar{a}_i$)과 하위에서 올라온 캐리(c_i)를 더하는 것입니다.

- 결과 비트: $b_i = \bar{a}_i \oplus c_i$
- 다음 캐리: $c_{i+1} = \bar{a}_i \cdot c_i$ (반전된 비트와 캐리가 모두 1일 때만 다음으로 캐리가 발생함)

정답 a: $b_i = \bar{a}_i \oplus c_i$, $c_{i+1} = \bar{a}_i \cdot c_i$

2. 입력 추적 (질문 b)

입력 A = 1100 ($a_3=1$, $a_2=1$, $a_1=0$, $a_0=0$), 초기 $c_0 = 1$입니다.

1. **0단계 (i=0):** $\bar{a}_0 = 1$, $c_0 = 1 \rightarrow b_0 = 1 \oplus 1 = 0$, $c_1 = 1 \cdot 1 = 1$
2. **1단계 (i=1):** $\bar{a}_1 = 1$, $c_1 = 1 \rightarrow b_1 = 1 \oplus 1 = 0$, $c_2 = 1 \cdot 1 = 1$
3. **2단계 (i=2):** $\bar{a}_2 = 0$, $c_2 = 1 \rightarrow b_2 = 0 \oplus 1 = 1$, $c_3 = 0 \cdot 1 = 0$
4. **3단계 (i=3):** $\bar{a}_3 = 0$, $c_3 = 0 \rightarrow b_3 = 0 \oplus 0 = 0$, $c_4 = 0 \cdot 0 = 0$

정답 b: 최종 출력 B = 0100_2

3. 지연 시간 계산 (질문 c)

가장 긴 경로(임계 경로)는 하위 비트의 결과가 상위 캐리로 계속 전달되는 경로입니다.

- **모듈 내부 지연:**
  - $a_i \rightarrow c_{i+1}$: NOT(1ns) + AND(2ns) = **3 ns**
  - $c_i \rightarrow c_{i+1}$: AND(2ns) = **2 ns**
  - $c_i \rightarrow b_i$: XOR(2ns) = **2 ns**
- **전체 경로 ($a_0 \rightarrow c_1 \rightarrow c_2 \rightarrow c_3 \rightarrow b_3$):**
  - $a_0 \rightarrow c_1$ (3 ns) + $c_1 \rightarrow c_2$ (2 ns) + $c_2 \rightarrow c_3$ (2 ns) + $c_3 \rightarrow b_3$ (2 ns)
  - 총합: 3 + 2 + 2 + 2 = 9 ns

정답 c: 9 ns

[문제] 2-to-4 디코더를 이용한 반가산기(Half Adder) 설계

문제 설명:

2개의 입력 비트 x, y를 더하여 합(S)과 캐리(C)를 출력하는 **반가산기**를 설계하고자 합니다. 이를 위해 **Active-high** 방식의 **2-to-4 디코더** 1개와 **OR 게이트** 1개를 사용합니다.

- **디코더 입력:** x, y
- **디코더 출력:** D_0, D_1, D_2, D_3 (각각 minterm m_0, m_1, m_2, m_3에 대응)

질문:

a. 반가산기의 진리표를 작성하라.

b. 합(S)과 캐리(C)를 디코더의 출력(D_0 ~ D_3)을 이용한 논리식으로 표현하라.

c. 합과 캐리에 대하여 디코더와 OR 게이트를 어떻게 연결해야 하는지 설명하라.

[풀이 및 정답]

1. 진리표 작성 (질문 a)

두 비트를 더했을 때의 결과를 표로 정리합니다.

x	y	S (Sum)	C (Carry)	minterm
0	0	0	0	m_0
0	1	1	0	m_1
1	0	1	0	m_2
1	1	0	1	m_3

2. 논리식 도출 (질문 b)

진리표에서 출력값이 1인 minterm 번호를 찾습니다. 디코더의 출력 D_i는 minterm m_i와 동일한 의미입니다.

- **합(S):** m_1과 m_2에서 1입니다.

S = m_1 + m_2 = D_1 + D_2

- **캐리(C):** m_3에서만 1입니다.

C = m_3 = D_3

정답 b: S = D_1 + D_2, C = D_3

3. 회로 연결 방법 (질문 c)

- **합(S):** 디코더의 출력 1번(D_1)과 2번(D_2)을 **2-input OR 게이트**의 입력으로 연결하면 출력이 S가 됩니다.
- **캐리(C):** 디코더의 출력 3번(D_3)을 별도의 게이트 없이 **그대로 출력**으로 사용하면 C가 됩니다.

[문제] 비순차적 선택 변수를 활용한 4변수 함수 MUX 구현

문제 설명:

4개의 입력 변수 A, B, C, D를 갖는 불 함수 F가 다음과 같이 주어졌습니다.

F(A, B, C, D) = ∑m(1, 3, 4, 11, 12, 13, 14, 15)

이 함수를 **하나의 4-to-1 MUX**를 사용하여 구현하고자 합니다. 이때 조건과 구할 문제는 다음과 같습니다.

조건: MUX의 선택 입력 S_1, S_0에는 각각 변수 A와 C를 연결한다. (S_1 = A, S_0 = C)

문제: 데이터 입력 I_0, I_1, I_2, I_3에 인가될 입력을 나머지 변수 B, D에 관한 논리식으로 도출하라.

[풀이 및 정답]

1. 선택 변수(A, C)에 따른 minterm 분류

A와 C의 상태에 따라 데이터 입력 I_i가 결정됩니다. 4변수 진리표의 각 minterm(m_0 ~ m_{15})을 AC 조합별로 분류합니다.

선택 (AC)	해당 minterm (ABCD)	F의 값 (m 번호 확인)	데이터 입력 (I_i)
00 (I_0)	m_0(0000), m_1(0001), m_4(0100), m_5(0101)	0, 1, 1, 0	B ⊕ D
01 (I_1)	m_2(0010), m_3(0011), m_6(0110), m_7(0111)	0, 1, 0, 0	$\bar{B}$D
10 (I_2)	m_8(1000), m_9(1001), m_{12}(1100), m_{13}(1101)	0, 0, 1, 1	B
11 (I_3)	m_{10}(1010), m_{11}(1011), m_{14}(1110), m_{15}(1111)	0, 1, 1, 1	B + D

2. 각 입력포트(I_i)의 논리식 도출

- **I_0 (AC=00 시):** B, D의 조합 (00, 01, 10, 11)에 대해 F가 (0, 1, 1, 0)입니다. 이는 XOR 연산이므로 I_0 = B ⊕ D입니다.
- **I_1 (AC=01 시):** B, D 조합에 대해 F가 (0, 1, 0, 0)입니다. 즉, B=0이고 D=1일 때만 1이므로 I_1 = $\bar{B}$D입니다.

- **I_2 (AC=10 시):** B, D 조합에 대해 F가 (0, 0, 1, 1)입니다. D값에 상관없이 B=1일 때 1이므로 I_2 = B입니다.
- **I_3 (AC=11 시):** B, D 조합에 대해 F가 (0, 1, 1, 1)입니다. 이는 00일 때만 0인 OR 연산이므로 I_3 = B + D입니다.

정답:

- I_0 = B $\oplus$ D
- I_1 = $\bar{B}$D′
- I_2 = B
- I_3 = B + D