

SlTransmitter

# Оглавление

- Описание ..... 1
- Описание верхнего уровня ..... 1
  - Входные сигналы ..... 1
  - Двунаправленные сигналы..... 1
- Программная модель..... 1
  - Регистр конфигурации и состояния..... 1
  - Регистр данных к отправке..... 2
- Описание работы ..... 3
- Алгоритмы работы..... 4

# Описание

Данный проект подразумевает реализацию RTL-описания на языке Verilog одноканального передатчика SL-канала

## Описание верхнего уровня

### Входные сигналы

- rst\_n - асинхронный общий сигнал сброса
- clk - сигнал тактовой частоты
- [31:0] D\_in - порт для записи данных в регистры
- wr\_en - После установки в 1 в выбранный портом А регистр записывается необходимое число
- addr - "0" - регистр данных, "1" - регистр конфигурации и состояния

### Выходные сигналы

- SL0 - сигнал нулей SL канала
- SL1 - сигнал единиц SL канала
- [31:0] D\_out - порт для чтения регистров
- irq - вывод прерывания

### Двунаправленные сигналы

Отсутствуют.

## Программная модель

Пользователю для работы доступно несколько регистров:

- Регистр конфигурации и состояния (config\_r и status\_r)
- Данных к отправке (txdata\_r)

### Регистр конфигурации и состояния

Регистр конфигурации и состояния состоит из двух объединенных регистров - конфигурации и состояния. Регистру конфигурации соответствуют младшие 16 разрядов, регистру состояния - старшие.

Таблица 1. Назначение разрядов регистра конфигурации (config\_r)

|    |         |   |   |   |   |   |      |          |   |    |      |      |      |      |      |
|----|---------|---|---|---|---|---|------|----------|---|----|------|------|------|------|------|
| 0  | 1       | 2 | 3 | 4 | 5 | 6 | 7    | 8        | 9 | 10 | 11   | 12   | 13   | 14   | 15   |
| SR | BC[6:0] |   |   |   |   |   | IRQM | FQM[9:7] |   |    | Res* | Res* | Res* | Res* | Res* |

### Описание разрядов регистра конфигурации (config\_r)

1. SR - soft reset, включает (SR=1) и выключает (SR=0) приемник
2. BC - bit count, количество бит в слове
3. IRQM - interrupt request mode, разрешение (IRQM = 1) или запрещение (IRQM = 0) работы прерываний модуля
4. FQM - frequency mode, соответствие значения FQM и во сколько раз делится частота описано в таблице ниже.

Таблица 2. Связь значения FQM и частоты работы передатчика

| Значение FQM в десятичной системе | Делитель частоты |
|-----------------------------------|------------------|
| 1                                 | 2                |
| 2                                 | 4                |
| 3                                 | 8                |
| 4                                 | 16               |
| 5                                 | 32               |
| >5                                | 32               |

Таблица 3. Назначение разрядов регистра состояния (status\_r)

|     |      |      |      |      |      |      |      |       |    |    |           |       |            |      |      |
|-----|------|------|------|------|------|------|------|-------|----|----|-----------|-------|------------|------|------|
| 16  | 17   | 18   | 19   | 20   | 21   | 22   | 23   | 24    | 25 | 26 | 27        | 28    | 29         | 30   | 31   |
| SIP | Res* | Res* | Res* | Res* | Res* | Res* | Res* | IRQSM |    |    | IRQC<br>C | IRQIC | IRQD<br>WE | Res* | Res* |

### Описание разрядов регистра состояния (status\_r)

1. SIP - send in process, сообщение отправится, при попытке перезаписи этого бита ничего не происходит
2. IRQSM - interrupt request of sent message
3. IRQWCC - interrupt request of wrong configuration changed
4. IRQIC - interrupt request of incorrect configuration
5. IRQDWE - interrupt request of data write error

## Регистр данных к отправке

txdata\_r[31:0]

Таблица 4. Назначение разрядов регистра данных к отправке (txdata\_r)

|        |
|--------|
| 0 - 31 |
| Data   |

Data - данные к отправке.

# Описание работы

Модуль отправляет SL-сообщения. Сообщения могут иметь четную длину от 8 до 32 бит. Бит четности формируется автоматически. Частота импульсов может меняться от 500кГц до 16МГц (при частоте тактового сигнала = 16МГц).

## *Запись и чтение регистров*

Управление модулем осуществляется путем записи/чтения регистров.

Запись в регистры осуществляется подачей записываемой информации на шину d\_in, адреса на порт addr, и единицы на порт wr\_en. В режиме отправки сообщения (поле регистра состояния SIP = "1") запись в регистр конфигурации и состояния возможна, но при изменении конфигурационной части корректность отправляемого сообщения не гарантируется. Попытка записать в конфигурационный регистр некорректные параметры игнорируется. Попытка записать данные в процессе отправки сообщения игнорируется.

Для чтения регистра необходимо подать адрес на порт addr и считать информацию с шины d\_out.

## *Смена конфигурации*

Для изменения конфигурации приемника необходимо перезаписать регистр конфигурации и состояния. В конфигурационной части вы можете установить необходимую частоту, длину слова, разрешение вызова прерываний, или включить/выключить модуль.

## *Отправка сообщений*

Для отправки сообщения необходимо записать отправляемое сообщение в регистр данных к отправке. Сразу после записи модуль переходит в режим отправки сообщения. При этом поле SIP регистра состояния устанавливается в "1". В случае когда поле BC регистра конфигурации не равно 32, отправляемым сообщением являются младшие биты регистра данных. Старшие биты регистра, которые не входят в длину сообщения заданную конфигурацией (txdata[31:32-BC]) будут записаны в регистр, но игнорированы при отправке.

## *Прерывания*

Прерывания вызываются если поле регистра конфигурации IRQM = 1 и произошло одно из событий: \* Отправка сообщения завершена \* Была предпринята попытка записать некорректные данные в конфигурационный регистр \* Изменение конфигурации в процессе отправки сообщения \* Попытка записать новые данные во время отправки старых Причину возникновения можно посмотреть в соответствующих полях регистра состояния. Для сбрасывания прерываний, вам необходимо считать регистр конфигурации и состояния и записать считанное снова, занулив биты прерываний.

## *Выключение модуля*

При выключении передатчика (поле регистра конфигурации SR = "1"), передатчик прекращает отправку текущего сообщения. Когда передатчик выключен, запись в регистр данных игнорируется.

## Алгоритмы работы




Рисунок 1. Алгоритм работы регистра состояния модуля SITransmitter

Модуль может находиться в двух режимах: \* Режим отправки \* Режим ожидания

После включения модуля, все биты регистра состояния устанавливаются в 0, модуль находится в режиме ожидания.

В режиме ожидания при записи регистра конфигурации и состояния происходит проверка битов прерываний: если значения соответствующих записываемых битов прерываний равны 0, то они сбрасываются. После этого если конфигурация некорректна, выставляется `IRQIC = 1`, конфигурация не изменяется. Модуль остается в режиме ожидания.

При записи данных в режиме ожидания, модуль переходит в режим отправки, устанавливается поле регистра состояний `SIP = 1`.

Если в режиме отправки происходит запись данных, выставляется бит  $IRQDWE = 1$ , модуль возвращается в режим ожидания, выставляются биты  $SIP = 0$  и  $IRQSM = 1$ .

Если в режиме отправки происходит запись регистра конфигурации и состояния, сначала проверяются биты прерываний: если значения соответствующих записываемых битов прерываний равны 0, то они сбрасываются. После этого, проверяется изменяются ли биты конфигурации (поля FQM, BC, SR). Если они не изменяются, модуль остается в режиме отправки сообщения. Если они изменяются то отправка завершается, выставляются биты  $SIP = 0$  и  $IRQSM = 1$ . Если конфигурация корректна, она записывается в регистр. Модуль переходит в режим ожидания записи.




Рисунок 2. Алгоритм работы модуля STTransmitter в режиме отправки

В начале режима отправки в сдвиговый регистр загружается отправляемое сообщение. Счетчики



количества бит и частоты устанавливаются в 0. Счетчик частоты считает от 0 до значения (делитель частоты - 1). Когда счетчик частоты достигает максимального значения, инкрементируется счетчик количества бит. Счетчик количества бит считает от нуля до числа, равного  $(BC + 1) * 2 + 1$ , где BC (bit count) - поле регистра конфигурации.

При нулевом значении счетчика частоты на линии канала выставляется значение, зависящее от значения счетчика битов.

На значениях счетчика битов 0, 2, ...,  $(BC-1) * 2$  на выход выставляется комбинация соответствующая первому биту сдвигового регистра. Также происходит подсчет четности на основе первого бита сдвигового регистра и сдвиг регистра.

На нечетных значениях счетчика битов 1, 3, ...,  $(BC+1) * 2 + 1$  на выход выставляется комбинация соответствующая промежутку между значащими битами (единица на линии нулей и единица на линии единиц)

На значении счетчика битов  $BC * 2$  на выход выставляется комбинация соответствующая подсчитанной четности, а на значении  $(BC+1) * 2$  - комбинация стоп бита.

Также на каждом значении счетчика частоты происходит проверка наличия ошибок - попытки записать данные во время отправки или изменения конфигурации. В случае, если ошибка произошла, отправка прекращается.

В результате на выходе модуля формируется sl - сообщение.