

آزمایش هفتم: UART

UART

پروتوکل یوآرت برای این آزمایش را به صورت روبرو در نظر گرفتیم. ابتدا باید داده ای را که میخواهیم ارسال کنیم را روی data_in را شروی in_ready را برابر یک قرار دهیم تا sender از حالت IDLE خارج شده و ارسال را شروع کند. همانطور که در صورت آزمایش آمده یک بیت START_BIT سپس یک بیت PARITY سپس ۷ بیت داده و در نهایت هم یک بیت STOP ارسال میشود. در یوآرت مقیاسی برای هماهنگی دو ماژول فرستنده و گیرنده بنام buad rate که نشان میدهد در هر ثانیه چند بیت ارسال میشود. ما از پارامتری بنام CLKS_PER_BIT استفاده کردیم که نشان میدهد جابهجایی یک بیت چند کلاک طول میکشد و این عدد از تقسیم سرعت کلاک پردازنده بر کاردیم که نشان میدهد جابهجایی یک بیت چند کلاک طول میکشد و این عدد از تقسیم سرعت کلاک پردازنده بر کارتوس برابر ۲ در نظرگرفتیم و در کوارتوس برابر ۴۳۴ (با فرض rate = 115200 و buad rate و کوارتوس برابر ۴۳۴ (با فرض buad rate = 50MHz و buad rate). (لینک روبرو نیز درفهم پروتوکول

کارکرد ماژول فرستنده همانند توضحات آمده در صورت آزمایش است و هر دو کلاک (CLK_PER_BIT) کار می کند. در بخش گیرنده، گیرنده در ابتدا در حالت IDLE است و پس از مشاهده این که بیت RX صفر شد وارد حالت در بخش گیرنده در ابتدا در حالت CLK_PER_BIT-1 بار (یک کلاک کمتر از حالت معمول) چک می کند که آیا بیت شروع همچنان صفر است یا خیر. در صورتی که در این بین خطایی رخ دهد گیرنده دوباره به حالت IDLE بازمی گردد. سپس در حالت های بیت زوجیت و دریافت داده بعد از گذشتن دو کلاک داده مربوطه را می گیرد. در نهایت هم در حالت STOP دو کلاک صبر می کند و منتظر می ماند تا دوباره RX از ولتاژ یک به صفر بیاید. توجه کنید که در حالت پایانی فرستنده TX باید برابر یک باشد که به معنی پایان کار آن باشد تا هر وقت خواست بتواند با صفر کردن آن به ماژول گیرنده بفهماند که ارسال داده شروع شده.

گیرنده داده هایی را که دریافت می کند به طور موقتی در رجیستری بنام current_data می ریزد و هر وقت که کار ارسال به پایان رسید آن را به خروجی ماژول گیرنده انتقال می دهد که بیت کم ارزش این خروجی زوجیت و ۷ بیت پرارزش بعدی داده ی دریافت شده است.

توجه کنید که برای سنتز ماژول یوآرت چون تستبنچ را سنتز نمی کنیم، مجبوریم تا پارامتر CLKS_PER_BIT را بصورت دستی با از کامنت در آوردن خط ۱۴ ماژول UART و حذف پارامتر از تعریف ماژول آن، ماژول قابلیت سنتز پیدا کند.



گزارش آزمایش ۷ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 2 محمّدسپهر پورقنّاد (94109359)

کد مربوط به uart :

```
module uart #(parameter CLKS_PER_BIT) (data_in , data_out , clk, in_ready, out_valid
);
    input [6:0] data_in;
    input clk;
    input in_ready;
    output [7:0] data out;
    output out_valid;
   //fpga clock is at least about 50MHz
    // so CLKS PER BIT will be 50000000/115200 = 434
   // parameter CLKS PER BIT = 434;
    wire tx 2 rx;
    sender #(.CLKS_PER_BIT(CLKS_PER_BIT)) sender(.clk(clk),
                                                    .data_in(data_in),
                                                    .in_ready(in_ready),
                                                    .tx(tx_2_rx)
                                                    );
    reciver #(.CLKS_PER_BIT(CLKS_PER_BIT)) reciver(.clk(clk),
                                                    .rx(tx_2_rx),
                                                    .data_out(data_out),
                                                    .out_valid(out_valid) //just dete
rmine by stop-bit
                                                    );
endmodule
```

کد مربوط به بخش reciver:

```
`define DATA_LEN 7
module reciver #(parameter CLKS_PER_BIT)(clk, rx, data_out, out_valid);
```



```
input clk;
input rx;
output reg [`DATA LEN:0] data out;
output reg out_valid = 0;
reg [2:0] state = 3'b000, next_state;
reg [`DATA_LEN:0] current_data = 0;
reg par;
reg [3:0] data_index = 0;
reg clk_count = 0;
parameter IDLE
parameter START_BIT = 3'b001;
= 3'b010;
parameter RECIVE_DATA = 3'b011;
parameter STOP
                       = 3'b100;
always @(*)begin
    state <= next_state;</pre>
reg [10:0] cc =0;
always@(posedge clk)begin
    cc = cc + 1;
    case (state)
        IDLE: begin
            out_valid = 0;
            data_index = 0;
            clk_count = 0;
            if(rx == 1'b0)begin
                 next_state = START_BIT;
            end
            else begin
                next_state = IDLE;
            end
        START_BIT:begin
            if(clk_count < CLKS_PER_BIT-2 )begin</pre>
                 clk_count = clk_count + 1;
                 next_state = START_BIT;
```



گزارش آزمایش ۷ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 4 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

```
if(rx == 1'b1)begin
            clk_count =0;
            next_state = IDLE;
        end
    else begin
        clk_count = 0;
        next_state = PARITY;
    end
PARITY: begin
    if(clk count < CLKS PER BIT-1)begin</pre>
        clk_count = clk_count +1;
        next_state = PARITY;
    end
        clk_count = 0;
        next_state = RECIVE_DATA;
        current_data[0] = rx;
    end
RECIVE_DATA: begin
    if (clk_count < CLKS_PER_BIT-1)begin</pre>
        clk_count = clk_count + 1;
        next_state = RECIVE_DATA;
    end
        clk count = 0;
        current_data[data_index + 1] = rx;
        if(data_index < `DATA_LEN-1) begin</pre>
            data_index = data_index + 1;
            next_state = RECIVE_DATA;
        else begin
            data_index = 0;
            next_state = STOP;
        end
    end
STOP: begin
    if(clk_count < CLKS_PER_BIT-1) begin</pre>
        clk_count = clk_count + 1;
        next_state = STOP;
    end
    else begin
```

گزارش آزمایش ۷ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 5 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

```
clk_count = 0;
    next_state = IDLE;
    out_valid = 1'b1;
    data_out = current_data;
    end
    end

    default: begin
        next_state =IDLE;
    end
    endcase
end
```

کد مربوط به بخش sender:

```
define DATA_LEN 7
module sender #(parameter CLKS_PER_BIT) (clk, data_in, in_ready, tx);
   input clk;
   input [`DATA_LEN-1:0] data_in;
    input in_ready;
   output tx;
   reg tx;
   reg [2:0] state = 3'b000, next_state;
   reg [3:0] data_index = 0;
   reg [7:0] clk_count = 0;
   reg [`DATA_LEN-1:0] current_data = 0;
   wire par;
   parameter IDLE
                          = 3'b000;
    parameter PARITY
                           = 3'b001;
   parameter START_BIT = 3'b010;
   parameter TRANSFER_DATA = 3'b011;
   parameter STOP_BIT
                          = 3'b100;
```



گزارش آزمایش ۷ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 6 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

```
current_data[0] ^ current_data[1] ^ current_data[2] ^ current_dat
    assign par =
a[3] ^
                     current_data[4] ^ current_data[5] ^ current_data[6];
    always @(*)begin
        state <= next_state;</pre>
    end
    reg [10:0] cc = 0;
    always @(posedge clk) begin
        next_state = IDLE;
        cc = cc +1;
        case (state)
            IDLE:begin
                clk_count = 0;
                data_index = 0;
                tx = 1'b1;
                if (in_ready == 1'b1) begin
                    current data = data in;
                    next_state = START_BIT;
                    next_state = IDLE;
                end
            START_BIT: begin
                tx = 1'b0;
                if(clk_count < CLKS_PER_BIT-1) begin</pre>
                     clk_count = clk_count + 1;
                    next_state = START_BIT;
                else begin
                    clk_count = 0;
                    next_state = PARITY;
            PARITY: begin
                tx = par;
                if(clk_count < CLKS_PER_BIT-1)begin</pre>
                     clk_count = clk_count + 1;
                    next_state = PARITY;
                    clk count =0;
                    next_state = TRANSFER_DATA;
```



```
TRANSFER_DATA:begin
                 tx = current_data[data_index];
                 if(clk_count < CLKS_PER_BIT-1)begin</pre>
                     clk_count = clk_count + 1;
                     next_state = TRANSFER_DATA;
                 end
                     clk_count = 0;
                     if (data_index < `DATA_LEN - 1)begin</pre>
                         data_index = data_index + 1;
                         next state = TRANSFER DATA;
                     else begin
                         data_index = 0;
                         next_state = STOP_BIT;
                     end
            STOP_BIT:begin
                 tx = 1'b1;
                 if(clk_count < CLKS_PER_BIT-1)begin</pre>
                     clk_count = clk_count + 1;
                     next_state = STOP_BIT;
                     clk_count = 0;
                     next_state = IDLE;
            default: begin
                 next_state = IDLE;
            end
        endcase
endmodule
```

کد مربوط به تست بنچ:




```
reg [6:0] data_in;
    reg clk;
    reg in_ready;
   wire [7:0] data_out;
    wire out_valid;
   UART #(.CLKS_PER_BIT(clks_per_bit)) uart (.data_in(data_in),
                                             .data_out(data_out),
                                             .clk(clk),
                                             .in_ready(in_ready),
                                             .out_valid(out_valid)
                                             );
    initial begin
        clk = 0;
        in_ready = 0;
        #12
        in_ready = 1;
        data_in = 7'b1101101;
        #15
        in_ready = 0;
        #220
        in_ready = 1;
        data_in = 7'b0101010;
        #15
        in_ready = 0;
    always #5 clk = ~clk;
endmodule
```

در تست بنچ بالا یکبار داده ۱۱۰۱۱۰ و یکبار داده ۱۱۰۱۰۰ را با فاصله ارسال کردیم و در بخش پایانی ویوفرم آن و توضیحات مربوطه آمده است.



اختصاص پین و کامپایل

برای پیادهسازی این مدار از دستگاه EP2C35F672C6 از خانواده Cyclone II استفاده خواهد شد. با توجه به راهنمای این دستگاه، پینها را مطابق شکل 1 اختصاص میدهیم.



شكل 1 - نحوهى اختصاص پينها

تنها برای سیگنال in_ready از Push-button استفاده کردیم و مابقی ورودی ها به غیر از کلاک را به Push-button متصل کردیم و خروجی ها را نیز به LED و کلاک را نیز به external clock

حال، پروژه را کامپایل میکنیم. نتیجهی تحلیل و سنتز پس از کامپایل پروژه در شکل 2 نشان داده شده است.




گزارش آزمایش ۷ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 10 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

cessful - Sun Jul 19 20:51:10 2020 D. 1 Build 232 06/12/2013 SP 1 SJ Web Edition t t Clone II C35F672C6
t t lone II C35F672C6
t lone II C35F672C6
one II C35F672C6
C35F672C6
d and a second a second and a second a second and a second a second and a second and a second a second a second a second a second and a second and a second a second a second a second a se
1
33,216 (0 %)
33,216 (0 %)
33,216 (0 %)
(475 (4%)
483,840 (0 %)
70 (0 %)
4(0%)

		Task	Ô	Time
1	v >	Compile Design	00:00:19	
1	>	Analysis & Synthesis	00:00:03	
1	>	Fitter (Place & Route)	00:00:08	
1	>	Assembler (Generate programming files)	00:00:05	
✓	>	TimeQuest Timing Analysis	00:00:03	
	>	EDA Netlist Writer		
	*	Program Device (Open Programmer)		

شکل 2 - نتیجهی سنتز ماژول یوآرت

شکل 3، تست عملکرد ماژول پیادهسازی شده به کمک Waveform را نشان می دهد.




شكل 3 - شكل موج حاصل از تست عملكرد ماژول تست بنچ ضرب كننده بوث


در شکل بالا سیگنال ها را مشاهده می کنید. پایین ترین سیگنال مربوط به current_data از ماژول reciver است. دومین سیگنال از پایین نیز برابر سیم بین reciver و sender است. ما کمی زود تر داده را قرار می دهیم و سیگنال از in_ready را یک می کنیم. درشکل




گزارش آزمایش ۷ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 11 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

بالا بین دو نشانگر زرد sender در حالت IDLE است. پس از آن مشاهده می کنید که دو کلاک برابر ۱۰ است که به معنای شروع ارسال است. سپس داده های مربوطه را به مدت هر دو کلاک ارسال می کند که در شکل های زیر می توانید تغییر current_data را پس از پایان هر دو کلاک مشاهده کنید. (برای اینکه بتوان راحتر شکل ها را دنبال کرد یکی از نشانگر های زرد را جلو بردیم و در ابتدای هر در شکل قرار دادیم.)












گزارش آزمایش ۷ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 12 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

همانطور که در شکل بالا مشاهده می کنید دو کلاک پس از اینکه مقدار current_data به مقداری که ارسال شده بود تغییر کرد، خروجی یوآرت نیز عوض می شود و یک کلاک سیگنال out_ready را برابر یک می کند.(در واقع نشان می دهد حالت stop به پایان رسیده است). در شکل های زیر نیز ارسال داده ی بعدی را مشاهده می کنید. چون این داده ۱۰۱۰۱۰ است و بیت های آن یک در میان عوض می شود دیدن تغییرات current_data کمی راحتر است.









گزارش آزمایش ۷ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 13 محمّدسپهر پورقنّاد (94109359) – محمّدهادی ستوده (94109335)

