

آزمایش دهم :پیاده سازی یک پردازنده ساده

پردازنده

برای معماری پردازنده پشتهای از سایت زیر کمک گرفتیم و با کمی تغییر پردازنده ای شبیه به آن را طراحی کردیم.

https://users.ece.cmu.edu/~koopman/stack_computers/sec3_2.html

ورودی و خروجی های ماژول پردازنده بترتیب عبارت است از clk و preset و out و out و out و بردازنده بترتیب عبارت است از است و میشود و در ابتدای حافظه دستوراتی زبان ماشین خواسته شده ریخته می شود. طبق صورت آزمایش Λ خانه ی بالای مموری برای Λ رزرو شده است به طوری که خانه ۲۵۵ به خروجی و خانه ۲۵۴ به ورودی پردازنده و سیگنال ارور نیز به خانه ۲۵۳ متصل شده است.

پردازنده علاوه بر استک یک رجیستر دیگر بنام top_of_stack دارد که برای عملیات های جمع و تفریق استفاده می شود، به این صورت که یکی از عملوند ها بعد از این که از سر استک پاپ کردیم در آن قرار می دهیم و در کلاک بعدی با عملوند بعدی که در بالای پشته وجود دارد جمع یا تفریق انجام دهیم.

پردازنده به این گونه است که مموری مستقیم به محتویات رجیستر MAR دسترسی دارد، و کار خواندن دستور از حافظه Υ کلاک به طول می انجامد که در حالات INST_FETCH_1, INST_FETCH_2, INST_FETCH_3 انجام می شود. همچنین با توجه به اینکه حافظه از خانه های Λ بیتی تشکیل شده و دستورات ما اقلا به Υ بیت نیاز دارند Υ بیت داده و Υ بیت داده اما طول تمام دستورات را ثابت و Υ بیتی درنظر گرفتیم و هر دستور را در دو خانه متوالی از حافظه ذخیره کردیم. که قسمت اول مربوط به آپ کد و قسمت دوم مربوط داده است.

بعد از آن پردازنده وارد حالت انجام دستور می شود. ما برای سهولت کار و یکسان شدن اجرای زمان اجرای دستورات و ساده تر شدن حالات پردازنده ، هر دستور را در دو کلاک اجرا می کنیم.

همچنین توجه کنید برای عملگر SUB با توجه به مطلب زیر در سایت ویکی پدیا باید سر استک را از خانهی پایینیاش کم کنیم.

https://en.wikipedia.org/wiki/Stack machine#Simple compilers

Seven segment ₉ BCD

ماژول BCD ورودی خود را از خروجی پردازنده به صورت یک عدد ۸ بیتی می گیرد و رقم های یکان، دهگان و صدگان آن را به صورت ۳ عدد ۴ بیتی را به صورت ورودی به یک ماژول



seven_segment خروجی میدهد و در نهایت خروجی های ماژول های seven_segment به سون سگمت برد fpga متصل می کنیم.

پردازنده و اجزای جانبی باهمدیگر

در این قسمت خروجی out پردازنده را به ماژول BCD متصل کردیم و خروجی های ماژول out را به سه ماژول ecd را به سه ماژول seven segment متصل کردیم و خروجی ها این سه ماژول باید در نهایت به سون سگمنت های برد متصل شود.

کد مربوط به cpu and prepherals :

```
module cpu_and_prepherals(clk, reset, in, ones_7seg, tens_7seg, hundreds_7seg, error)
    input clk;
    input reset;
    input [7:0] in;
   output [6:0] ones_7seg;
   output [6:0] tens_7seg;
   output [6:0] hundreds_7seg;
   output error;
   wire [7:0] cpu_2_bcd;
   wire [3:0] ones;
   wire [3:0] tens;
   wire [3:0] hundreds;
   cpu cpu(.clk(clk),
            .reset(reset),
            .in(in),
            .out(cpu_2_bcd),
            .error(error)
            );
   BCD BCD(.in(cpu_2_bcd),
            .ones(ones),
```



گزارش آزمایش ۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 3 محمّدسپهر پورقنّاد (94109359)

```
.tens(tens),
.hundreds(hundreds)
);

seven_segment ones_seven_segment( .bcd(ones),
.seg(ones_7seg)
);

seven_segment tens_seven_segment( .bcd(tens),
.seg(tens_7seg)
);

seven_segment hundreds_seven_segment( .bcd(hundreds),
.seg(hundreds_7seg)
);
```

کد مربوط به بخش cpu:

```
define INSTRUCTION_LENGHT 12
 define MEMORY MAPED IO STARTING ADDRESS 2'hF8
module cpu (clk, reset, in, out, error);
   input clk;
   input reset;
   input [7:0] in;
   output [7:0] out;
   output error;
   reg [7:0] memory [255:0];
   reg [7:0] stack [7:0];
   //The Program Counter is the register that holds
   reg [7:0] PC
                          = 0;
   reg [7:0] top_of_stack = 0;
   reg [2:0] SP
                          = 0;
   reg [11:0] IR
                          = 0;
   reg [7:0] MAR
                          = 0;
   reg s_flag = 0;
   reg z_flag = 0;
```



گزارش آزمایش۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 4 محمّدسپهر پورقنّاد (94109359) – محمّدهادی ستوده (94109335)

```
//we assume that sp is always pointing to a empty memory location
reg exe_clk_cycle = 0;
reg [3:0] state;
wire [3:0] opcode;
wire [7:0] address;
integer i;
parameter PUSH_CONST = 4'b0000;
parameter PUSH MEMORY = 4'b0001;
                     = 4'b0010;
= 4'b0011;
parameter POP
parameter JUMP
parameter JZ
                      = 4'b0100;
parameter JS
                      = 4'b0101;
                     = 4'b0110;
parameter ADD
parameter SUB
                      = 4'b0111;
parameter INST_FETCH_1 = 4'b1000;
parameter INST_FETCH_2 = 4'b1001;
parameter INST_FETCH_3 = 4'b1010;
parameter EXECUTE = 4'b1011;
assign opcode = IR[11:8];
assign address = IR[7:0];
assign out = memory[255];
assign err = (out > 127) || (in[7] == 1);
assign error = memory[253];
always @(posedge clk, posedge reset)begin
    if(reset == 1'b1)begin
       MAR
                       <= 0;
       PC
                       <= 0;
                       <= 0;
       ΙR
       exe_clk_cycle <= 0;</pre>
                      <= 0;
       top_of_stack <= 0;
       state <= INST_FETCH_1;</pre>
       memory[0] <= 8'b_0000_0000;
       memory[1] <= 8'b_0001_0111; // push constant 23</pre>
       memory[2] <= 8'b_0000_0001;
       memory[3] <= 8'b_1111_1110; // push input data from input IO (mem[254])</pre>
```



گزارش آزمایش ۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 5 محمّدسپهر پورقنّاد (94109359) – محمّدهادی ستوده (94109335)

```
memory[4] <= 8'b_0000_0110;
    memory[5] <= 8'b 0000 0000; // add two numbers on the stack
    memory[6] <= 8'b_0001_0000;
    memory[7] <= 8'b 0001 0111; // push constant 23
    memory[8] <= 8'b_0000_0001;
    memory[9] <= 8'b 1111 1110; // push input data from input IO (mem[254])
    memory[10] <= 8'b_0000_0110;
    memory[11] <= 8'b 0000 0000; // add two numbers on the stack
    memory[12] <= 8'b_0000_0110;
    memory[13] <= 8'b_0000_0000; // add two numbers on the stack</pre>
    memory[14] <= 8'b 0000 0000;
    memory[15] <= 8'b_0000_1100; // push constant 12</pre>
    memory[16] <= 8'b_0000_0111;
    memory[17] <= 8'b_0000_0000; // subtract</pre>
    memory[18] <= 8'b 0000 0010;
    memory[19] <= 8'b_1111_1111; // pop from stack to mem[255]</pre>
    for (i=20; i<256; i = i+1) begin
        memory[i] <= 0;</pre>
    for(i=0; i<8; i=i+1)begin</pre>
        stack[i] <= 0;
else begin
    memory[254] <= in;
    memory[253] <= err;</pre>
    case(state)
        INST_FETCH_1: begin //set PC to MAR
            MAR <= PC;
            PC <= PC + 1;
            exe_clk_cycle <= 0;</pre>
            state <= INST FETCH 2;</pre>
            $display("state 1");
        end
        INST FETCH 2: begin //fetch opcode to IR
            IR[11:8] <= memory[MAR][3:0];</pre>
            MAR <= PC;
            PC <= PC + 1;
            state <= INST_FETCH_3;</pre>
            $display("state 2");
        end
        INST_FETCH_3:begin //fetch remain of instruction
            IR[7:0] \leftarrow memory[MAR];
            state <= EXECUTE;</pre>
            $display("state 3");
```



گزارش آزمایش ۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 6 محمّدسپهر پورقنّاد (94109359) – محمّدهادی ستوده (94109335)

```
end
EXECUTE: begin
    $display("state 4");
    exe_clk_cycle <= exe_clk_cycle + 1;</pre>
    if (opcode == PUSH CONST) begin
         if (exe_clk_cycle == 0) begin
             stack[SP] <= IR[7:0];</pre>
             SP \leftarrow SP + 1;
             state <= EXECUTE;</pre>
         if(exe_clk_cycle == 1)begin
             state <= INST FETCH 1;</pre>
         end
    end
    if (opcode == PUSH_MEMORY)begin
         if (exe_clk_cycle == 0) begin
             MAR <= address;</pre>
             state <= EXECUTE;</pre>
         end
         if (exe_clk_cycle == 1)begin
             stack[SP] <= memory[MAR];</pre>
             SP \leftarrow SP + 1;
             state <= INST_FETCH_1;</pre>
         end
    if (opcode == POP) begin
         if (exe_clk_cycle == 0) begin
             MAR <= address;
             SP <= SP - 1;
             state <= EXECUTE;</pre>
         if (exe_clk_cycle == 1)begin
             memory[MAR] <= stack[SP];</pre>
             state <= INST_FETCH_1;</pre>
         end
    if (opcode == JUMP) begin
         if (exe_clk_cycle == 0) begin
             SP <= SP - 1;
             state <= EXECUTE;</pre>
         if (exe_clk_cycle == 1)begin
             PC <= stack[SP];</pre>
             state <= INST_FETCH_1;</pre>
```



گزارش آزمایش ۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی **7** محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

```
if (opcode == JZ) begin
    if (exe_clk_cycle == 0) begin
         if(z_flag == 1'b1)begin
             SP <= SP - 1;
             state <= EXECUTE;</pre>
         else begin
              state <= EXECUTE;</pre>
    if (exe clk cycle == 1)begin
         if(z_flag == 1'b1)begin
             PC <= stack[SP];</pre>
             state <= INST_FETCH_1;</pre>
         else begin
             state <= INST_FETCH_1;</pre>
if (opcode == JS) begin
    if (exe_clk_cycle == 0) begin
         if(s_flag == 1'b1)begin
             SP <= SP - 1;
             state <= EXECUTE;</pre>
         end
         else begin
             state <= EXECUTE;</pre>
         end
    end
    if (exe_clk_cycle == 1)begin
         if(s_flag == 1'b1)begin
             PC <= stack[SP];</pre>
             state <= INST_FETCH_1;</pre>
              state <= INST FETCH 1;</pre>
         end
if (opcode == ADD) begin
    if (exe_clk_cycle == 0) begin
         top_of_stack <= stack[SP-1];</pre>
         SP \leftarrow SP - 1;
         state <= EXECUTE;</pre>
```



گزارش آزمایش ۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 8 محمّدسپهر پورقنّاد (94109359) – محمّدهادی ستوده (94109335)

```
if (exe_clk_cycle == 1)begin
                              stack[SP-1] <= stack[SP-1] + top_of_stack;</pre>
                              if (((stack[SP-
1] + top_of_stack) & 8'b_1000_0000) == 8'b_1000_0000 )begin
                                   s_flag <= 1;
                              end
                              else begin
                                   s_flag <= 0;
                              end
                              if ((stack[SP-1] + top_of_stack) == 8'b_0000_0000)begin
                                   z_flag <= 1;</pre>
                              end
                              else begin
                                   z_flag <= 0;
                              state <= INST_FETCH_1;</pre>
                          end
                     if (opcode ==SUB) begin
                          if (exe_clk_cycle == 0) begin
                              top_of_stack <= stack[SP-1];</pre>
                              SP <= SP - 1;
                              state <= EXECUTE;</pre>
                          end
                          if (exe_clk_cycle == 1)begin
                              stack[SP-1] <= stack[SP-1] - top_of_stack;</pre>
                              if(((stack[SP-
1] - top_of_stack) & 8'b_1000_0000) == 8'b_1000_0000)begin
                                   s_flag <= 1;
                                   s_flag <= 0;
                              if((stack[SP-1] - top_of_stack) == 8'b_0000_0000) begin
                                   z_flag <= 1;
                              else begin
                                   z_flag <= 0;
                              end
                              state <= INST_FETCH_1;</pre>
                          end
                 end
             endcase
         end
    end
```



کد مربوط به BCD:

```
module BCD (in, ones, tens, hundreds);
    input [7:0] in;
    output reg [3:0] ones;
    output reg [3:0] tens;
    output reg [3:0] hundreds;
    integer i;
    always@(in)begin
        hundreds = 4'd0;
        tens = 4'd0;
        ones = 4'd0;
        for(i=7; i>=0; i=i-1)begin
            if(hundreds >= 5)
                hundreds = hundreds + 3;
            if(tens >= 5)
                tens = tens + 3;
            if(ones >= 5)
                ones = ones + 3;
            hundreds = hundreds << 1;</pre>
            hundreds[0] = tens[3];
            tens = tens << 1;
            tens[0] = ones[3];
            ones = ones << 1;
            ones[0] = in[i];
    end
```

کد مربوط به seven segment:

```
module seven_segment(bcd, seg);
```



```
input [3:0] bcd;
    output reg [6:0] seg;
    always @(bcd)
    begin
        case (bcd)
            0 : seg = 7'b00000001;
            1 : seg = 7'b1001111;
            2 : seg = 7'b0010010;
            3 : seg = 7'b0000110;
            4 : seg = 7'b1001100;
            5 : seg = 7'b0100100;
            6 : seg = 7'b0100000;
            7 : seg = 7'b0001111;
            8 : seg = 7'b00000000;
            9 : seg = 7'b0000100;
            //switch off 7 segment character when the bcd digit is not a decimal numb
            default : seg = 7'b1111111;
        endcase
    end
endmodule
```

کد مربوط به تست بنچ:

گزارش آزمایش۰۱ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 11 محمّدسپهر پورقنّاد (97101359) - محمّدهادی ستوده (94109335)

```
cpu_and_prepherals cpu_and_prepherals( .clk(clk),
                                         .reset(reset),
                                         .in(data_in),
                                         .ones_7seg(ones),
                                         .tens_7seg(tens),
                                         .hundreds_7seg(hundreds),
                                         .error(error)
                                     );
initial begin
    reset = 0;
    clk = 0;
    reset = 1;
    #12
    reset = 0;
    data_in = 8'b_0110_0010;
    #15
    // #220
always #5 clk = ~clk;
```


اختصاص یین و کامیایل

برای پیادهسازی این مدار از دستگاه EP2C35F672C6 از خانواده Cyclone II استفاده خواهد شد. با توجه به راهنمای این دستگاه، پینها را مطابق شکل 1 اختصاص میدهیم.



گزارش آزمایش۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 12 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

Top View - Wire Bond Cyclone II - EP2C35F672C6



Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Differential Pair
∟ dk	Input	PIN_P26	6	B6_N0	PIN_P26	3.3-V LVdefault)		24mA (default)	
error	Output	PIN_AE23	7	B7_N0	PIN_AE23	3.3-V LVdefault)		24mA (default)	
hundreds_7seg[6]	Output	PIN_Y24	6	B6_N1	PIN_Y24	3.3-V LVdefault)		24mA (default)	
hundreds_7seg[5]	Output	PIN_AB25	6	B6_N1	PIN_AB25	3.3-V LVdefault)		24mA (default)	
hundreds_7seg[4]	Output	PIN_AB26	6	B6_N1	PIN_AB26	3.3-V LVdefault)		24mA (default)	
hundreds_7seg[3]	Output	PIN_AC26	6	B6_N1	PIN_AC26	3.3-V LVdefault)		24mA (default)	
hundreds_7seg[2]	Output	PIN_AC25	6	B6_N1	PIN_AC25	3.3-V LVdefault)		24mA (default)	
hundreds_7seg[1]	Output	PIN_V22	6	B6_N1	PIN_V22	3.3-V LVdefault)		24mA (default)	
hundreds_7seg[0]	Output	PIN_AB23	6	B6_N1	PIN_AB23	3.3-V LVdefault)		24mA (default)	
_ in[7]	Input	PIN_C13	3	B3_N0	PIN_C13	3.3-V LVdefault)		24mA (default)	
_ in[6]	Input	PIN_AC13	8	B8_N0	PIN_AC13	3.3-V LVdefault)		24mA (default)	
_ in[5]	Input	PIN_AD13	8	B8_N0	PIN_AD13	3.3-V LVdefault)		24mA (default)	
_ in[4]	Input	PIN_AF14	7	B7_N1	PIN_AF14	3.3-V LVdefault)		24mA (default)	
_ in[3]	Input	PIN_AE14	7	B7_N1	PIN_AE14	3.3-V LVdefault)		24mA (default)	
_ in[2]	Input	PIN_P25	6	B6_N0	PIN_P25	3.3-V LVdefault)		24mA (default)	
_ in[1]	Input	PIN_N26	5	B5_N1	PIN_N26	3.3-V LVdefault)		24mA (default)	
_ in[0]	Input	PIN_N25	5	B5_N1	PIN_N25	3.3-V LVdefault)		24mA (default)	
ones_7seg[6]	Output	PIN_V13	8	B8_N0	PIN_V13	3.3-V LVdefault)		24mA (default)	
ones_7seg[5]	Output	PIN_V14	8	B8_N0	PIN_V14	3.3-V LVdefault)		24mA (default)	
ones_7seg[4]	Output	PIN_AE11	8	B8_N0	PIN_AE11	3.3-V LVdefault)		24mA (default)	
ones_7seg[3]	Output	PIN_AD11	8	B8_N0	PIN_AD11	3.3-V LVdefault)		24mA (default)	
ones_7seg[2]	Output	PIN_AC12	8	B8_N0	PIN_AC12	3.3-V LVdefault)		24mA (default)	
ones_7seg[1]	Output	PIN_AB12	8	B8_N0	PIN_AB12	3.3-V LVdefault)		24mA (default)	
ones_7seg[0]	Output	PIN_AF10	8	B8_N0	PIN_AF10	3.3-V LVdefault)		24mA (default)	
reset	Input	PIN_G26	5	B5_N0	PIN_B13	3.3-V LVdefault)		24mA (default)	
tens_7seg[6]	Output	PIN AB24	6	B6_N1	PIN_AB24	3.3-V LVdefault)		24mA (default)	
tens_7seg[5]	Output	PIN_AA23	6	B6_N1	PIN_AA23	3.3-V LVdefault)		24mA (default)	
tens_7seg[4]	Output	PIN_AA24	6	B6_N1	PIN_AA24	3.3-V LVdefault)		24mA (default)	
tens_7seg[4] tens_7seg[3] tens_7seg[2]	Output	PIN_Y22	6	B6_N1	PIN_Y22	3.3-V LVdefault)		24mA (default)	
t tens 7sen[2]	Output	PIN W21	6	B6.N1	PIN W21	3 3-VIV default)		24m4 (default)	


شكل 1 - نحوهى اختصاص پينها

ورودی in را بوسیله toggle switch ها ورودی reset را به toggle switch متصل کردیم و خروجی error را نیز به LED و کلاک را نیز به external clock و خروجی های سون سگمنت را به hex1, hex2, hex0 که مربوط به سون سگمنت های برد fpga است وصل کردیم.



گزارش آزمایش۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 13 محمّدسپهر پورقنّاد (94109359) – محمّدهادی ستوده (94109335)


حال، پروژه را کامپایل می کنیم. نتیجهی تحلیل و سنتز پس از کامپایل پروژه در شکل 2 نشان داده شده است.



		Task	Û	Time
V	v >	Compile Design	00:01:01	
V	>	Analysis & Synthesis	00:00:14	
1	>	Fitter (Place & Route)	00:00:37	
1	>	Assembler (Generate programming files)	00:00:05	
V	>	➤ TimeQuest Timing Analysis	00:00:05	
	>	EDA Netlist Writer		
	- 1			

شكل 2 - نتيجهى سنتز ماژول cpu_and_prepherals

شکل 3، تست عملکرد ماژول پیادهسازی شده به کمک Waveform را نشان می دهد.




شكل 3 - شكل موج حاصل از تست عملكرد ماژول تست بنچ




گزارش آزمایش ۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 14 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)

ابتدا سیگنال ارور را بررسی می کنیم. همانطور که در شل بالا میبینید پس از اینکه ریست تمام میشود با توجه به اینکه ورودی یک عدد منفی است سیگنال ارور برابر یک میشود.





در شکل بالا نتیجه محاسبه عددی منفی است که پس از این که این عدد در خروجی نوشته می شود یک کلاک بعد سیگنال ارور برابر یک می شود. (x = 50, y = (50 + 23) = 12 - 23) = 134 > 127






گزارش آزمایش ۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 15 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)









گزارش آزمایش۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 16 محمّدسپهر پورقنّاد (94109359) – محمّدهادی ستوده (94109335)











گزارش آزمایش ۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 17 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)


در شکل های بالا ما ورودی را برابر ۲ قرار دادیم و مراحل کار سی پی یو را مشاهده می کنید. در شکل اخر هم میبینیم که عدد در شکل 23+2 = 28=21-2*(23+2) در خروجی نوشته شده است.









گزارش آزمایش۱۰ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 18 محمّدسپهر پورقنّاد (97101359) - محمّدهادی ستوده (94109335)








گزارش آزمایش۰۱ آزمایشگاه طراحی سیستمهای دیجیتال – صفحهی 19 محمّدسپهر پورقنّاد (97101359) – محمّدهادی ستوده (94109335)





در این شکل ها هم به بررسی سیگنال های z_flag و s_flag پرداخیتم. در ورودی ما عدد -۲۳ دادیم که همانطور که مشاهد می کنید پس از عملیات های جمع سیگنال z_flag یک می شود (و باقی می ماند). در شکل خر هم که ۰ را منهای ۱۲ می کند می بینیم که سیگنال z_flag یک می شود. همچنین می بینیم که این دو سیگنال در دستور های دیگر تغییری نمی کنند.