
# Архитектура GPU

В рамках студенческой стажировки стажёрам предлагается реализовать графический (массивно-параллельный) процессор — Graphics Processing Unit (GPU).

Архитектура системы представлена на рисунке 1.



### Рисунок 1: Архитектура GPU

Предлагаемый для реализации GPU напоминает по архитектуре типовой элемент полноценных повсеместно используемых GPU, но при этом значительно упрощён. Основные устройства в составе GPU:

- Планировщик Задач (Task Scheduler, TS) устройство, управляющее работой GPU. Содержит Память Задач (Task Memory TM), содержащую код программы (шейдера) GPU, разбитый на отдельные задачи, а также управляющую информацию и инициализиационные данные. Планировщик задач последовательно проходит по содержимому TM, выдавая задачи на исполнение ядрам системы, организованным в группы (для каждой задачи либо для нескольких задач). Устройство TS также отвечает за синхронизацию выданных на исполнение задач.
- Ядра (Cores) основные вычислительные элементы, 16 штук. Каждое активное ядро исполняет код задачи, присылаемый TS в начале каждого цикла исполнения задачи. Ядро представляет собой RISC-подобную машину с системой команд (СК), описанной ниже в п. «Система команд ядра». СК ядра содержит типовые операции над регистровым файлом и памятью: арифметику, чтение / запись из памяти, переходы, а также операцию ready, сигнализирующую блоку TS об окончании исполнения задачи ядром посредством выдачи одноимённого сигнала READY.
- Общая память (Shared Memory, SM) память в составе GPU, общая для всех ядер. Ядра не имеют собственной памяти - все операции чтения и записи, выполняемые ядрами, обрабатываются в SM, которая расслоена на 16 банков. У каждого ядра есть доступ к любому банку SM. При старте работы GPU память SM инициализируется извне некоторыми исходными данными задачи.

#### Форматы кадров задач

Блоки данных в памяти TM блока TS, соответствующие задачам, называются кадрами памяти задачи (TMF - Task Memory Frames). Они имеют фиксированный размер 32Б и бывают двух типов:

- Кадр команд (IF, Instruction Frame) кадр кода задачи блок из 16 инструкций, рассылаемый всем активным для данной задачи ядрам для исполнения.
- Управляющий кадр (CF, Control Frame) блок управляющей информации; содержит, в числе прочего, следующие управляющие поля:
  - IF Num[5:0] число предстоящих кадров команд;

*Примечание:* Поле IF\_Num требуется для того, чтобы при декодировании отличать кадры разных типов (CF от IF), а также не отводить в кадре IF служебных полей (все поля кадра IF можно использовать под инструкции); После кадра управления должны следовать IF\_Num кадров команд; если это правило нарушено, поведение не определено.

- CoreActiveVect[15:0] маска активных ядер задачи;
- fence[1:0] барьерность для задач предстоящих кадров команд:
  - 2'h0 no, нет барьерной семантики;
  - 2'h1 асq, барьер acquire (следующие задачи не ставятся на исполнение, пока не завершится эта задача);
  - 2'h2 rel, барьер release (эта задача не начинается, пока есть прошлые незавершённые задачи);
  - 2'h3 резерв;

### Цикл работы задач

Каждая задача (фрагмент шейдера GPU), упакованная в кадр памяти ТМ планировщика задач TS, ставится на исполнение на группе ядер (размером от одного до всех доступных ядер), которая задаётся специальной маской активных ядер. Ядра выбранной группы стартуют синхронно, исполняют один и тот же код задачи и работают параллельно. Код задачи ограничен 16-ю инструкциями ядра.

Исполнение кадра IF одной задачи называется *циклом работы задачи*, который состоит из следующих стадий:

- Пересылка кода задачи из устройства TS ядрам, указанным в маске активных ядер (группе ядер);
- Синхронный старт работы всех ядер группы по окончании рассылки кода;
- Исполнение кода на ядрах группы;
- Каждое ядро группы завершает исполнение (в общем случае в разное время), отправляя при этом сигнал READY в устройство TS;

Задача считается завершённой, если исполнение её кода завершилось на всех ядрах выбранной группы, и TS собрал сигналы READY от всех ядер группы.

Исполнение кадра CF сводится к модификации состояния устройства TS и не влечёт за собой исполнение кода на ядрах, в отличие от исполнения кадров IF, которые, наоборот отвечают за исполнение кода на ядрах.

### Синхронизация работы задач

С точки зрения программиста кадры должны выдаваться на исполнение **в программном порядке**. При этом синхронизация последовательно расположенных в памяти ТМ задач может быть организована различным образом:

- При отсутствии барьерной сематники, если текущая задача поставлена на исполнение и ещё не завершилась, но есть свободные ядра, а также есть следующая задача, маска активных ядер которой не пересекается с прошлой задачей (или, в более общем случае с масками прошлых выданных на исполнение, но не завершённых задач), то следующая задача также может быть выдана на исполнение. Проще говоря, если ни одно из ядер, запрашиваемых следующей задачей, не занято, эту задачу можно выдать на исполнение.
- Если же кадры текущей или следующей задач имеют барьерную семантику, или же, при отсутствии барьерной семантики, кадры задач пересекаются между собой по маске активных ядер, появляются ограничения на параллельное исполнение кадров (сериализация).

Исполнение очередного кадра CF может быть выполнено не дожидаясь окончания исполнения прошлого кадра при условии, что сохраняется семантика модификации состояния TS в программном порядке

Рассмотрим примеры различных типов синхронизации кадров.

Пример 1. В ТМ содержится такая последовательность кадров:

- CF0(IF Num = 4, CoreActiveVect=16'h0f0f, fence=acq),
- {IF0, IF1, IF2, IF3},

- CF1(IF Num = 2, CoreActiveVect=16'hf0f0, fence=acq)
- {IF4, IF5}

то исполнение будет поделено на 8 циклов:

Цикл 1: Исполнение CF0 с активацией ядер по маске (активны ядра с номерами 0-3 и 8-11); ожидается IF Num=4 кадров команд;

Циклы 2-5: Исполнение IF\_Num=4 кадров команд IF0-IF3 на активированных в первом цикле 1 ядрах; при этом циклы 2-5 идут строго последовательно (т. к. имеют одинаковую маску активных ядер), а цикл 6 также не начинается, пока не закончится цикл 5 (исполнение IF3) из-за барьерной семантики асq кадра CF0, распространяющейся на кадры IF0-IF3.

Цикл 6: Исполнение CF1 с активацией ядер по маске (активны ядра с номерами 4-7 и 8-15); ожидается IF Num=2 кадра команд.

Циклы 7-8: Исполнение IF\_Num=2 кадров команд IF4-IF5 на активированных в цикле 6 ядрах; при этом циклы 7-8 идут строго последовательно (т. к. имеют одинаковую маску активных ядер).




Рисунок 2. Временная диаграмма исполнения примера 1

**Пример 2.** Этот пример отличается от примера 1 барьерностью кадра CF0:

- CF0(IF Num = 4, CoreActiveVect=16'h0f0f, fence=no),
- {IF0, IF1, IF2, IF3},
- CF1(IF Num = 2, CoreActiveVect=16'hf0f0, fence=acq)
- {IF4, IF5}

то исполнение будет поделено на 8 циклов, часть из которых накладываются друг на друга:

Цикл 1: Исполнение CF0 с активацией ядер по маске (активны ядра с номерами 0-3 и 8-11); ожидается IF\_Num=4 кадров команд;

Циклы 2-5: Исполнение IF\_Num=4 кадров команд IF0-IF3 на активированных в первом цикле 1 ядрах; при этом циклы 2-5 идут строго последовательно (т. к. имеют одинаковую маску активных ядер).

Цикл 6: Исполнение CF1 с активацией ядер по маске (активны ядра с номерами 4-7 и 8-15); ожидается IF\_Num=2 кадра команд. При этом исполнение цикла 6 может быть выполнено параллельно (не дожидаясь окончания) с исполнением цикла 5, ведь барьерная семантика кадров IF0-IF3 в CF0 отсутствует, а пересечения по маске активных ядер нет.

Циклы 7-8: Исполнение IF\_Num=2 кадров команд IF4-IF5 на активированных в цикле 6 ядрах; при этом циклы 7-8 идут строго последовательно, но циклы 7-8 исполняются параллельно с циклами 2-5.




Рисунок 3. Временная диаграмма исполнения примера 2

## Система команд планировшика (Task Scheduler).

ТМ — Task Memory, память задач на 1024 команды (???Б — управление).

TMF — Task Memory Frame, кадр памяти задач — блок данных, содежащий в себе всю информацию, необходимую для очередного запуска задачи; размер кадра фиксированный — 32Б.

# Форматы кадра задачи в памяти ТМ

• Format 1: Control Frame (кадр управления)

	Line bytes [7-6]	Line bytes [5-4]	Line bytes [3-2]	Line bytes [1-0]
Task line 3 (bytes [31-24])	{Init_R0[15] [7:0], Init_R0[14][7:0]}	{Init_R0[13] [7:0], Init_R0[12][7:0]}	{Init_R0[11] [7:0], Init_R0[10][7:0]}	{Init_R0[9][7:0], Init_R0[8][7:0]}
Task line 2 (bytes [23-9])	{Init_R0[7][7:0], Init_R0[6][7:0]}	{Init_R0[5][7:0], Init_R0[4][7:0]}	{Init_R0[3][7:0], Init_R0[2][7:0]}	{Init_R0[1][7:0], Init_R0[0][7:0]}
Task line 1 (bytes [15-8])	Резерв	Резерв	Резерв	Резерв
Task line 0 (bytes [7-0])	Резерв	Init_R0_Vect[15: 0]	Core_Active_Vec t[15:0]	Header[15:0]

- Init\_R0[15:0][7:0] значения, которыми инициализируются регистры R0 активных ядер (от 0-го до 15-го) при исполнении кадра СF;
- Init\_R0\_Vect[15:0] вектор инициализации регистров R0 активных ядер значениями Init\_R0[15:0][7:0]; если і-й разряд вектора установлен, для і-го ядра выполняется инициализация регистра R0;

- Header[15:0] заголовок кадра
  - Header[15:8] резерв;
  - Header[7:6] = fence[1:0], барьерность для задач предстоящих кадров команд:
    - 2'h0 no, нет барьерной семантики;
    - 2'h1 асq, барьер асquire (следующие задачи не ставятся на исполнение, пока не завершится эта задача);
    - 2'h2 rel, барьер release (эта задача не начинается, пока есть прошлые незавершённые задачи);
    - 2'h3 резерв;
  - Header[5:0] = IF Num[5:0], число предстоящих кадров команд;
- Core\_Active\_Vect[15:0] вектор активных ядер; каждый разряд соответствует номеру активного ядра («1» - активно, «0» - не активно); если ядро активно, код данной задачи загружается и исполняется на этом ядре; если ядро неактивно, в данном раунде вычислений (запуске задачи) это ядро не участвует;
- Format 2: Instruction Frame (кадр команд)

	Line bytes [7-6]	Line bytes [5-4]	Line bytes [3-2]	Line bytes [1-0]
Task line 3 (bytes [31-24])	Instruction_15 [15:0]	Instruction_14 [15:0]	Instruction_13 [15:0]	Instruction_12 [15:0]
Task line 2 (bytes [23-9])	Instruction_11 [15:0]	Instruction_10 [15:0]	Instruction_9 [15:0]	Instruction_8 [15:0]
Task line 1 (bytes [15-8])	Instruction_7 [15:0]	Instruction_6 [15:0]	Instruction_5 [15:0]	Instruction_4 [15:0]
Task line 0 (bytes [7-0])	Instruction_3 [15:0]	Instruction_2 [15:0]	Instruction_1 [15:0]	Instruction_0 [15:0]

 Instruction\_15-0[15:0] — команды программы ядра в данной задаче; все команды загружаются в память команд каждого ядра, заданного в векторе активных ядер Core Active Vect[15:0] последнего исполненного управляющего кадра

### Регистры.

- TP[5:0] Task Pointer, указатель задачи;
- EXEC\_MASK[15:0] статусный регистр-маска, в который при старте задачи записывается маска активных ядер; по завершении каждой зачади ядро исполняет команду ready, которая устанавливает соответствующий интерфейсный сигнал, выдаваемый ядром в Task Scheduler; при получении сигнала разряд EXEC\_MASK[15:0], соответствующий готовому ядру, сбрасывается в «0». При EXEC\_MASK[15:0] == 16'h0 исполнение задачи (текущего кадра команд) завершено.

# Система команд ядра (Core).

# Регистры.

- IP[3:0] Instruction Pointer, указатель команды;
- RF[15:0][7:0] регистровый файл, 16 регистров по 1Б каждый:

R0[7:0]
R1[7:0]
:
:
R14[7:0]
R15[7:0]

### Форматы команды.

Размер команд (instr size) фиксированный — 2Б;

· I		F		,
Ins	[15:12]	[11:8]	[7:4]	[3:0]
F1	opc[3:0]	src_0[3:0]	src_1[3:0]	dst[3:0]
F2	opc[3:0]	const[7:4]	const[3:0]	dst[3:0]
F3	opc[3:0]	src_0[3:0]	src_1[3:0]	src_2[3:0]
F4	opc[3:0]	src_0[3:0]	target[3:0]	-

- opc[3:0] код операции (см. далее);
- src 0,1,2[3:0] номер входного операнда (один из регистров R0-R15)
- dst[3:0] номер выходного операнда (один из регистров R0-R15)
- const[7:0] операнд-литерал (константа), закодированный в команде;
- target[3:0] IP целевой команды, используется в команде bnz;

#### Команды.

- F1:
  - $\circ$  (opc=0x0) nop
    - No operation
  - $\circ$  (opc=0x1) add src0, src1, dst
    - $RF[dst] \leftarrow RF[src \ 0] + RF[src \ 1]$
  - o (opc=0x2) **sub** src0, src1, dst
    - RF[dst] < -RF[src 0] RF[src 1]
  - o (opc=0x3) mul src0, src1, dst
    - {RF[dst+1], RF[dst]} <-RF[src\_0] \* RF[src\_1] (если dst=15, dst+1=0)
  - $\circ$  (opc=0x4) div src0, src1, dst
    - RF[dst] < -RF[src 0] / RF[src 1]
  - o (opc=0x5) cmpge src0, src1, dst
    - $RF[dst] \leftarrow RF[src \ 0] >= RF[src \ 1]$
  - o (opc=0x6) **rshft** src0, src1, dst

```
• RF[dst] <- RF[src 0] >> src 1[2:0]
       \circ (opc=0x7) lshft src0, src1, dst
           • RF[dst] <- RF[src \ 0] << src \ 1[2:0]
          (opc=0x8) and src0, src1, dst
           RF[dst] <- RF[src_0] & RF[src_1]</li>
          (opc=0x9) or src0, src1, dst
           RF[dst] <- RF[src 0] | RF[src 1]</li>
          (opc=0xa) xor src0, src1, dst
           RF[dst] <- RF[src_0] ^ RF[src_1]</li>
          (opc=0xb) ld [src0, src1], dst
              RF[dst] \leftarrow MEM[ADDR][11:0]],
              где ADDR[11:0] = \{RF[src \ 1][3:0]; RF[src \ 0][7:0]\}
       F2:
         (opc=0xc) set const
       0
           • if(src 0[3] = 0)
                     RF[src 0] <- {4'h0, core id[3:0]}, где core id — номер текущего ядра;
                     Примечание: в этом режиме для записи доступны только регистры
RF[0-7]
              else
                     RF[src 0] < \{const [7:4], const[3:0]\}
                     Примечание: в этом режиме для записи доступны только регистры
RF[8-15]
       F3:
       o (opc=0xd) st [src0, src1], src2
              MEM[ADDR[11:0]] <- RF[src 2],
              где ADDR[11:0]={RF[src 1][3:0]; RF[src 0][7:0]}
       F4:
          (opc=0xe) bnz disp, src0
              if(src0 != 0)
                     IP \leftarrow target[3:0] * instr size
              else
                     IP \leftarrow IP + instr size
       o (opc=0xf) ready
             IP<-0; конец работы ядра (выдача сигнала READY в Task Scheduler)
```

Существует два сценария завершения исполнения кода задачи на данном ядре:

- 1. Исполнение команды ready
- 2. Исполнение команды с IP=instr\_size\*0xf, не являющейся переходом (окончание кода задачи в памяти команд).

Во всех перечисленных выше ситуациях ядро завершает исполнение задачи, отправляя устройству TS сигнал READY.

### Общая память (Shared Memory).

Общая память, или SM (рис. 1) организована в виде 16 банков глубиной 256 строк, каждая строка шириной 1 байт. Каждое ядро может обращаться в SM по выделенному интерфейсу, и каждому ядру доступен любой из 16 банков.




Рисунок 4. Общая память.