Arquitectura de Computadoras 2026

Gonzalo Vodanovic

Bibliografía

- Patterson, D. A., & Hennessy, J. L. *Computer Organization and Design ARM Edition: The Hardware Software Interface*.
- Patterson, D. A., & Hennessy, J. L. *Computer Architecture: A Quantitative Approach*.

Consulta

- Patterson, D. A., & Hennessy, J. L. *Computer Organization and Design RISC-V Edition: The Hardware Software Interface*.
- Harris, S., & Harris, D. *Digital Design and Computer Architecture, ARM Edition*.

Fechas importantes y condiciones

Fechas

- Parcial 1: 23/09
- Parcial 2: 23/10
- Recuperatorios: 13/11

Condiciones

- **Regularidad**: notas ≥ 4, Lab 1 y Lab 2 aprobados para regularizar (AR)
- **Promoción**: notas ≥ 6, promedio ≥ 7, Lab 1 y Lab 2 aprobados para promocionar (AP)
- **Libre**: ambos labs aprobados en condición AP; se puede presentar durante el cursado o hasta una semana antes de la fecha del final

Nota

- Labs aprobados en 2024 o 2025 valen por equivalencia, en la misma condición. Para cambiar de condición hay que rehacer el lab de este año. Labs anteriores no se consideran.

Comunicación

- Los anuncios importantes se realizarán mediante **Zulip**; además, en esa plataforma podrán hacer consultas en los canales públicos.
- Para cuestiones privadas escribir al correo `adc.famaf.unc@gmail.com` indicando nombre completo y DNI. No se responden mensajes privados en la plataforma Zulip.
- En el **aula virtual** irán encontrando el material de la materia.

Iniciación a FPGAs, SystemVerilog y Vivado


CPU vs ASIC vs FPGA

	CPU	ASIC	FPGA
Hardware	fijo, de propósito general	fijo, diseñado a medida	reconfigurable
Se define con	software (instrucciones)	circuito fabricado así	HDL $\rightarrow$ bitstream
¿Se puede volver a cambiar?	no hace falta (mismo chip ejecuta otro programa)	no, hay que refabricar el chip	sí, las veces que haga falta
Uso típico	PCs, notebooks	productos masivos (celulares)	prototipado, bajo volumen, laboratorios


Qué es una FPGA

- Field-Programmable Gate Array
- Chip cuya lógica interna se puede reconfigurar después de fabricado
- Formado por una grilla de bloques lógicos configurables (CLBs)
- CLB = LUT (combinacional) + flip-flop D (secuencial)
- Bloques interconectados por una red de *routing* configurable
- El comportamiento completo se define con un **bitstream**


De la FPGA a la LUT



Chip completo: grilla de CLBs




Un CLB: LUT + flip-flop




La LUT: memoria configurable

El CLB




La LUT

- LUT de N entradas = SRAM de 2^N palabras de 1 bit
- Multiplexor 2^N:1 selecciona la salida
- Ejemplo del CLB: 4 entradas $\rightarrow$ SRAM 16 palabras, mux 16:1




Estructura interna de la FPGA



En un chip real

- Además de bloques lógicos, incluye recursos dedicados: DSP y memoria (BRAM)
- El routing configurable se arma con switches que conectan los módulos lógicos




Bitstream

- Configuración de bloques e interconexiones
- Cargado en la memoria de configuración del dispositivo
- Generado por herramientas de síntesis y place-and-route (Vivado)
- A partir de una descripción en HDL: VHDL, Verilog, SystemVerilog

Flujo de diseño

Flujo de diseño



Simulación y síntesis

- Simulación comportamental → valida el HDL con un testbench
- Síntesis → HDL a *netlist* de compuertas genéricas
- Verificación funcional (opcional) → simulación post-síntesis

Implementación y STA

- **Implementación**: mapea la netlist a recursos físicos
  - *Placement*: ubicación de cada elemento en el chip
  - *Routing*: conexión mediante pistas disponibles
- **STA** (análisis estático de tiempos): calcula retardos y verifica la frecuencia máxima


Bitstream y verificación en circuito

- Generación del bitstream $\rightarrow$ archivo binario de configuración
- Carga en la placa FPGA
- Verificación en circuito: interruptores y LEDs de la placa


Interfaz gráfica de Vivado

Abrir el proyecto

- Bajar el proyecto inicial del repositorio asignado
- Abrir Vivado → **4bits_alu.xpr**



Las 3 partes de la interfaz




Etapas de diseño en Vivado

- **RTL Analysis**: Linter, errores de sintaxis
- **Simulación**: comportamental (Behavioral)
- **Synthesis**: HDL $\rightarrow$ circuito
- **Implementación**: mapeo a recursos de la FPGA
- **Program and debug**: genera bitstream, configura el dispositivo


Jerarquía: `Set as Top`

- Descripción de hardware = proceso jerárquico
- Simulación → top = `alu.sv`
- Síntesis/FPGA → top = `top.sv`



Ejecución paso a paso

1) RTL Analysis




- `Run Linter`
- Errores → pestaña Linter


2) Simulación




- `Run Simulation` → `Run Behavioral Simulation`
- Resultados en la consola inferior




Resultado de la simulación




Resultado de la simulación (consola)




Resultado de la simulación (señales)




3) Síntesis



- `Run Synthesis`
- Elegir cantidad de *jobs* → OK




4) Implementación




- `Run Implementation`
- Elegir cantidad de *jobs* → OK
- Puede demorar segundos o minutos

5) Configurar la FPGA




- Generate Bitstream
- Open Hardware Manager

Hardware Manager: Auto Connect



Placa conectada: Program Device



Configurar el dispositivo

