Использование открытых инструментов для Step-and-Compare верификации RISC-V ядер


Чусов Сергей Андреевич НИЛ энергоэффективных Систем на Кристалле


Инженер по верификации





План выступления


- Введение в функциональную верификацию
 - Верификация и функциональная верификация
 - Функциональная верификация процессорных ядер
- Функциональная верификация RISC-V
 - Особенности верификации RISC-V ядер
- Step-and-Compare подход к верификации RISC-V ядер
 - Существующие подходы к верификации RISC-V ядер
 - Подробное описание подхода Step-and-Compare
- Step-and-Compare с использованием открытого ПО
 - Мотивация
 - Обзор компонентов
 - Пример использования


























Верификация - процесс подтверждения эквивалентности представлений.


Под представлениями подразумеваются:


- Спецификация;
- RTL;
- Gate-level;
- Physical Gate-level;
- GDSII.













Верификация - процесс подтверждения эквивалентности представлений.


Под представлениями подразумеваются:


- Спецификация;
- RTL;
- Gate-level;
- Physical Gate-level;
- GDSII.








Функциональная верификация — процесс подтверждения эквивалентности RTL и спецификации. Далее: RTL ~ Дизайн.









































































Введение в верификацию RISC-V Особенности верификации 🔀 RISC-V® ядер

Введение в верификацию RISC-V Особенности верификации 💦 RISC-V® ядер

• Открытая и свободно-распространяемая.



































Введение в верификацию RISC-V Особенности верификации 💦 RISC-V® ядер



• Открытая и свободно-распространяемая.

































Введение в верификацию RISC-V Особенности верификации 💦 RISC-V® ядер

- Большое количество примеров и возможностей для обмена опытом;
- Возможность переиспользования.

































Введение в верификацию RISC-V Особенности верификации 💦 RISC-V®

• Гибкая и расширяемая.

• RV64IMACV_Zicsr_Zba_Zbb_Zbkc_Xbar_Xfoo

Расширение	Описание	Инструкции
RV32I	Базовый 32-битный набор	48
RV32E	RV32I с уменьшенным количеством регистров	RV32I
RV64I	Базовый 64-битный набор	14
RV128I	Базовый 128-битный набор	14

M	Zicsr
А	В
С	V
V	X

Введение в верификацию RISC-V Особенности верификации 💦 RISC-V®

• Гибкая и расширяемая.

• RV64IMACV_Zicsr_Zba_Zbb_Zbkc_Xbar_Xfoo

Введение в верификацию RISC-V Особенности верификации **RISC-V**®

- Гибкая и расширяемая.
- Огромное количество возможных реализаций;
- Каждая реализация имеет:
 - о свою микроархитектуру;
 - о свой поддерживаемый набор инструкций.

Введение в верификацию RISC-V Особенности верификации 🔀 RISC-V®

Step-and-Compare подход к верификации RISC-V ядер Существующие подходы к верификации RISC-V ядер


Step-and-Compare подход к верификации RISC-V ядер Существующие подходы к верификации RISC-V ядер


• Существует множество подходов. Каждый отличается сложностью, надежностью и областью применимости.


• Кратко про каждый подход в моем выступлении в 2023 году:





Step-and-Compare подход к верификации RISC-V ядер Существующие подходы к верификации RISC-V ядер


























































- Интерфейс передачи информации о внутреннем состоянии ядра;
- Изначально разработан 😂 **Symbiotic EDA** для формальной верификации.














• DPI-C/C++ - механизм, позволяющий вызывать C/C++ функции напрямую из SystemVerilog в ходе симуляции.

```
import "DPI-C" function bit [31:0] hammer_get_gpr (
    chandle hammer,
    bit [4:0] gpr_id
);

extern svBitVecVal hammer_get_gpr (
    void* hammer,
    const svBitVecVal* gpr_id
```

RVFI Scoreboard

- Открытый ознакомительный курс по верификации RISC-V ядер:
 - Использование исключительно открытого ПО;
 - Предоставление виртуальной машины;
 - Теоретическая и практическая части;
 - Использование разнообразных методик;
 - Наличие эталонных реализаций.




- Идея курса обучение концепциям функциональной верификации RISC-V ядер, используемым в индустрии в настоящее время;
- Необходимо создать простейший пример для Step-and-Compare;
- К существующим примерам в открытом доступе много вопросов;
- В том числе к примерам в англоязычном пространстве.

- Существующие примеры:
 - p github.com/lowRISC/ibex/dv/uvm/core_ibex
 - ➤ github.com/openhwgroup/core-v-verif






- Оба излишне сложны для восприятия.
- В обоих используются коммерческие симуляторы.
- Один использует коммерческую эталонную модель от imperas.




• Симулятор



- Активно разрабатывается;
- Используется в индустрии;
- Поддерживает SystemVerilog (но есть нюансы).


















- Генератор случайных инструкций:
 - ➤ github.com/chipsalliance/riscv-dv
 - ➤ github.com/openhwgroup/force-riscv
 - forge.ispras.ru/projects/microtesk-riscv
 - ➤ gitlab.com/shaktiproject/tools/aapg
 - ➤ github.com/syntacore/snippy

- Генератор случайных инструкций:
 - ≥ github.com/chipsalliance/riscv-dv
 - ➤ github.com/openhwgroup/force-riscv
 - > forge.ispras.ru/projects/microtesk-riscv
 - ➤ gitlab.com/shaktiproject/tools/aapg
 - ➤ github.com/syntacore/snippy


- Генератор случайных инструкций AAPG:
 - ▶gitlab.com/shaktiproject/tools/aapg
- Однозначно стоит обратить внимание на LLVM Snippy: ➤github.com/syntacore/snippy


















- Эталонная модель:
 - ➤ github.com/riscv-software-src/riscv-isa-sim
 - ➤ github.com/chipsalliance/VeeR-ISS
 - ➤ github.com/GregAC/rrs
 - ➢ github.com/cornell-brg/pydgin


- Эталонная модель Spike:
 - ➤ github.com/riscv-software-src/riscv-isa-sim
- Не поддерживает Step-and-Compare.


- Эталонная модель Spike:
 - ➤ github.com/riscv-software-src/riscv-isa-sim
- Не поддерживает Step-and-Compare.
- ПО для Step-and-Compare Hammer:
 - https://github.com/rivosinc/hammer













• Верификационное окружение:



- DPI-C
- 00П
- Подробный разбор концепций;
- Простота реализации.

Step-and-Compare с использованием открытого ПО Пример использования

Step-and-Compare с использованием открытого ПО Пример использования

- Открытый ознакомительный курс по верификации RISC-V ядер:
 - Использование исключительно открытого ПО;
 - Предоставление виртуальной машины;
 - Теоретическая и практическая части;
 - Использование разнообразных методик;
 - Наличие эталонных реализаций.



Step-and-Compare с использованием открытого ПО Пример использования

- Открытый ознакомительный курс по верификации RISC-V ядер:
 - Использование исключительно открытого ПО;
 - Предоставление виртуальной машины;
 - Теоретическая и практическая части;
 - Использование разнообразных методик;
 - Наличие эталонных реализаций.
 - Практика по Step-and-Compare в разработке;
 - Эталонная реализация уже доступна.



Материалы доклада, Q&A и не только



Курс по верификации RISC-V



Telegram канал \$display("VFA");



Материалы доклада

