Міністерство освіти і науки України

НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Кафедра ЕОМ



Звіт

3 лабораторної роботи N 2

3 дисципліни «Моделювання комп'ютерних систем»

На тему: «Структурний опис цифрового автомата. Перевірка роботи автомата за допомогою стенда Elbert V2 - Spartan 3A FPGA»

Виконав: ст. гр. КІ-201

Олеш С.Б.

Прийняв:

Козак Н.Б.

Мета: на базі стенда Elbert V2 - Spartan 3A FPGA реалізувати цифровий автомат світлових ефектів згідно наступних вимог:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів VHDL. Заборонено використовувати оператори if, switch, for, when.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів VHDL. Заборонено використовувати оператори іf, switch, for, when.
- 4. Згенерувати Schematic символи для VHDL описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти (логіку переходів, логіку формування вихідних сигналів та пам ять станів) в єдину систему за допомогою ISE WebPACK Schematic Capture. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора Isim.
- 7. Інтегрувати створений автомат зі стендом Elbert V2 Spartan 3A FPGA (додати подільник частоти для вхідного тактовового сигналу, призначити фізичні виводи на FPGA).
- 8. Згенерувати ВІТ файал та перевірити роботу за допомогою стенда Elbert V2 Spartan 3A FPGA.
- 9. Підготувати і захистити звіт

Завдання:

Варіант 5

• Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці:

| Стан# | LED_0 | LED_1 | LED_2 | LED_3 | LED_4 | LED_5 | LED_6 | LED_7 |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 2 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 3 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 4 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 5 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 6 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 7 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |


- Пристрій повинен використовувати 12MHz тактовий сигнал від мікроконтролера IC1 і знижувати частоту за допомогою внутрішнього подільника. Мікроконтролер IC1 є частиною стенда Elbert V2 Spartan 3A FPGA. Тактовий сигнал заведено нв вхід LOC = P129 FPGA (див. Додаток 1).
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (МОДЕ):
 - \circ Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - \circ Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід (TEST) для подачі логічної «1» на всі виходи одночасно:
 - Якщо TEST=0 то автомат перемикає сигнали на виходах згідно заданого алгоритму.
 - Якщо TEST=1 то на всіх виходах повинна бути логічна «1» (всі LED увімкнені).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами RESET/TEST використати будь якІ з PUSH BUTTON кнопок (див. Додаток – 1).

Хід роботи:

- 1. У середовищі Xilinx ISE створив новий проект. Налаштував цільову FPGA, обрав інструменти для синтезу і симуляції.
- 2. Додав VHDL файл OutputLogic до проекту та імплементував інтерфейс логіки формування вихідних сигналів, а також логічні вирази для формування кожного вихідного сигналу, залежно від поточного стану автомата.

```
library IEEE;
1
    use IEEE.STD LOGIC 1164.ALL;
 2
 3
    entity out logic intf is
 4
        Port ( IN_BUS : in std_logic_vector(2 downto 0);
 5
 6
               OUT BUS : out std logic vector (7 downto 0)
 7
    end out logic intf;
 8
9
    architecture out logic arch of out logic intf is
10
11
12
   begin
13
        OUT_BUS(7) <= (not(IN_BUS(2)) and not(IN_BUS(1)) and(IN_BUS(0)));
14
        OUT BUS(6) <= (not(IN BUS(2)) and(IN BUS(1)) and(IN BUS(0)));
15
        OUT BUS(5) <= ((IN BUS(2)) and not(IN BUS(1)) and(IN BUS(0)));
16
        OUT BUS(4) <= ((IN BUS(2)) and(IN BUS(1)) and(IN BUS(0)));
17
        OUT BUS(3) <= ((IN BUS(2)) and (IN BUS(1)) and not(IN BUS(0)));
18
        OUT BUS(2) <= ((IN BUS(2)) and not(IN BUS(1)) and not(IN BUS(0)));
19
        OUT BUS(1) <= (not(IN BUS(2)) and (IN BUS(1)) and not(IN BUS(0)));
20
21
        OUT BUS(0) <= (not(IN BUS(2)) and not(IN BUS(1)) and not(IN BUS(0)));
22
   end out logic arch;
23
```

3. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.




4. Додав до проекту VHDL файл TransitionLogic, в якому реалізував логіку формування переходів.

```
1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 2
 3
    entity transition_logic_intf is
 4
    Port (MODE : in std_logic;
 5
            CUR_STATE : in std_logic_vector(2 downto 0);
 6
            NEXT STATE : out std logic vector (2 downto 0)
 7
 8
           );
    end transition_logic_intf;
 9
10
    architecture transition_logic_arch of transition_logic_intf is
11
12
13
    begin
14
         NEXT_STATE(0) <= not CUR_STATE(0);</pre>
15
16
         NEXT_STATE(1) <= (MODE and not(CUR_STATE(1)) and not(CUR_STATE(0))) or</pre>
17
18
                              (MODE and CUR_STATE(1) and CUR_STATE(0)) or
                              (not (MODE) and CUR STATE(1) and not (CUR STATE(0))) or
19
                              (not(MODE) and not(CUR_STATE(1)) and CUR_STATE(0));
20
21
         \label{eq:next_state} \texttt{NEXT\_STATE}\,(2) \  \, <= \  \, (\texttt{CUR\_STATE}\,(2) \  \, \text{ and } \  \, \texttt{CUR\_STATE}\,(1) \  \, \text{ and } \  \, \texttt{not}\,(\texttt{CUR\_STATE}\,(0)\,)\,) \  \, \text{or}
22
                              (MODE and CUR_STATE(2) and CUR_STATE(0)) or
23
                              (CUR STATE(2) and not(CUR STATE(1)) and CUR STATE(0)) or
24
                              (not(MODE) and not(CUR_STATE(2)) and CUR_STATE(1) and CUR_STATE(0)) or
25
                              (MODE and not(CUR STATE(2)) and not(CUR STATE(1)) and not(CUR STATE(0))) or
26
27
                              (not(MODE) and CUR_STATE(2) and not(CUR_STATE(0)));
28
    end transition logic arch;
```


5. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.




6. Додав до проекту Schematic файл LightController, виконав для нього команду Set as Top Module. Згенерував Schematic символи для файлів OutputLogic i TransitionLogic. Використовуючи новостворені символи та елементи з бібліотеки, реалізував у файлі LightController.sch пам'ять стану автомата.




7. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.



8. Додав до проекту Schematic файл TopLevel, виконав для нього команду Set as Top Module. Згенерував Schematic символ для файлу LightController. Використовуючи новостворений символ та елементи з бібліотеки, реалізував у файлі подільник вхідної частоти та логіку сигналу TEST.



9. За допомогою симулятора Isim провів моделювання роботи схеми з різними значеннями сигналів MODE, RESET та TEST при подачі на вхід CLK тактового сигналу 12 MHz.



10. Додав до проекту Constraint файл та призначила виводам схеми фізичні виводи цільової FPGA.

```
11 CONFIG VCCAUX = "3.3";
12
    # Clock 12 MHz
13
                            LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
    NET "Clk"
15
17
                                     LED
   18
19
                                      | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
       NET "OUT BUSO"
                             LOC = P46
20
      NET "OUT BUS1"
                             LOC = P47
21
      NET "OUT_BUS2"
                             LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
22
      NET "OUT_BUS3"
                             LOC = P49
                                      | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
23
      NET "OUT BUS4"
                             LOC = P50
24
      NET "OUT BUS5"
                             LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
25
                             LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT BUS6"
26
      NET "OUT BUS7"
27
28
29
   30 #
                                 DP Switches
31
32
       NET "MODE"
                      LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
33
                     LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
       NET "RESET"
34
      NET "TEST"
35
```

11.Відкрив директорію проекту у файловому менеджері та переконалася, що файли прошиття успішно згенерувалися.

| toplevel.bin | 09.05.2023 9:46 | Файл BIN | 54 КБ |
|--------------|-----------------|----------|-------|
| toplevel.bit | 09.05.2023 9:46 | Файл BIT | 54 KB |

Висновок: під час виконання цієї лабораторної роботи я реалізував цифровий автомат світлових ефектів у середовищі Xilinx ISE і стендом Elbert V2 - Spartan 3A FPGA. Я реалізував схему автомату та провів симуляцію його роботи.