Міністерство освіти і науки України

НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Кафедра ЕОМ



Звіт

3 лабораторної роботи № 3

3 дисципліни «Моделювання комп'ютерних систем»

На тему: «Поведінковий опис цифрового автомата. Перевірка роботи автомата за допомогою стенда *Elbert V2 - Spartan 3A FPGA*»

Виконав: ст. гр. КІ-201

Олеш С.Б.

Прийняв:

Козак Н.Б.

Мета: на базі стенда *Elbert V2- Spartan 3A FPGA* реалізувати цифровий автомат для обчислення значення виразу дотримуючись наступних вимог:

- 1. Функціонал пристрою повинен бути реалізований згідно отриманого варіанту завдання Дивись розділ ЗАВДАННЯ.
- 2. Пристрій повинен бути ітераційним (АЛП (ALU) повинен виконувати за один такт одну операцію), та реалізованим згідно наступної структурної схеми.
- 3. Кожен блок структурної схеми повинен бути реалізований на мові VHDL в окремому файлі. Дозволено використовувати всі оператори.
- 4. Для кожного блока структурної схеми повинен бути згенерований Schematic символ.
- 5. Інтеграція структурних блоків в єдину систему та зі стендом *Elbert V2*- $Spartan\ 3A\ FPGA$ повинна бути виконана за допомогою $ISE\ WebPACK^{TM}$ Schematic Capture.
- 6. Кожен структурний блок і схема в цілому повинні бути промодельовані за допомогою симулятора *ISim*.
- 7. Формування вхідних даних на шині DATA_IN повинно бути реалізовано за допомогою DIP перемикачів (елемент P7 на стенді Elbert V2- Spartan ЗА FPGA Див. Додаток - 2 (інформація про стенд)):
 - а. Р7[8] наймолодший розряд значення операнда.
 - b. P7[1] найстарший розряд значення операнда.
- 8. Керування пристроєм повинно бути реалізовано за допомогою PUSH BUTTON кнопок (елементи SW1, SW2, SW3, SW6 на стенді Elbert V2-Spartan 3A FPGA Див. Додаток - 2 (інформація про стенд)):
 - а. SW1 запис першого операнду в пам'ять даних автомата.
 - b. SW2 запис другого операнду в пам'ять даних автомата.
 - с. SW3 запуск процесу обчислення.
 - d. SW6 скидання автомата у початковий стан.
- 9. Індикація значень операндів при вводі, та вивід результату обчислень повинні бути реалізовані за допомогою семи сегментних індикаторів S1 – S3. Індикація переповнення в АЛП - за допомогою LED D8 на стенді Elbert V2- Spartan 3A FPGA Див. Додаток - 2 (інформація про стенд).
- 10.Підготувати і захистити звіт.

Завдання:

Варіант 3


BAPIAHT	ВИРАЗ
0	((OP1 - OP2) + 4) << OP2
1	((OP1 + 2) * OP2) << OP1
2	((OP1 or OP2) + OP2) – 3
3	((OP2 and 5) + OP2) – OP1
4	((4 + OP1) xor OP2) – OP1
5	((1 << OP1) + OP2) – OP1
6	((OP1 + OP2) - 2) << OP2
7	((OP1 << 2) - OP2) + 4
8	((OP1 * OP2) >> 1) + OP1
9	((OP2 - 4) + OP1) or 2
10	((OP2 - OP1) << 1) + OP1
11	((OP1 * 2) + OP2) >> 1
12	((OP1 xor OP2) + OP2) – 1

Хід роботи:

1. Створив VHDL мультиплексор.


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity my_MuX_intf is
port(
                        : in std_logic_vector(7 downto 0);
      DATA_IN
      IN SEL
                        : in std logic vector(1 downto 0);
      CONSTANT BUS
                        : in std_logic_vector(7 downto 0);
      RAM_DATA_OUT_BUS : in std_logic_vector(7 downto 0);
                           out std_logic_vector(7 downto 0)
      IN SEL OUT BUS :
      );
end my_MuX_intf;
architecture my_MuX_arch of my_MuX_intf is
begin
    INSEL_A_MUX : process(DATA_IN, CONSTANT_BUS, RAM_DATA_OUT_BUS, IN_SEL)
       begin
             if(IN SEL = "00") then
                    IN_SEL_OUT_BUS <= DATA_IN;</pre>
             elsif(IN_SEL = "01") then
                    IN_SEL_OUT_BUS <= RAM_DATA_OUT_BUS;</pre>
             else
                    IN_SEL_OUT_BUS <= CONSTANT_BUS;</pre>
             end if;
       end process INSEL_A_MUX;
end my MuX arch;
```

2. Симуляція роботи мультиплексора.



3. Створив VHDL файл який реалізує регістр АСС.

4. Симуляція роботи регістра.



5. Створив VHDL файл який реалізує ALU.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity my_ALU_intf is
port(
      OP CODE BUS
                       : in std logic vector(1 downto 0);
      IN_SEL_OUT_BUS
                      : in std_logic_vector(7 downto 0);
      ACC_DATA_OUT_BUS : in std_logic_vector(7 downto 0);
      ACC_DATA_IN_BUS : out std_logic_vector(7 downto 0)
);
end my_ALU_intf;
architecture my_ALU_arch of my_ALU_intf is
begin
 ALU : process(OP CODE BUS, IN SEL OUT BUS, ACC DATA OUT BUS)
             variable A : unsigned(7 downto 0);
             variable B : unsigned(7 downto 0);
       begin
             A := unsigned(ACC_DATA_OUT_BUS);
             B := unsigned(IN SEL OUT BUS);
             case(OP_CODE_BUS) is
                   when "00"
                                => ACC_DATA_IN_BUS <= STD_LOGIC_VECTOR(B);
                                => ACC_DATA_IN_BUS <= STD_LOGIC_VECTOR(A + B);
                   when "01"
                   when "10"
                                => ACC_DATA_IN_BUS <= STD_LOGIC_VECTOR(A - B);
```

6. Симуляція роботи ALU.

		0.000000 us										
Name	Value	0 us 1	us	2 us	3 us	4us	5 us	6 us	7 us	8 us	9 us	
op_code_bus[1:0]	00	00		0	1	1	D	K	1	1		
in_sel_out_bus[7:0]	01010101				0101	0101				1000	0001	
size acc_data_out_bus[7:0]	10101010					1010	1010					
acc_data_in_bus[7:0]	01010101	01010	101	1111	1111	0101	0101	0000	0101	0000	0001	

7. Створив VHDL файл який реалізує CU.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity my_CU_intf is
port(
CLOCK
             : in std_logic;
ENTER_OP1 : in std_logic;
ENTER_OP2 : in std_logic;
CALCULATE : in std_logic;
RESET : in std_logic;
RAM WR
           : out std_logic;
RAM_ADDR_BUS : out std_logic_vector(1 downto 0);
CONSTANT BUS : out std logic vector(7 downto 0);
            : out std logic;
         : out std_logic;
: out std_logic_vector(1 downto 0);
ACC RST
IN SEL
OP_CODE_BUS : out std_logic_vector(1 downto 0)
end my_CU_intf;
architecture my_CU_arch of my_CU_intf is
       cu_state_type is (cu_rst, cu_idle, cu_load_op1, cu_load_op2, cu_run_calc0,
cu_run_calc1, cu_run_calc2, cu_run_calc3, cu_finish);
signal cu_cur_state : cu_state_type;
signal cu next state : cu state type;
begin
CONSTANT BUS <= "00000001";
CU SYNC PROC: process (CLOCK)
   begin
      if (rising_edge(CLOCK)) then
          if (RESET = '1') then
             cu_cur_state <= cu_rst;</pre>
             cu_cur_state <= cu_next_state;</pre>
          end if;
      end if;
   end process;
       CUNEXT STATE DECODE: process (cu cur state, ENTER OP1, ENTER OP2, CALCULATE)
       --declare default state for next state to avoid latches
```

```
cu_next_state <= cu_cur_state; --default is to stay in current state</pre>
     --insert statements to decode next_state
     --below is a simple example
            case(cu_cur_state) is
                   when cu rst
                                        =>
                          cu_next_state <= cu_idle;</pre>
                   when cu_idle
                                            =>
                          if (ENTER_OP1 = '1') then
                                 cu_next_state <= cu_load_op1;</pre>
                          elsif (ENTER OP2 = '1') then
                                 cu_next_state <= cu_load_op2;</pre>
                          elsif (CALCULATE = '1') then
                                 cu_next_state <= cu_run_calc0;</pre>
                          else
                                 cu_next_state <= cu_idle;</pre>
                          end if;
                   when cu_load_op1 =>
                          cu_next_state <= cu_idle;</pre>
                   when cu_load_op2 =>
                          cu_next_state <= cu_idle;</pre>
                   when cu run calc0 =>
                          cu_next_state <= cu_run_calc1;</pre>
                   when cu_run_calc1 =>
                          cu_next_state <= cu_run_calc2;</pre>
                   when cu_run_calc2 =>
                          cu_next_state <= cu_run_calc3;</pre>
                   when cu_run_calc3 =>
                          cu_next_state <= cu_finish;</pre>
                   when cu_finish
                                      =>
                          cu_next_state <= cu_finish;</pre>
                   when others
                                               =>
                          cu_next_state <= cu_idle;</pre>
            end case;
  end process;
CU_OUTPUT_DECODE: process (cu_cur_state)
  begin
            case(cu_cur_state) is
                   when cu_rst
                                        =>
                          IN_SEL
                                                      <= "00";
                          OP_CODE_BUS <= "00";
                          RAM_ADDR_BUS <= "00";</pre>
                          RAM WR
                                                    <= '1';
                          ACC RST
                          ACC WR
                                               <= '0';
                   when cu_idle
                                               =>
                          IN SEL
                                                      <= "00";
                          OP CODE BUS <= "00";
                          RAM ADDR BUS <= "00";
                          RAM WR
                                                    <= '0';
                          ACC_RST
                                               <= '0';
                          ACC_WR
                   when cu_load_op1 =>
                                                      <= "00";
                          IN_SEL
                          OP_CODE_BUS <= "00";
                          RAM_ADDR_BUS <= "00";</pre>
                          RAM WR
                                               <= '1';
                          ACC_RST
                                                      <= '0';
                                               <= '1';
                          ACC WR
                   when cu_load_op2 =>
                                                      <= "00";
                          IN SEL
                          OP_CODE_BUS <= "00";
                          RAM_ADDR_BUS <= "01";</pre>
```

```
<= '1';
<= '0';
                         RAM_WR
                         ACC_RST
                         ACC_WR
                                            <= '1';
                   when cu_run_calc0 =>
                                                   <= "10";
                         IN_SEL
                         OP_CODE_BUS <= "00";
                         RAM_ADDR_BUS <= "00";</pre>
                                            <= '0';
                         RAM WR
                                                   <= '0';
                         ACC_RST
                                            <= '1';
                         ACC_WR
                   when cu_run_calc1 =>
                                                   <= "01";
                         IN_SEL
                         OP_CODE_BUS <= "11";
                         RAM_ADDR_BUS <= "01";</pre>
                                            <= '0';
                         RAM_WR
                                                  <= '0';
                         ACC_RST
                                            <= '1';
                         ACC_WR
                   when cu_run_calc2 =>
                                                   <= "01";
                         IN_SEL
                         OP_CODE_BUS <= "01";
                         RAM_ADDR_BUS <= "01";
                         RAM_WR
                                                <= '0';
                         ACC RST
                                            <= '1';
                         ACC_WR
                   when cu_run_calc3 =>
                                                   <= "01";
                         IN_SEL
                         OP_CODE_BUS <= "10";
                         RAM_ADDR_BUS <= "00";</pre>
                         RAM_WR
                                            <= '0';
                                                <= '0';
                         ACC_RST
                                            <= '1';
                         ACC_WR
                   when cu finish
                         IN SEL
                                                   <= "00";
                         OP_CODE_BUS <= "00";
                         RAM_ADDR_BUS <= "00";
                                            <= '0';
                         RAM WR
                         ACC_RST
                                                   <= '0';
                                            <= '0';
                         ACC_WR
                   when others
                                      =>
                                                   <= "00";
                         IN_SEL
                         OP_CODE_BUS <= "00";
                         RAM_ADDR_BUS <= "00";</pre>
                         RAM_WR <= '0';
                                                <= '0';
                         ACC_RST
                         ACC_WR
                                            <= '0';
             end case;
   end process;
end my_CU_arch;
```


8. Симуляція роботи керуючого автомата.



9. Створив VHDL файл який реалізує RAM.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity my_RAM_intf is
port(
CLOCK
                 : in std_logic;
RAM WR
                : in std logic;
               : in STD LOGIC VECTOR(1 downto 0);
RAM ADDR BUS
RAM_DATA_IN_BUS : in STD_LOGIC_VECTOR(7 downto 0);
RAM_DATA_OUT_BUS : out STD_LOGIC_VECTOR(7 downto 0)
);
end my_RAM_intf;
architecture my_RAM_arch of my_RAM_intf is
type ram_type is array (3 downto 0) of STD_LOGIC_VECTOR(7 downto 0);
signal RAM_UNIT
                                 : ram_type;
begin
--when reset will init const
RAM : process(CLOCK, RAM_ADDR_BUS, RAM_UNIT)
       begin
             if (rising_edge(CLOCK)) then
                    if (RAM WR = '1') then
                          RAM_UNIT(conv_integer(RAM_ADDR_BUS)) <= RAM_DATA_IN_BUS;</pre>
                    end if;
             end if;
             RAM_DATA_OUT_BUS <= RAM_UNIT(conv_integer(RAM_ADDR_BUS));</pre>
       end process RAM;
end my_RAM_arch;
```

10.Симуляція роботи RAM.




11. Створив VHDL файл який реалізує Sev_Seg_Decoder.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC STD.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity OUT_PUT_DECODER_intf is
port(
CLOCK
                      : IN STD LOGIC;
                         : IN STD LOGIC;
ACC_DATA_OUT_BUS : IN std_logic_vector(7 downto 0);
COMM_ONES
                      : OUT STD LOGIC;
               : OUT STD_LOGIC;
COMM DECS
COMM HUNDREDS
                 : OUT STD LOGIC;
SEG A
                            : OUT STD LOGIC;
SEG_B
                             : OUT STD_LOGIC;
SEG_C
                             : OUT STD_LOGIC;
```


```
SEG_D
                            : OUT STD_LOGIC;
SEG_E
                            : OUT STD_LOGIC;
                            : OUT STD_LOGIC;
SEG_F
SEG G
                            : OUT STD LOGIC;
DP
                        : OUT STD LOGIC
);
end OUT PUT DECODER intf;
architecture OUT_PUT_DECODER_arch of OUT_PUT_DECODER_intf is
signal ONES BUS : STD LOGIC VECTOR(3 downto 0) := "0000";
signal DECS_BUS : STD_LOGIC_VECTOR(3 downto 0) := "0001";
signal HONDREDS_BUS : STD_LOGIC_VECTOR(3 downto 0) := "0000";
begin
   BIN_TO_BCD : process (ACC_DATA_OUT_BUS)
        variable hex_src : STD_LOGIC_VECTOR(7 downto 0) ;
        variable bcd : STD_LOGIC_VECTOR(11 downto 0);
    begin
                        := (others => '0');
        bcd
        hex src
                        := ACC DATA OUT BUS;
        for i in hex_src'range loop
            if bcd(3 downto 0) > "0100" then
                bcd(3 downto 0) := bcd(3 downto 0) + "0011" ;
            end if ;
            if bcd(7 downto 4) > "0100" then
                bcd(7 downto 4) := bcd(7 downto 4) + "0011";
            end if;
            if bcd(11 downto 8) > "0100" then
                bcd(11 downto 8) := bcd(11 downto 8) + "0011";
            end if;
            bcd := bcd(10 downto 0) & hex src(hex src'left) ; -- shift bcd + 1 new
entry
            hex_src := hex_src(hex_src'left - 1 downto hex_src'right) & '0'; -- shift
src + pad with 0
        end loop ;
        HONDREDS BUS
                         <= bcd (11 downto 8);
        DECS_BUS
                       <= bcd (7 downto 4);</pre>
        ONES_BUS
                       <= bcd (3 downto 0);</pre>
    end process BIN_TO_BCD;
       INDICATE : process(CLOCK)
             type DIGIT_TYPE is (ONES, DECS, HUNDREDS);
             variable CUN_DIGIT_VAL : STD
                                  : DIGIT_TYPE := ONES;
                                  : STD_LOGIC_VECTOR(3 downto 0) := "0000";
                                       : STD_LOGIC_VECTOR(6 downto 0) := "0000000";
             variable COMMONS_CTRL : STD_LOGIC_VECTOR(2 downto 0) := "000";
             begin
                   if (rising_edge(CLOCK)) then
                          if(RESET = '0') then
                                case CUR_DIGIT is
                                       when ONES =>
                                                DIGIT_VAL := ONES_BUS;
                                                CUR DIGIT := DECS;
                                                COMMONS_CTRL := "001";
                                       when DECS =>
                                                DIGIT VAL := DECS BUS;
                                                CUR_DIGIT := HUNDREDS;
```

```
COMMONS_CTRL := "010";
                                         when HUNDREDS =>
                                                  DIGIT_VAL := HONDREDS_BUS;
                                                  CUR DIGIT := ONES;
                                                  COMMONS CTRL := "100";
                                         when others =>
                                                  DIGIT_VAL := ONES_BUS;
                                                  CUR_DIGIT := ONES;
                                                  COMMONS_CTRL := "000";
                                  end case;
                                  case DIGIT_VAL is
                                                                    --abcdefg
                                         when "0000" => DIGIT_CTRL := "1111110";
                                         when "0001" => DIGIT_CTRL := "0110000";
                                         when "0010" => DIGIT_CTRL := "1101101"
                                         when "0011" => DIGIT_CTRL := "1111001";
                                         when "0100" => DIGIT_CTRL := "0110011";
                                         when "0101" => DIGIT_CTRL := "1011011";
                                         when "0110" => DIGIT_CTRL := "1011111";
                                         when "0111" => DIGIT_CTRL := "1110000";
                                         when "1000" => DIGIT CTRL := "1111111";
                                         when "1001" => DIGIT CTRL := "1111011";
                                         when others => DIGIT CTRL := "0000000";
                                  end case;
                           else
                                  DIGIT_VAL := ONES_BUS;
                                  CUR_DIGIT := ONES;
                                  COMMONS_CTRL := "000";
                           end if;
                           COMM ONES
                                           <= COMMONS CTRL(0);
                           COMM DECS
                                          <= COMMONS CTRL(1);</pre>
                           COMM_HUNDREDS <= COMMONS_CTRL(2);</pre>
                           SEG_A <= DIGIT_CTRL(6);</pre>
                           SEG_B <= DIGIT_CTRL(5);</pre>
                           SEG_C <= DIGIT_CTRL(4);</pre>
                           SEG_D <= DIGIT_CTRL(3);</pre>
                           SEG_E <= DIGIT_CTRL(2);</pre>
                           SEG_F <= DIGIT_CTRL(1);</pre>
                           SEG_G <= DIGIT_CTRL(0);</pre>
                                <= '0';
                           DP
                    end if;
      end process INDICATE;
end OUT PUT DECODER arch;
```

12. Симуляція роботи декодера.




13. Склав схему.



14. Симуляція роботи схеми.

```
((OP2 \text{ and } 5) + OP2) - OP1
При OP1 = 0000 \ 0100, \ OP2 = 0000 \ 1011;
0000 \ 1011 \ \text{and} \ 0000 \ 0101 = 0000 \ 0001;
0000 \ 0001 + 0000 \ 1011 = 0000 \ 1100;
0000 \ 1100 - 0000 \ 0100 = 0000 \ 1000.
```



Висновок: під час виконання цієї лабораторної роботи я реалізував цифровий автомат для обчислення значення виразу у середовищі Xilinx ISE і стендом Elbert V2 - Spartan 3A FPGA. Я реалізував схему автомату та провів симуляцію його роботи.