USB3300

Hi-Speed USB-трансивер PHY для хоста, устройства или OTG с интерфейсом ULPI

Особенности изделия

- Сертифицирован USB-IF как Hi-Speed-устройство на соответствие спецификации универсальной последовательной шины (USB), ред. 2.0
- Интерфейс соответствует спецификации ULPI, ред. 1.1, в 8-битном режиме
- Промышленный стандарт интерфейса UTMI+ с малым числом выводов (ULPI): преобразует 54 сигнала UTMI+ в стандартный 12-выводной интерфейс контроллера канального уровня (Link)
- Ток в несконфигурированном состоянии 54,7 мА (тип.) — идеально для устройств с питанием от шины
- Ток в режиме приостановки (suspend) 83 мкА (тип.) — идеально для устройств с батарейным питанием
- Стойкость к защёлкиванию (latch-up) превышает 150 мА согласно EIA/JESD 78, класс II
- Уровень защиты от ЭСР ±8 кВ (HBM) без внешних защитных устройств
- Встроенная защита, выдерживающая испытания на ЭСР по IEC61000-4-2 (±8 кВ контактный разряд и ±15 кВ воздушный разряд) по данным независимой испытательной лаборатории
- Поддержка FS-преамбулы для FS-хабов с подключённым LS-устройством (UTMI+ Level 3)
- Поддержка HS SOF и импульса поддержания активности LS (keep-alive)
- Полная поддержка необязательного протокола On-The-Go (OTG), описанного в дополнении On-The-Go Supplement, ред. 1.0a
- Поддержка протоколов OTG: согласования роли хоста (HNP) и запроса сеанса (SRP)
- Позволяет хосту отключать VBUS для экономии энергии батареи в OTG-приложениях
- Поддержка контроля уровней VBUS в режиме OTG с помощью встроенных компараторов. Включена поддержка внешнего монитора VBUS или сигнала неисправности.
- Hi-Speed-приёмник с малой задержкой (не более 43 тактов Hi-Speed) позволяет использовать унаследованные контроллеры Link с интерфейсом UTMI через адаптер (wrapper) ULPI
- Встроенный подтягивающий резистор на линии STP для защиты интерфейса обеспечивает надёжный запуск связки Link/PHY с медленными контроллерами Link (программно отключается для снижения потребления)
- Встроенные стабилизаторы 1,8 В позволяют работать от единственного источника 3,3 В
- Встроенная защита линий ID, DP и DM от короткого замыкания на VBUS или землю
- Встроенный кварцевый генератор 24 МГц: работа с кварцевым резонатором или с внешним тактовым сигналом 24 МГц
- Встроенная ФАПЧ (PLL) 480 МГц для работы в режиме Hi-Speed USB
- Промышленный диапазон рабочих температур от −40 °C до +85 °C
- 32-выводной корпус QFN, соответствующий RoHS (5 × 5 × 0,90 мм по высоте)

Применение

USB3300 — идеальный компаньон для любой ASIC, SoC или ПЛИС (FPGA) со встроенным ядром Hi-Speed USB хоста, периферийного устройства или OTG с интерфейсом ULPI.

USB3300 хорошо подходит для:

- Сотовых телефонов
- КПК (PDA)
- MP3-плееров
- Сканеров
- Внешних жёстких дисков
- Цифровых фото- и видеокамер
- Портативных медиаплееров
- Принтеров

© 2014-2016 Microchip Technology Inc.

НАШИМ УВАЖАЕМЫМ КЛИЕНТАМ

Мы стремимся предоставлять нашим уважаемым клиентам документацию наилучшего качества, чтобы обеспечить успешное применение изделий Microchip. С этой целью мы будем и далее улучшать наши публикации, чтобы они лучше отвечали вашим потребностям. Наши публикации будут уточняться и дополняться по мере выхода новых томов и обновлений.

Если у вас есть вопросы или замечания по данной публикации, свяжитесь с отделом маркетинговых коммуникаций по электронной почте **docerrors@microchip.com**. Мы будем рады вашим отзывам.

Самая актуальная версия технического описания

Чтобы получить самую актуальную версию данного технического описания, зарегистрируйтесь на нашем веб-сайте:

http://www.microchip.com

Версию технического описания можно определить по его литературному номеру, указанному в нижнем внешнем углу любой страницы. Последний символ литературного номера — номер версии (например, DS30000000A — версия A документа DS30000000).

Список исправлений (Errata)

Для выпускаемых устройств может существовать список исправлений (errata), описывающий незначительные отличия в работе от технического описания и рекомендуемые способы обхода. По мере выявления проблем в устройствах или документации мы будем публиковать списки исправлений. В списке исправлений указывается ревизия кристалла и ревизия документа, к которым он относится.

Чтобы узнать, существует ли список исправлений для конкретного устройства, обратитесь к одному из следующих источников:

- Веб-сайт Microchip: http://www.microchip.com
- Местное торговое представительство Microchip (см. последнюю страницу)

При обращении в торговое представительство укажите устройство, ревизию кристалла и техническое описание (включая литературный номер), которые вы используете.

Система уведомления клиентов

Зарегистрируйтесь на нашем веб-сайте www.microchip.com, чтобы получать самую актуальную информацию обо всех наших изделиях.

© 2014-2015 Microchip Technology Inc.

Содержание

1.0 Введение 4
2.0 Функциональный обзор 6
3.0 Расположение выводов 7
4.0 Эксплуатационные характеристики 11
5.0 Электрические характеристики 12
6.0 Обзор архитектуры 18
7.0 Примечания по применению 44
8.0 Чертёж корпуса 50
Приложение A: история изменений технического описания 53
Система обозначения изделий 56

© 2014-2015 Microchip Technology Inc.

1.0 ВВЕДЕНИЕ

1.1 Общее описание

USB3300 — Hi-Speed USB-трансивер физического уровня (PHY) для промышленного диапазона температур. USB3300 использует интерфейс с малым числом выводов (ULPI) для подключения к ULPI-совместимому контроллеру канального уровня (Link). Интерфейс ULPI сокращает интерфейс UTMI+ с 54 выводов до 12 за счёт внутриполосной (in-band) сигнализации и передачи байтов состояния между Link и PHY.

Этот PHY изначально разрабатывался с интерфейсом ULPI. В данной разработке не используются адаптеры (wrappers) UTMI–ULPI, что обеспечивает бесшовное сопряжение ULPI с Link. В результате получен PHY с малой задержкой передачи и приёма. Высокоскоростной и полноскоростной приёмники Microchip с малой задержкой дают возможность повторно использовать существующие контроллеры Link с интерфейсом UTMI с помощью простого адаптера, преобразующего UTMI в ULPI.

Интерфейс ULPI позволяет PHY USB3300 работать как устройство, хост или устройство On-The-Go (OTG). В разработки, использующие PHY USB3300 в качестве устройства, впоследствии можно добавить функции хоста и OTG без дополнительных выводов.

Интерфейс ULPI в сочетании с запатентованными технологиями Microchip делает USB3300 идеальным способом добавления Hi-Speed USB в новые разработки. USB3300 выпускается в лидирующем в отрасли миниатюрном корпусе (5 × 5 мм) высотой менее 1 мм. Кроме того, в USB3300 встроены все согласующие резисторы линий DP и DM, и для работы требуется минимальное число внешних компонентов.

Интерфейс ULPI состоит из 12 выводов: 8 двунаправленных выводов данных, 3 вывода управления и тактовый сигнал 60 МГц. Используя 12-выводной интерфейс ULPI, USB3300 обеспечивает поддержку всего диапазона UTMI+ от Level 3 до Level 0, как показано на Рисунке 1-2. Это позволяет USB3300 работать как HS- и FS-периферийное устройство и как HS-, FS- и LS-хост.


USB3300 также может опционально полностью поддерживать протокол On-the-Go (OTG), определённый в дополнении On-The-Go Supplement к спецификации USB 2.0. On-the-Go позволяет USB3300 функционировать как хост или как периферийное устройство с динамической программной конфигурацией. Например, сотовый телефон может подключаться к компьютеру как периферийное устройство для обмена адресными данными или к принтеру как хост для печати фотографий. Наконец, устройство с поддержкой OTG может подключаться к другому устройству с поддержкой OTG для обмена информацией. Всё это поддерживается с помощью единственного низкопрофильного разъёма USB Mini-AB.

В разработках, где OTG не требуется, набор функций OTG можно не использовать.

Помимо преимуществ передового интерфейса ULPI, применение передовой аналоговой технологии Microchip позволяет USB3300 потреблять минимум энергии, что максимально продлевает время работы от батареи в портативных устройствах.

© 2014-2015 Microchip Technology Inc.


РИСУНОК 1-1: БАЗОВАЯ СТРУКТУРНАЯ СХЕМА USB-УСТРОЙСТВА С ULPI



1.2 Справочные документы

- Universal Serial Bus Specification, Revision 2.0, April 27, 2000
- On-The-Go Supplement to the USB 2.0 Specification, Revision 1.0a, June 24, 2003
- USB 2.0 Transceiver Macrocell Interface (UTMI) Specification, Version 1.02, May 27, 2000
- UTMI+ Specification, Revision 1.0, February 2, 2004
- UTMI+ Low Pin Interface (ULPI) Specification, Revision 1.1

РИСУНОК 1-2: ВОЗМОЖНОСТИ ИНТЕРФЕЙСА ULPI В СРАВНЕНИИ С UTMI+




Пояснения к рисунку: UTMI+ Level 0 — только Hi-Speed периферийные устройства; Level 1 — Hi-Speed периферийные устройства, контроллеры хоста и устройства OTG (только HS и FS); Level 2 — то же (HS, FS и LS, но без пакета преамбулы); Level 3 — то же (HS, FS, LS, пакет преамбулы); ULPI (USB3300) — Hi-Speed периферийные устройства, контроллеры хоста, устройства OTG с 12-выводным интерфейсом (HS, FS, LS, пакет преамбулы). «ADDED FEATURES» — добавленные возможности.

2.0 ФУНКЦИОНАЛЬНЫЙ ОБЗОР

USB3300 — высокоинтегрированный USB PHY. Он содержит полноценный Hi-Speed USB 2.0 PHY с интерфейсом ULPI, являющимся промышленным стандартом, что обеспечивает быстрый вывод USB-изделия на рынок. USB3300 состоит из функциональных блоков, показанных на Рисунке 2-1. Подробное описание отдельных блоков приведено в разделе 6.0 «Обзор архитектуры».

РИСУНОК 2-1: СТРУКТУРНАЯ СХЕМА USB3300




© 2014-2015 Microchip Technology Inc.

3.0 РАСПОЛОЖЕНИЕ ВЫВОДОВ

USB3300 выпускается в 32-выводном корпусе QFN (5 × 5 × 0,9 мм). Назначение и расположение выводов приведены ниже.

3.1 Цоколёвка USB3300

РИСУНОК 3-1: ЦОКОЛЁВКА USB3300 — ВИД СВЕРХУ



Открытая контактная площадка (flag) корпуса QFN должна быть соединена с землёй массивом переходных отверстий к земляному полигону. Это основное соединение USB3300 с землёй.

3.2 Назначение выводов

ТАБЛИЦА 3-1: НАЗНАЧЕНИЕ ВЫВОДОВ USB3300, 32-ВЫВОДНОЙ КОРПУС QFN

Вывод	Имя	Направление, тип	Активный уровень	Описание
1	**GND**	Земля	Н/П	Земля
2	**GND**	Земля	Н/П	Земля
3	**CPEN**	Выход, КМОП	Высокий	Разрешение внешнего источника 5 В. Этот вывод используется для включения внешнего источника питания VBUS. При POR вывод CPEN имеет низкий уровень.
4	**VBUS**	Вх/вых, аналоговый	Н/П	Вывод VBUS USB-кабеля. USB3300 использует этот вывод как вход компараторов VBUS и для импульсной подачи VBUS (Vbus pulsing) в протоколе запроса сеанса.
5	**ID**	Вход, аналоговый	Н/П	Вывод ID USB-кабеля. В приложениях без OTG этот вывод может оставаться неподключённым. Для A-устройства ID = 0, для B-устройства ID = 1.
6	**VDD3.3**	Питание	Н/П	Питание 3,3 В. Между этим выводом и земляным полигоном печатной платы должен быть подключён блокировочный конденсатор 0,1 мкФ.

Вывод	Имя	Направление, тип	Активный уровень	Описание
7	**DP**	Вх/вых, аналоговый	Н/П	Вывод D+ USB-кабеля.
8	**DM**	Вх/вых, аналоговый	Н/П	Вывод D− USB-кабеля.
9	**RESET**	Вход, КМОП	Высокий	Необязательный сброс трансивера (активный высокий уровень). Аналогичен записи в бит Reset ULPI (адрес 04h, бит 5). Не сбрасывает набор регистров ULPI. Вывод имеет встроенный подтягивающий к земле резистор. Если не используется, может оставаться неподключённым или соединяться с землёй (рекомендуется). Подробнее см. раздел 6.1.11 «Вывод RESET».
10	**EXTVBUS**	Вход, КМОП	Высокий	Внешний детектор Vbus. Подключается к выходу неисправности внешнего ключа питания USB или к внешнему компаратору Vbus Valid. Подробнее см. раздел 6.5.4 «Внешний индикатор Vbus». Вывод имеет резистор, подтягивающий к земле, чтобы он не оставался в плавающем состоянии, когда бит ULPI UseExternalVbusIndicator равен 0.
11	**NXT**	Выход, КМОП	Высокий	PHY выставляет NXT для регулирования потока данных. Когда Link передаёт данные в PHY, NXT указывает, что текущий байт принят PHY. Link выставляет следующий байт на шину данных в следующем такте.
12	**DIR**	Выход, КМОП	Н/П	Управляет направлением шины данных. Когда у PHY есть данные для передачи в Link, он устанавливает DIR в высокий уровень, захватывая шину. Когда данных для передачи нет, PHY устанавливает DIR в низкий уровень и отслеживает команды от Link на шине. PHY устанавливает DIR в высокий уровень всегда, когда интерфейс не может принимать данные от Link, например во время запуска PLL.
13	**STP**	Вход, КМОП	Высокий	Link выставляет STP на один такт для прекращения текущего потока данных на шине. Если Link передаёт данные в PHY, STP указывает, что последний байт данных находился на шине в предыдущем такте. Вывод STP также имеет защиту интерфейса, описанную в разделе 6.1.9.3 «Защита интерфейса».
14	**CLKOUT**	Выход, КМОП	Н/П	Выход опорной тактовой частоты 60 МГц. Все сигналы ULPI формируются синхронно с нарастающим фронтом этого тактового сигнала.
15	**VDD1.8**	Питание	Н/П	Питание 1,8 В для цифровых схем кристалла. Подаётся от встроенного стабилизатора, когда активен REG_EN. Установите конденсатор 0,1 мкФ рядом с этим выводом между выводом и землёй. Соедините вывод 15 с выводом 26.
16	**VDD3.3**	Питание	Н/П	Между этим выводом и земляным полигоном печатной платы должен быть подключён блокировочный конденсатор 0,1 мкФ.

© 2014-2015 Microchip Technology Inc.

Вывод	Имя	Направление, тип	Активный уровень	Описание
17	DATA[7]	Вх/вых, КМОП, подтяжка к 0	Н/П	8-битная двунаправленная шина данных. Владелец шины определяется сигналом DIR. Link и PHY инициируют передачу данных, выставляя на шину данных ненулевой код. ULPI определяет временные параметры интерфейса для передачи данных по одному фронту — нарастающему фронту CLKOUT. DATA[7] — старший бит (MSB), DATA[0] — младший (LSB).
18	DATA[6]	Вх/вых, КМОП, подтяжка к 0	Н/П	
19	DATA[5]	Вх/вых, КМОП, подтяжка к 0	Н/П	
20	DATA[4]	Вх/вых, КМОП, подтяжка к 0	Н/П	
21	DATA[3]	Вх/вых, КМОП, подтяжка к 0	Н/П	
22	DATA[2]	Вх/вых, КМОП, подтяжка к 0	Н/П	
23	DATA[1]	Вх/вых, КМОП, подтяжка к 0	Н/П	
24	DATA[0]	Вх/вых, КМОП, подтяжка к 0	Н/П	
25	VDD3.3	Питание	Н/П	Между этим выводом и земляным полигоном печатной платы должен быть подключён блокировочный конденсатор 0,1 мкФ.
26	VDD1.8	Питание	Н/П	Питание 1,8 В для цифровых схем кристалла. Подаётся от встроенного стабилизатора, когда активен REG_EN. При использовании встроенных стабилизаторов установите рядом с этим выводом конденсатор 4,7 мкФ с малым ЭПС между выводом и землёй. Соедините вывод 26 с выводом 15. Не соединяйте VDD1.8 с VDDA1.8 при использовании встроенных стабилизаторов. Когда стабилизаторы отключены, вывод 29 можно соединить с выводами 26 и 15.
27	XO	Выход, аналоговый	Н/П	Вывод кварцевого резонатора. При подаче внешнего тактового сигнала на XI этот вывод следует оставить неподключённым.
28	XI	Вход, аналоговый	Н/П	Вывод кварцевого резонатора. Поддерживается кварцевый резонатор 24 МГц. Резонатор подключается между XI и XO. Вместо резонатора на XI можно подать внешний тактовый сигнал 24 МГц.
29	VDDA1.8	Питание	Н/П	Питание 1,8 В для аналоговых схем кристалла. Подаётся от встроенного стабилизатора, когда активен REG_EN. Установите конденсатор 0,1 мкФ рядом с этим выводом между выводом и землёй. При использовании встроенных стабилизаторов установите рядом с выводом конденсатор 4,7 мкФ с малым ЭПС параллельно конденсатору 0,1 мкФ. Не соединяйте VDDA1.8 с VDD1.8 при использовании встроенных стабилизаторов. Когда стабилизаторы отключены, вывод 29 можно соединить с выводами 26 и 15.
30	VDD3.3	Питание	Н/П	Аналоговое питание 3,3 В. Рекомендуется блокировочный конденсатор 0,1 мкФ с малым ЭПС, подключённый к земляному полигону печатной платы.
31	REG_EN	Вх/вых, КМОП, подтяжка к 0	Н/П	Разрешение встроенного стабилизатора 1,8 В. Подключите к земле, чтобы отключить оба встроенных стабилизатора (VDDA1.8 и VDD1.8). Когда стабилизаторы отключены: • На выводы VDDA1.8 и VDD1.8 должно подаваться внешнее напряжение 1,8 В. При отключённых стабилизаторах VDDA1.8 можно соединить с VDD1.8, при этом к каждому выводу следует подключить блокировочный конденсатор (рекомендуется 0,1 мкФ). • Напряжение на VDD3.3 должно составлять не менее 2,64 В (0,8 × 3,3 В) до подачи напряжения на VDDA1.8 и VDD1.8.
32	RBIAS	Аналоговый, КМОП	Н/П	Внешний резистор смещения 12 кОм ±1% на землю.
GND FLAG		Земля	Н/П	Земля. Контактная площадка (flag) должна соединяться с земляным полигоном массивом переходных отверстий под открытой площадкой. Это основная земля микросхемы.

© 2014-2015 Microchip Technology Inc.

4.0 ЭКСПЛУАТАЦИОННЫЕ ХАРАКТЕРИСТИКИ

ТАБЛИЦА 4-1: ПРЕДЕЛЬНО ДОПУСТИМЫЕ ЗНАЧЕНИЯ

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
Максимальное напряжение VBUS, ID, EXTVBUS, DP и DM относительно GND	V_{MAX_5V}		−0,5		+5,5	В
Максимальное напряжение VDD1.8 и VDDA1.8 относительно земли	$V_{MAX_1.8V}$		−0,5		2,5	В
Максимальное напряжение питания 3,3 В относительно земли	$V_{MAX_3.3V}$		−0,5		4,0	В
Максимальное напряжение вх/вых относительно земли	V_{MAX_IN}		−0,5		4,0	В
Рабочая температура	T_{MAX_OP}		−40		85	°C
Температура хранения	T_{MAX_STG}		−55		150	°C
СТОЙКОСТЬ К ЭСР						
Все выводы	V_{HBM}	Модель человеческого тела (HBM)			±8	кВ
СТОЙКОСТЬ К ЗАЩЁЛКИВАНИЮ						
Все выводы	I_{LTCH_UP}	EIA/JESD 78, класс II			150	мА

Примечание: Нагрузки, превышающие указанные в разделе «Предельно допустимые значения», могут привести к необратимому повреждению устройства. Длительное воздействие предельно допустимых условий может снизить надёжность устройства.

ТАБЛИЦА 4-2: РЕКОМЕНДУЕМЫЕ УСЛОВИЯ ЭКСПЛУАТАЦИИ

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
VDD3.3 относительно GND	$V_{DD3.3}$		3,0	3,3	3,6	В
Входное напряжение на цифровых выводах	V_I		0,0		$V_{DD3.3}$	В
Напряжение на аналоговых выводах вх/вых (DP, DM, ID)	$V_{I(I/O)}$		0,0		$V_{DD3.3}$	В
VBUS относительно GND	V_{VBUS}		0,0		5,25	В
Температура окружающей среды	T_A		−40		85	°C

5.0 ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ

ТАБЛИЦА 5-1: ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ: ВЫВОДЫ ПИТАНИЯ

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
Ток в несконфигурированном состоянии	$I_{AVG(UCFG)}$	Устройство не сконфигурировано				мА
Ток FS Idle, 3,3 В	$I_{AVG(FS33)}$	FS Idle, нет передачи данных		18,8	21,9	мА
Ток FS Idle, 1,8 В	$I_{AVG(FS18)}$	FS Idle, нет передачи данных		36,4	43,2	мА
Ток FS при передаче, 3,3 В	$I_{AVG(FSTX33)}$	Ток FS при передаче данных		36,0	41,6	мА
Ток FS при передаче, 1,8 В	$I_{AVG(FSTX18)}$	Ток FS при передаче данных		36,8	43,2	мА
Ток FS при приёме, 3,3 В	$I_{AVG(FSRX33)}$	Ток FS при приёме данных		22,5	27,0	мА
Ток FS при приёме, 1,8 В	$I_{AVG(FSRX18)}$	Ток FS при приёме данных		36,7	43,4	мА
Ток HS Idle, 3,3 В	$I_{AVG(HS33)}$	HS Idle, нет передачи данных		22,1	25,4	мА
Ток HS Idle, 1,8 В	$I_{AVG(HS18)}$	HS Idle, нет передачи данных		38,7	45,6	мА
Ток HS при передаче, 3,3 В	$I_{AVG(HSTX33)}$	Ток HS при передаче данных		25,4	29,0	мА
Ток HS при передаче, 1,8 В	$I_{AVG(HSTX18)}$	Ток HS при передаче данных		39,1	46,2	мА
Ток HS при приёме, 3,3 В	$I_{AVG(HSRX33)}$	Ток HS при приёме данных		23,0	26,6	мА
Ток HS при приёме, 1,8 В	$I_{AVG(HSRX18)}$	Ток HS при приёме данных		39,6	46,8	мА
Ток в режиме пониженного потребления, 3,3 В	$I_{DD(LPM33)}$	Токи через резистор 15 кОм к земле на VBUS и подтягивающий резистор 1,5 кОм не учтены.		59,4		мкА
Ток в режиме пониженного потребления, 1,8 В	$I_{DD(LPM18)}$	Токи через резистор 15 кОм к земле на VBUS и подтягивающий резистор 1,5 кОм не учтены.		25,5		мкА

Примечание: • $V_{DD3.3}$ = 3,0…3,6 В; V_{SS} = 0 В; T_A = −40 °C…+85 °C, если не указано иное.
• Компараторы SessEnd и VbusVld отключены. Защита интерфейса отключена.
• Максимальные значения тока — наихудший случай по напряжению питания, температуре и технологическому разбросу.

ТАБЛИЦА 5-2: ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ: ЗАПУСК CLKOUT

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
Время выхода из режима приостановки	T_{START}			2,25	3,5	мс

Примечание: USB3300 использует функцию AutoResume (раздел 6.3) для запуска хоста менее чем за 1 мс.

© 2014-2015 Microchip Technology Inc.

ТАБЛИЦА 5-3: ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ ПО ПОСТОЯННОМУ ТОКУ: ЛОГИЧЕСКИЕ ВЫВОДЫ

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
Входное напряжение низкого уровня	V_{IL}		V_{SS}		0,8	В
Входное напряжение высокого уровня	V_{IH}		2,0		$V_{DD3.3}$	В
Выходное напряжение низкого уровня	V_{OL}	I_{OL} = 8 мА			0,4	В
Выходное напряжение высокого уровня	V_{OH}	I_{OH} = −8 мА	$V_{DD3.3}$ – 0,4			В
Входной ток утечки	I_{LI}				±10	мкА
Ёмкость вывода	C_{pin}				4	пФ

Примечание: $V_{DD3.3}$ = 3,0…3,6 В; V_{SS} = 0 В; T_A = −40 °C…+85 °C, если не указано иное.

ТАБЛИЦА 5-4: ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ ПО ПОСТОЯННОМУ ТОКУ: АНАЛОГОВЫЕ ВЫВОДЫ ВХ/ВЫХ (DP/DM)

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
ФУНКЦИОНИРОВАНИЕ FS						
Входные уровни						
Чувствительность дифференциального приёмника	V_{DIFS}	| V(DP) − V(DM) |	0,2			В
Синфазное напряжение дифференциального приёмника	V_{CMFS}		0,8		2,5	В
Входное напряжение низкого уровня несимметричного приёмника	V_{ILSE}				0,8	В
Входное напряжение высокого уровня несимметричного приёмника	V_{IHSE}		2,0			В
Гистерезис несимметричного приёмника	V_{HYSSE}		0,050		0,150	В
Выходные уровни						
Выходное напряжение низкого уровня	V_{FSOL}	Подтягивающий резистор на DP; R_L = 1,5 кОм к VDD3.3			0,3	В
Выходное напряжение высокого уровня	V_{FSOH}	Резистор к земле на DP, DM; R_L = 15 кОм к GND	2,8		3,6	В
Согласование (терминирование)						
Выходное сопротивление драйвера для HS и FS	Z_{HSDRV}	Установившийся режим	40,5	45	49,5	Ом
Входное сопротивление	Z_{INP}	TX, RPU отключены	1,0			МОм
Сопротивление подтягивающего резистора	Z_{PU}	Шина в состоянии Idle	0,900	1,24	1,575	кОм
Сопротивление подтягивающего резистора	Z_{PURX}	Устройство принимает	1,425	2,26	3,09	кОм
Сопротивление резистора, подтягивающего к земле	Z_{PD}		14,25	15,0	15,75	кОм

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
ФУНКЦИОНИРОВАНИЕ HS						
Входные уровни						
Дифференциальная входная чувствительность HS	V_{DIHS}	| V(DP) − V(DM) |	100			мВ
Диапазон синфазного напряжения сигналов данных HS	V_{CMHS}		−50		500	мВ
Порог детектора шумоподавления (squelch) HS (дифференциальный)	V_{HSSQ}	Порог squelch			100	мВ
		Порог снятия squelch	150			мВ
Выходные уровни						
Выходное напряжение низкого уровня Hi-Speed (DP/DM относительно GND)	V_{HSOL}	Нагрузка 45 Ом	−10		10	мВ
Выходное напряжение высокого уровня Hi-Speed (DP/DM относительно GND)	V_{HSOH}	Нагрузка 45 Ом	360		440	мВ
Выходное напряжение Hi-Speed в состоянии IDLE (DP/DM относительно GND)	V_{OLHS}	Нагрузка 45 Ом	−10		10	мВ
Выходное напряжение Chirp-J (дифференциальное)	V_{CHIRPJ}	HS-терминатор отключён, подтягивающий резистор подключён. Нагрузка 45 Ом.	700		1100	мВ
Выходное напряжение Chirp-K (дифференциальное)	V_{CHIRPK}	HS-терминатор отключён, подтягивающий резистор подключён. Нагрузка 45 Ом.	−900		−500	мВ
Ток утечки						
Ток утечки в выключенном состоянии	I_{LZ}				±10	мкА
Ёмкость порта						
Входная ёмкость трансивера	C_{IN}	Вывод — GND		5	10	пФ

Примечание: $V_{DD3.3}$ = 3,0…3,6 В; V_{SS} = 0 В; T_A = −40 °C…+85 °C, если не указано иное.

© 2014-2015 Microchip Technology Inc.

ТАБЛИЦА 5-5: ДИНАМИЧЕСКИЕ ХАРАКТЕРИСТИКИ: АНАЛОГОВЫЕ ВЫВОДЫ ВХ/ВЫХ (DP/DM)

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
Временные параметры выходного драйвера FS						
Время нарастания	T_{FSR}	C_L = 50 пФ; от 10 до 90% от $\|V_{OH} - V_{OL}\|$	4		20	нс
Время спада	T_{FFF}	C_L = 50 пФ; от 10 до 90% от $\|V_{OH} - V_{OL}\|$	4		20	нс
Напряжение пересечения выходных сигналов	V_{CRS}	Без учёта первого перехода из состояния IDLE	1,3		2,0	В
Согласование времён нарастания/спада дифференциального сигнала	F_{RFM}	Без учёта первого перехода из состояния IDLE	90		111,1	%
Временные параметры выходного драйвера HS						
Дифференциальное время нарастания	T_{HSR}		500			пс
Дифференциальное время спада	T_{HSF}		500			пс
Требования к форме сигнала драйвера		Глазковая диаграмма по шаблону 1 спецификации USB 2.0				
Временные параметры режима Hi-Speed						
Требования к форме сигнала приёмника		Глазковая диаграмма по шаблону 4 спецификации USB 2.0				
Джиттер источника данных и допустимый джиттер приёмника		Глазковая диаграмма по шаблону 4 спецификации USB 2.0				

Примечание: $V_{DD3.3}$ = 3,0…3,6 В; V_{SS} = 0 В; T_A = −40 °C…+85 °C, если не указано иное.

ТАБЛИЦА 5-6: ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ OTG

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
Порог срабатывания SessEnd	$V_{SessEnd}$		0,2	0,5	0,8	В
Порог срабатывания SessVld	$V_{SessVld}$		0,8	1,4	2,0	В
Порог срабатывания VBUSVld	$V_{VbusVld}$		4,4	4,58	4,75	В
Подтяжка Vbus к питанию	R_{VbusPu}	Vbus к VDD3.3 (ChargeVbus = 1)	281	340		Ом
Подтяжка Vbus к земле	R_{VbusPd}	Vbus к GND (DisChargeVbus = 1)	656	850		Ом
Входное сопротивление Vbus	R_{Vbus}	Vbus к GND	40	75	100	кОм
Сопротивление подтяжки ID	$R_{IdPullUp}$	IdPullup = 1	80	100	120	кОм
Сопротивление подтяжки ID	R_{Id}	IdPullup = 0	1			МОм
Сопротивление подтяжки STP	R_{STP}	InterfaceProtectDisable = 0	240	330	600	кОм

Примечание: $V_{DD3.3}$ = 3,0…3,6 В; V_{SS} = 0 В; T_A = −40 °C…+85 °C, если не указано иное.

© 2014-2015 Microchip Technology Inc.

5.1 Пьезоэлектрический резонатор для встроенного генератора

Встроенный генератор может использоваться с внешним кварцевым или керамическим резонатором, как описано в разделе 6.3. Рекомендуемые характеристики кварцевого резонатора приведены в Таблице 5-8. Номер керамического резонатора для коммерческого диапазона температур приведён в Таблице 5-9. В настоящее время керамический резонатор не обеспечивает достаточной температурной стабильности для работы в промышленном диапазоне температур.

ТАБЛИЦА 5-7: ВЫХОДНЫЕ НАПРЯЖЕНИЯ СТАБИЛИЗАТОРОВ

Параметр	Обозначение	Условия	MIN	TYP	MAX	Ед. изм.
VDDA1.8	$V_{DDA1.8}$	Нормальная работа (SuspendM = 1)	1,6	1,8	2,0	В
VDDA1.8	$V_{DDA1.8}$	Режим пониженного потребления (SuspendM = 0)		0		В
VDD1.8	$V_{DD1.8}$		1,6	1,8	2,0	В

Примечание: $V_{DD3.3}$ = 3,0…3,6 В; V_{SS} = 0 В; T_A = −40 °C…+85 °C, если не указано иное.

ТАБЛИЦА 5-8: ХАРАКТЕРИСТИКИ КВАРЦЕВОГО РЕЗОНАТОРА ДЛЯ USB3300

Параметр	Обозначение	MIN	TYP	MAX	Ед. изм.	Примечания
Срез кристалла						
Режим колебаний						
Режим калибровки						
Частота	F_{fund}	–	24	–	МГц	
Общий допустимый бюджет отклонения		–	–	±500	ppm	Примечание 5-1
Шунтирующая ёмкость	C_O	–	7 тип.	–	пФ	
Ёмкость нагрузки	C_L	–	20 тип.	–	пФ	
Уровень возбуждения	P_W	0,5	–	–	мВт	
Эквивалентное последовательное сопротивление	R_1	–	–	30	Ом	
Диапазон рабочих температур		Примечание 5-2	–	Примечание 5-3	°C	
Ёмкость вывода XI USB3300		–	3 тип.	–	пФ	Примечание 5-4
Ёмкость вывода XO USB3300		–	3 тип.	–	пФ	Примечание 5-4

ТАБЛИЦА 5-9: НОМЕР КЕРАМИЧЕСКОГО РЕЗОНАТОРА ДЛЯ USB3300

Частота	Номер по каталогу Murata	Примечания
24 МГц	CSTCE24M0XK1***-R0	Только коммерческий диапазон температур, Примечание 5-5

Примечание 5-1 Требуемая точность скорости передачи для приложений Hi-Speed USB составляет ±500 ppm согласно спецификации USB 2.0. Это значение учитывает влияние напряжения, температуры, старения и т. д.

Примечание 5-2 0 °C для коммерческих приложений, −40 °C для промышленных.

Примечание 5-3 +70 °C для коммерческих приложений, +85 °C для промышленных.

© 2014-2015 Microchip Technology Inc.


Примечание 5-4 Значение включает контактную площадку, разварочный провод и выводную рамку. Ёмкость печатной платы (PCB) в это значение не входит. Для точного расчёта номиналов двух внешних нагрузочных конденсаторов необходимы значения ёмкости печатной платы и ёмкости выводов XO и XI.

Примечание 5-5 Это общий номер, присвоенный Murata. На частоту колебаний влияет паразитная ёмкость печатной платы (PCB). Murata присваивает окончательный номер для печатной платы каждого заказчика после определения характеристик её конструкции.

6.0 ОБЗОР АРХИТЕКТУРЫ

Архитектуру USB3300 можно разделить на блоки, показанные на Рисунке 6-1 «Упрощённая архитектура USB3300» ниже.

РИСУНОК 6-1: УПРОЩЁННАЯ АРХИТЕКТУРА USB3300



6.1 Цифровой блок ULPI

USB3300 использует стандартный для отрасли цифровой интерфейс ULPI для обмена данными между PHY и Link (контроллером устройства). Интерфейс ULPI предназначен для сокращения числа выводов, необходимых для подключения дискретного USB PHY к ASIC или цифровому контроллеру. Например, полный интерфейс UTMI+ Level 3 OTG требует 54 сигнала, тогда как интерфейсу ULPI требуется всего 12 сигналов.

Интерфейс ULPI полностью описан в документе «UTMI+ Low Pin Interface (ULPI) Specification» (www.ulpi.org). В следующих разделах описаны основные режимы работы цифрового интерфейса USB3300.

6.1.1 ОБЗОР

На Рисунке 6-2 показана структурная схема цифровых функций ULPI. Следует отметить, что в этом PHY не используется «адаптер ULPI» (ULPI wrapper) вокруг ядра UTMI+ PHY, как предполагает спецификация ULPI.

Преимущество архитектуры «без адаптера» состоит в том, что PHY имеет меньшую задержку USB, чем решение, которое должно сначала зафиксировать сигналы в регистрах адаптера PHY, а затем передать их в ядро PHY. PHY с малой задержкой позволяет контроллеру Link использовать адаптер вокруг Link с интерфейсом


© 2014-2015 Microchip Technology Inc.

UTMI и при этом укладываться во время реверса шины (turn-around), требуемое спецификацией USB 2.0.

Максимальное значение RxEndDelay, допускаемое UTMI+/ULPI для 8-битных данных, составляет 63 такта высокой скорости. USB3300 использует тракт высокоскоростного приёма с малой задержкой, снижающий RxEndDelay до 43 тактов высокой скорости. Такая конструкция с малой задержкой даёт Link больше тактов на принятие решений и упрощает Link. Это результат архитектуры USB3300 «без адаптера». Столь малое значение RxEndDelay позволяет унаследованным контроллерам Link с интерфейсом UTMI использовать «адаптер» для преобразования интерфейса UTMI+ в интерфейс ULPI.

На Рисунке 6-2 «Структурная схема цифрового блока ULPI» единый блок протокола ULPI декодирует 8-битную двунаправленную шину ULPI, когда Link обращается к PHY. Link должен использовать выход DIR для определения направления шины данных ULPI. USB3300 является «арбитром шины». Блок протокола ULPI направляет данные/команды в передатчик или в массив регистров ULPI.

РИСУНОК 6-2: СТРУКТУРНАЯ СХЕМА ЦИФРОВОГО БЛОКА ULPI



6.1.2 СИГНАЛЫ ИНТЕРФЕЙСА ULPI

Интерфейс UTMI+ с малым числом выводов (ULPI) использует 12 выводов для подключения полноценного PHY хоста/устройства OTG к SoC. Сокращение числа внешних выводов PHY достигается за счёт того, что многие относительно статические выводы конфигурации (xcvrselect[1:0], termselect, opmode[1:0], DpPullDown, DmPulldown и др.) реализованы в виде внутреннего массива статических регистров.

8-битная двунаправленная шина данных с тактовой частотой 60 МГц позволяет Link обращаться к этому внутреннему массиву регистров и передавать USB-пакеты в PHY и из него. Остальные 3 вывода служат для управления потоком данных и арбитража шины данных.

Направление 8-битной шины данных задаётся выходом DIR PHY. Другой выход, NXT, используется для управления потоком данных в устройство и из него. Наконец, STP — вход PHY — завершает передачи и используется для запуска и выхода из состояния приостановки.

12 сигналов описаны ниже в Таблице 6-1 «Сигналы интерфейса ULPI».

USB3300 реализует интерфейс ULPI с одинарной скоростью передачи данных (SDR): все передачи данных происходят по нарастающему фронту CLKOUT. Сигнал CLKOUT формируется PHY.

Интерфейс ULPI поддерживает два основных режима работы: синхронный режим и режим пониженного потребления. В синхронном режиме все сигналы изменяются относительно тактового сигнала 60 МГц. В режиме пониженного потребления тактовый сигнал отключён (состояние приостановки), а два младших бита шины данных содержат сигналы linestate[1:0]. ULPI добавляет к режиму пониженного потребления выход прерывания, позволяющий Link получать асинхронное прерывание при изменении состояния компараторов OTG или вывода ID.

В синхронном режиме данные передаются по нарастающему фронту CLKOUT. Направление шины данных определяется состоянием DIR. Когда DIR имеет высокий уровень, DATA[7:0] управляет PHY. Когда DIR имеет низкий уровень, DATA[7:0] управляет Link.

При каждом изменении DIR происходит такт «реверса» (turn-around), в течение которого ни Link, ни PHY не управляют шиной данных в течение одного такта. Во время такта реверса состояние DATA[7:0] не определено, и PHY не считывает шину данных.

Поскольку в USB используется кодирование с битстаффингом, необходим механизм, позволяющий PHY регулировать поток передаваемых данных USB. Сигнал ULPI NXT используется для запроса следующего байта, который должен быть выставлен на шину данных канальным уровнем (Link).

ТАБЛИЦА 6-1: СИГНАЛЫ ИНТЕРФЕЙСА ULPI

Сигнал	Направление	Описание
CLKOUT	ВЫХ	Выход опорной тактовой частоты 60 МГц. Все сигналы ULPI формируются синхронно с нарастающим фронтом этого тактового сигнала.
DATA[7:0]	ВХ/ВЫХ	8-битная двунаправленная шина данных. Владелец шины определяется сигналом DIR. Link и PHY инициируют передачу данных, выставляя на шину ненулевой код. ULPI определяет временные параметры интерфейса для передачи данных по одному фронту — нарастающему фронту CLKOUT.
DIR	ВЫХ	Управляет направлением шины данных. Когда у PHY есть данные для передачи в Link, он устанавливает DIR в высокий уровень, захватывая шину. Когда данных для передачи нет, PHY устанавливает DIR в низкий уровень и отслеживает команды от Link. PHY устанавливает DIR в высокий уровень всегда, когда интерфейс не может принимать данные от Link, например во время запуска PLL.
STP	ВХ	Link выставляет STP на один такт для прекращения текущего потока данных на шине. Если Link передаёт данные в PHY, STP указывает, что последний байт данных находился на шине в предыдущем такте.
NXT	ВЫХ	PHY выставляет NXT для регулирования потока данных. Когда Link передаёт данные в PHY, NXT указывает, что текущий байт принят PHY. Link выставляет следующий байт на шину данных в следующем такте.

© 2014-2015 Microchip Technology Inc.

6.1.3 ВРЕМЕННЫЕ ПАРАМЕТРЫ ИНТЕРФЕЙСА ULPI

Временные соотношения управляющих сигналов и данных приведены на Рисунке 6-3 «Временная диаграмма ULPI» и в Таблице 6-2 «Временные параметры интерфейса ULPI». PHY USB3300 формирует CLKOUT, и все временные параметры указаны относительно нарастающего фронта тактового сигнала. Приведённые ниже временные соотношения относятся только к синхронному режиму.

РИСУНОК 6-3: ВРЕМЕННАЯ ДИАГРАММА ULPI




ТАБЛИЦА 6-2: ВРЕМЕННЫЕ ПАРАМЕТРЫ ИНТЕРФЕЙСА ULPI

Параметр	Обозначение	MIN	MAX	Ед. изм.
Время установки (управляющие входы, входные 8-битные данные)	T_{SC}, T_{SD}		5,0	нс
Время удержания (управляющие входы, входные 8-битные данные)	T_{HC}, T_{HD}	0		нс
Задержка выхода (управляющие выходы, выходные 8-битные данные)	T_{DC}, T_{DD}	2,0	5,0	нс

Примечание: $V_{DD3.3}$ = 3,0…3,6 В; V_{SS} = 0 В; T_A = −40 °C…85 °C, если не указано иное.

6.1.4 МАССИВ РЕГИСТРОВ ULPI

PHY USB3300 реализует все регистры ULPI, описанные в спецификации ULPI ред. 1.1. Полный набор регистров ULPI USB3300 приведён в Таблице 6-3 «Карта регистров ULPI». Все регистры 8-битные. В таблице также указаны состояния регистров по умолчанию после POR. Бит RESET в регистре Function Control не сбрасывает биты массива регистров ULPI. Link не должен читать или записывать регистры, не перечисленные в этой таблице.

ТАБЛИЦА 6-3: КАРТА РЕГИСТРОВ ULPI

Имя регистра	Состояние по умолчанию	Адрес (6 бит)			
		Чтение	Запись	Установка	Сброс
Vendor ID Low	24h	00h	-	-	-
Vendor ID High	04h	01h	-	-	-
Product ID Low	04h	02h	-	-	-
Product ID High	00h	03h	-	-	-
Function Control	41h	04-06h	04h	05h	06h
Interface Control	00h	07-09h	07h	08h	09h
OTG Control	06h	0A-0Ch	0Ah	0Bh	0Ch
USB Interrupt Enable Rising	1Fh	0D-0Fh	0Dh	0Eh	0Fh
USB Interrupt Enable Falling	1Fh	10-12h	10h	11h	12h
USB Interrupt Status	00h	13h	-	-	-
USB Interrupt Latch	00h	14h	-	-	-
Debug	00h	15h	-	-	-
Scratch Register	00h	16-18h	16h	17h	18h

6.1.4.1 Vendor ID Low: адрес = 00h (только чтение)

Имя поля	Бит	По умолч.	Описание
Vendor ID Low	7:0	24h	Идентификатор производителя (Vendor ID) Microchip

6.1.4.2 Vendor ID High: адрес = 01h (только чтение)

Имя поля	Бит	По умолч.	Описание
Vendor ID High	7:0	04h	Идентификатор производителя (Vendor ID) Microchip

6.1.4.3 Product ID Low: адрес = 02h (только чтение)

Имя поля	Бит	По умолч.	Описание
Product ID Low	7:0	04h	Идентификатор изделия (Product ID) Microchip, ревизия A0

6.1.4.4 Product ID High: адрес = 03h (только чтение)

Имя поля	Бит	По умолч.	Описание
Product ID High	7:0	00h	Идентификатор изделия (Product ID) Microchip, ревизия A0

© 2014-2015 Microchip Technology Inc.

6.1.4.5 Function Control: адрес = 04-06h (чтение), 04h (запись), 05h (установка), 06h (сброс)

Имя поля	Бит	По умолч.	Описание
XcvrSelect[1:0]	1:0	01b	Выбирает требуемую скорость трансивера. 00b: включён HS-трансивер 01b: включён FS-трансивер 10b: включён LS-трансивер 11b: включён FS-трансивер для LS-пакетов (FS-преамбула добавляется автоматически)
TermSelect	2	0b	Управляет согласованием DP и DM в зависимости от XcvrSelect, OpMode, DpPulldown и DmPulldown. Согласование DP и DM подробно описано в Таблице 6-8 «Согласование DP/DM в зависимости от режима сигнализации».
OpMode	4:3	00b	Выбирает требуемый способ кодирования битов при передаче. 00b: нормальная работа 01b: без управления линией (Non-Driving) 10b: отключение битстаффинга и кодирования NRZI 11b: зарезервировано
Reset	5	0b	Сброс трансивера (активный высокий уровень). Этот сброс не сбрасывает интерфейс ULPI и набор регистров. Автоматически сбрасывается после завершения сброса.
SuspendM	6	1b	Приостановка PHY (активный низкий уровень). При сбросе бита PHY переходит в режим пониженного потребления, как описано в разделе 6.1.9 «Режим пониженного потребления». Устанавливается автоматически при выходе из режима пониженного потребления.
Зарезервировано	7	0b	Удерживается в низком уровне.

6.1.4.6 Interface Control: адрес = 07-09h (чтение), 07h (запись), 08h (установка), 09h (сброс)

Имя поля	Бит	По умолч.	Описание
6-pin FsLsSerialMode	0	0b	Переводит интерфейс ULPI в 6-выводной последовательный режим. PHY автоматически сбрасывает этот бит при выходе из последовательного режима.
3-pin FsLsSerialMode	1	0b	Переводит интерфейс ULPI в 3-выводной последовательный режим. PHY автоматически сбрасывает этот бит при выходе из последовательного режима.
Зарезервировано	2	0b	Удерживается в низком уровне.
ClockSuspendM	3	0b	Позволяет Link включить тактовый сигнал CLKOUT 60 МГц в последовательном режиме. 0b: тактовый сигнал в последовательном режиме отключён. 1b: тактовый сигнал в последовательном режиме включён.
AutoResume	4	0b	Применяется только в режиме хоста. Разрешает PHY автоматически передавать сигнал возобновления (resume). Эта функция подробно описана в разделе 6.1.7.4 «Сигнал K возобновления хоста».
IndicatorComplement	5	0b	Инвертирует сигнал EXTVBUS. Эта функция подробно описана в разделе 6.5.4 «Внешний индикатор Vbus».
IndicatorPassThru	6	0b	При установке отключает логическое «И» внутреннего компаратора VBUS со входом EXTVBUS. Эта функция подробно описана в разделе 6.5.4.
InterfaceProtectDisable	7	0b	Используется для отключения встроенного подтягивающего резистора STP, служащего для защиты интерфейса. Эта функция подробно описана в разделе 6.1.9.3 «Защита интерфейса».

6.1.4.7 OTG Control: адрес = 0A-0Ch (чтение), 0Ah (запись), 0Bh (установка), 0Ch (сброс)

Имя поля	Бит	По умолч.	Описание
IdPullup	0	0b	Подключает подтягивающий резистор от вывода ID к VDD3.3 0b: резистор отключён 1b: резистор подключён
DpPulldown	1	1b	Подключает резистор 15 кОм, подтягивающий DP к земле. 0b: резистор к DP не подключён 1b: резистор подключён к DP
DmPulldown	2	1b	Подключает резистор 15 кОм, подтягивающий DM к земле. 0b: резистор к DM не подключён 1b: резистор подключён к DM
DischrgVbus	3	0b	Используется только во время SRP. Подключает резистор от VBUS к земле для разряда VBUS. 0b: резистор от VBUS к земле отключён 1b: резистор от VBUS к земле подключён
ChrgVbus	4	0b	Используется только во время SRP. Подключает резистор от VBUS к VDD3.3 для заряда VBUS выше порога SessValid. 0b: резистор от VBUS к VDD3.3 отключён 1b: резистор от VBUS к VDD3.3 подключён
DrvVbus	5	0b	Включает внешний источник 5 В для подачи 5 В на VBUS. Этот сигнал объединяется по ИЛИ с DrvVbusExternal. 0b: не подавать питание на VBUS 1b: подавать питание на VBUS
DrvVbusExternal	6	0b	Включает внешний источник 5 В для подачи 5 В на VBUS. Этот сигнал объединяется по ИЛИ с DrvVbus. 0b: не подавать питание на VBUS 1b: подавать питание на VBUS
UseExternalVbus Indicator	7	0b	Указывает PHY использовать внешний индикатор перегрузки по току или напряжения VBUS. Эта функция подробно описана в разделе 6.5.4 «Внешний индикатор Vbus». 0b: использовать внутренний компаратор VbusValid 1b: использовать вход EXTVBUS в качестве сигнала VbusValid.

6.1.4.8 USB Interrupt Enable Rising: адрес = 0D-0Fh (чтение), 0Dh (запись), 0Eh (установка), 0Fh (сброс)

Имя поля	Бит	По умолч.	Описание
HostDisconnect Rise	0	1b	Формировать уведомление о прерывании при переходе Hostdisconnect из низкого уровня в высокий. Применяется только в режиме хоста.
VbusValid Rise	1	1b	Формировать уведомление о прерывании при переходе Vbusvalid из низкого уровня в высокий.
SessValid Rise	2	1b	Формировать уведомление о прерывании при переходе SessValid из низкого уровня в высокий.
SessEnd Rise	3	1b	Формировать уведомление о прерывании при переходе SessEnd из низкого уровня в высокий.
IdGnd Rise	4	1b	Формировать уведомление о прерывании при переходе IdGnd из низкого уровня в высокий.
Зарезервировано	7:5	0h	Удерживается в низком уровне.

© 2014-2015 Microchip Technology Inc.

6.1.4.9 USB Interrupt Enable Falling: адрес = 10-12h (чтение), 10h (запись), 11h (установка), 12h (сброс)

Имя поля	Бит	По умолч.	Описание
HostDisconnect Fall	0	1b	Формировать уведомление о прерывании при переходе Hostdisconnect из высокого уровня в низкий. Применяется только в режиме хоста.
VbusValid Fall	1	1b	Формировать уведомление о прерывании при переходе Vbusvalid из высокого уровня в низкий.
SessValid Fall	2	1b	Формировать уведомление о прерывании при переходе SessValid из высокого уровня в низкий.
SessEnd Fall	3	1b	Формировать уведомление о прерывании при переходе SessEnd из высокого уровня в низкий.
IdGnd Fall	4	1b	Формировать уведомление о прерывании при переходе IdGnd из высокого уровня в низкий.
Зарезервировано	7:5	0h	Удерживается в низком уровне.

6.1.4.10 USB Interrupt Status Register: адрес = 13h (только чтение с автосбросом)

Имя поля	Бит	По умолч.	Описание
HostDisconnect	0	0b	Текущее значение выхода UTMI+ Hostdisconnect. Применяется только в режиме хоста.
VbusValid	1	0b	Текущее значение выхода UTMI+ Vbusvalid.
SessValid	2	0b	Текущее значение выхода UTMI+ SessValid.
SessEnd	3	0b	Текущее значение выхода UTMI+ SessEnd.
IdGnd	4	0b	Текущее значение выхода UTMI+ IdGnd.
Зарезервировано	7:5	0h	Удерживается в низком уровне.

6.1.4.11 USB Interrupt Latch: адрес = 14h (только чтение с автосбросом)

Имя поля	Бит	По умолч.	Описание
HostDisconnect Latch	0	0b	Устанавливается PHY в 1b при возникновении немаскированного события на Hostdisconnect. Сбрасывается при чтении регистра. Применяется только в режиме хоста.
VbusValid Latch	1	0b	Устанавливается PHY в 1b при возникновении немаскированного события на VbusValid. Сбрасывается при чтении регистра.
SessValid Latch	2	0b	Устанавливается PHY в 1b при возникновении немаскированного события на SessValid. Сбрасывается при чтении регистра.
SessEnd Latch	3	0b	Устанавливается PHY в 1b при возникновении немаскированного события на SessEnd. Сбрасывается при чтении регистра.
IdGnd Latch	4	0b	Устанавливается PHY в 1b при возникновении немаскированного события на IdGnd. Сбрасывается при чтении регистра.
Зарезервировано	7:5	0h	Удерживается в низком уровне.

6.1.4.12 Debug Register: адрес = 15h (только чтение)

Имя поля	Бит	По умолч.	Описание
Linestate0	0	0b	Содержит текущее значение Linestate[0].
Linestate1	1	0b	Содержит текущее значение Linestate[1].
Зарезервировано	7:2	000000b	Удерживается в низком уровне.

6.1.4.13 Scratch Register: адрес = 16-18h (чтение), 16h (запись), 17h (установка), 18h (сброс)

Имя поля	Бит	По умолч.	Описание
Scratch	7:0	00h	Пустой регистр для целей тестирования. Программа может читать, записывать, устанавливать и сбрасывать этот регистр без влияния на функционирование PHY.

6.1.4.14 Доступ к регистрам Carkit

Регистры Carkit зарезервированы для тестирования Microchip, и Link не должен их записывать или читать.

6.1.4.15 Доступ к расширенным регистрам

Расширенные регистры зарезервированы для тестирования Microchip, и Link не должен их записывать или читать.

6.1.4.16 Доступ к регистрам производителя

Регистры производителя (vendor specific) зарезервированы для тестирования Microchip, и Link не должен их записывать или читать. К регистрам производителя относится диапазон адресов от 30h до 3Fh.

6.1.5 ДОСТУП К РЕГИСТРАМ ULPI

Передача ULPI от Link к USB3300 начинается с команды от Link. Каждый раз, когда Link требуется записать или прочитать регистр ULPI, он должен дождаться низкого уровня DIR, а затем отправить в PHY байт команды передачи (TXD CMD). Байт TXD CMD сообщает PHY тип передаваемых данных. За TXD CMD следует передача данных в PHY или из него. Кодирование байта команды передачи (TXD CMD) для USB3300 приведено в Таблице 6-4 «Кодирование байта ULPI TXD CMD». Два старших бита TX CMD указывают PHY тип пакета, передаваемого Link.

ТАБЛИЦА 6-4: КОДИРОВАНИЕ БАЙТА ULPI TXD CMD

Имя команды	Биты CMD [7:6]	Биты CMD [5:0]	Описание команды
Idle	00b	000000b	Простой ULPI (Idle)
Transmit	01b	000000b	Передача USB-пакета без идентификатора пакета (NOPID)
		00XXXXb	Передача USB-пакета с идентификатором пакета (PID), где DATA[3:0] равно 4-битному PID: P3P2P1P0, где P3 — старший бит.
Register Write	10b	XXXXXXb	Команда непосредственной записи регистра, где DATA[5:0] = 6-битный адрес регистра
Register Read	11b	XXXXXXb	Команда непосредственного чтения регистра, где DATA[5:0] = 6-битный адрес регистра

6.1.5.1 Запись регистра ULPI


Операция записи регистра ULPI показана на Рисунке 6-4. Команда TXD с признаком записи регистра DATA[7:6] = 10b выставляется Link в момент T0. Адрес регистра закодирован в DATA[5:0] байта TXD CMD.

Для записи регистра Link ожидает низкого уровня DIR и в момент T0 выставляет TXD CMD на шину данных. В момент T2 PHY устанавливает NXT в высокий уровень. По следующему нарастающему фронту тактового сигнала, T3, Link выставляет данные регистра. В момент T4 PHY принимает данные регистра, а Link выставляет на шину Idle и устанавливает STP в высокий уровень, сигнализируя об окончании пакета данных. Наконец, в момент T5 PHY фиксирует данные в регистре и устанавливает NXT в низкий уровень. Link снимает STP.

NXT управляет моментом, когда Link выставляет на шину данные регистра. DIR остаётся низким на протяжении всей транзакции, поскольку PHY принимает данные от Link. STP используется для завершения транзакции, и данные фиксируются в регистре после снятия STP. После завершения операции записи Link должен выставить на шину данных ULPI Idle (00h), иначе USB3300 может декодировать значение на шине как команду ULPI.

© 2014-2015 Microchip Technology Inc.

РИСУНОК 6-4: ЗАПИСЬ РЕГИСТРА ULPI




6.1.5.2 Чтение регистра ULPI

Операция чтения регистра ULPI показана на Рисунке 6-5. Для чтения регистра Link выставляет байт TXD CMD с DATA[7:6] = 11b. Биты DATA[5:0] байта команды ULPI TXD содержат адрес регистра.

В момент T0 Link выставляет TXD CMD на шину данных. В момент T2 PHY устанавливает NXT в высокий уровень, сигнализируя Link о готовности принять передачу данных. В момент T3 PHY считывает TXD CMD, определяет, что это чтение регистра, и устанавливает DIR, захватывая шину. PHY также снимает NXT. В момент T4 владение шиной переходит к PHY, и PHY выставляет на шину данных содержимое запрошенного регистра. В момент T5 Link считывает шину данных, а PHY устанавливает DIR в низкий уровень, возвращая управление шиной Link. После такта реверса Link должен выставить команду ULPI Idle в момент T6.

РИСУНОК 6-5: ЧТЕНИЕ РЕГИСТРА ULPI



6.1.6 ULPI RXD CMD

Link требуется ряд важных сведений о состоянии, которые передавались сигналами linestate[1:0], rxactive, rxvalid и rxerror. При реализации функций OTG в Link также должны передаваться состояния Vbus и вывода ID. ULPI определяет байт команды приёма (RXD CMD), содержащий эту информацию. Кодирование байта RXD CMD приведено в Таблице 6-5 «Кодирование ULPI RX CMD».

Передача байта RXD CMD происходит в синхронном режиме, когда шиной управляет PHY. Передачи RXD CMD выполняются: после того как команда передачи завершена сигналом STP, при изменении состояния линии (linestate) вне передачи, при приёме USB-пакета или при возникновении события прерывания.

На Рисунке 6-2 «Структурная схема цифрового блока ULPI» блок протокола ULPI определяет, когда отправлять RXD CMD. При изменении linestate RXD CMD отправляется немедленно, если выход DIR имеет низкий уровень.

Во время приёма USB-пакета RXD CMD передаются всякий раз, когда NXT = 0 и DIR = 1. При передаче USB-пакета RXD CMD возвращаются в Link после выставления STP, завершающего передачу от Link к USB3300 байтов, подлежащих отправке.

Итак, передача RXD CMD происходит:

- при низком уровне DIR и изменении linestate;
- при изменении состояния компараторов Vbus и/или ID;
- во время приёма USB-пакета при низком уровне NXT;
- после выставления STP при выполнении команды передачи USB.

© 2014-2015 Microchip Technology Inc.

ТАБЛИЦА 6-5: КОДИРОВАНИЕ ULPI RX CMD

<table>
<tr><th>DATA [7:0]</th><th>Имя</th><th>Описание и значение</th></tr>
<tr><td>[1:0]</td><td>Linestate</td><td>Сигналы UTMI Linestate
DATA[1] = Linestate[1]
DATA[0] = Linestate[0]</td></tr>
<tr><td>[3:2]</td><td>Закодированное состояние Vbus</td><td>ЗАКОДИРОВАННЫЕ СОСТОЯНИЯ НАПРЯЖЕНИЯ VBUS
<table>
<tr><th>ЗНАЧ.</th><th>НАПРЯЖЕНИЕ VBUS</th><th>SESSEND</th><th>SESSVLD</th><th>VBUSVLD[2]</th></tr>
<tr><td>00</td><td>$V_{VBUS} < V_{SESS_END}$</td><td>1</td><td>0</td><td>0</td></tr>
<tr><td>01</td><td>$V_{SESS_END} < V_{VBUS} < V_{SESS_VLD}$</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>10</td><td>$V_{SESS_VLD} < V_{VBUS} < V_{VBUS_VLD}$</td><td>X</td><td>1</td><td>0</td></tr>
<tr><td>11</td><td>$V_{VBUS_VLD} < V_{VBUS}$</td><td>X</td><td>X</td><td>1</td></tr>
</table></td></tr>
<tr><td>[5:4]</td><td>Кодирование событий Rx</td><td>ЗАКОДИРОВАННЫЕ СИГНАЛЫ СОБЫТИЙ UTMI
<table>
<tr><th>ЗНАЧЕНИЕ</th><th>RXACTIVE</th><th>RXERROR</th><th>HOSTDISCONNECT</th></tr>
<tr><td>00</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>01</td><td>1</td><td>0</td><td>0</td></tr>
<tr><td>11</td><td>1</td><td>1</td><td>0</td></tr>
<tr><td>10</td><td>X</td><td>X</td><td>1</td></tr>
</table></td></tr>
<tr><td>[6]</td><td>Состояние вывода ID</td><td>Соответствует логическому состоянию вывода ID. Низкий логический уровень обозначает A-устройство, высокий — B-устройство.</td></tr>
<tr><td>[7]</td><td>Зарезервировано</td><td>Всегда 0</td></tr>
</table>

Примечание 1: «X» — безразличное значение, может быть логическим 0 или 1.

Примечание 2: Значение VbusValid определяется в Таблице 6-10 «Логика внешнего индикатора Vbus».

6.1.7 ПЕРЕДАТЧИК USB3300

Передатчик ULPI USB3300 полностью поддерживает операции передачи HS, FS и LS. На Рисунке 6-2 «Структурная схема цифрового блока ULPI» показаны блоки высокоскоростного, полноскоростного и низкоскоростного передатчиков, управляемые блоком протокола ULPI. Кодирование USB-пакета выполняется с битстаффингом и NRZI согласно спецификации USB 2.0. Многие из этих функций используются совместно высокоскоростным и полно-/низкоскоростным передатчиками. При использовании USB3300 следует всегда руководствоваться Таблицей 6-8 «Согласование DP/DM в зависимости от режима сигнализации» при настройке различных режимов работы.

Передатчик декодирует входы Xcvrselect, Termselect, opmodes, DpPulldown и DmPulldown, чтобы определить, какая операция ожидается. Пользователи должны строго придерживаться режимов работы, приведённых в Таблице 6-8.

В блоках передатчика реализован ряд важных функций для устройства и хоста.

Перед каждым высокоскоростным пакетом передатчик USB3300 передаёт 32-битную синхропоследовательность (sync) высокой скорости. В полно- и низкоскоростном режимах передаётся 8-битная синхропоследовательность.

Когда устройству или хосту необходимо выполнить chirp для согласования высокоскоростного порта, значение битов Opmode = 10 отключает битстаффинг и кодирование NRZI в передатчике. По окончании chirp биты регистра Opmode USB3300 следует изменять только после того, как кодирование linestate в RXCMD покажет, что передатчик завершил передачу. Если opmode будет переключён на нормальный битстаффинг и кодирование NRZI до опустошения конвейера передачи, оставшиеся в конвейере данные могут быть переданы в формате с битстаффингом.

Подробное описание сброса USB и HS chirp приведено в спецификации ULPI.

6.1.7.1 Длинный EOP в режиме High Speed

При работе в качестве Hi-Speed-хоста USB3300 автоматически формирует 40-битный длинный признак конца пакета (EOP) после SOF PID (A5h). USB3300 определяет момент отправки 40-битного длинного EOP, декодируя биты [3:0] ULPI TXD CMD для SOF. 40-битный длинный EOP передаётся только при установленных битах DpPulldown и DmPulldown. Hi-Speed 40-битный длинный EOP используется для обнаружения отключения в высокоскоростном режиме.

В режиме устройства USB3300 не передаёт длинный EOP после SOF PID.

6.1.7.2 Импульс поддержания активности Low Speed (keep-alive)

USB3300 поддерживает импульс keep-alive в режиме Low Speed. В режиме Low Speed (10b) при получении SOF PID USB3300 передаёт два битовых интервала Low Speed состояния SE0.

6.1.7.3 UTMI+ Level 3

Для совместимости с UTMI+ Level 3 поддерживается преамбула. Когда в режиме хоста Xcvrselect установлено в (11b) (установлены оба бита dpPulldown и dmPulldown), USB3300 добавляет перед низкоскоростным пакетом полноскоростную преамбулу. В этом режиме используются времена нарастания и спада Full Speed. Преамбула состоит из: полноскоростной синхропоследовательности, закодированного PRE-PID (C3h) и затем полноскоростного состояния Idle (DP = 1 и DM = 0). Далее следует низкоскоростной пакет с синхропоследовательностью, данными и LS EOP.

6.1.7.4 Сигнал K возобновления хоста (Host Resume K)

USB3300 поддерживает формирование сигнала K возобновления. При выходе USB3300 из состояния приостановки с пониженным потреблением USB3300, работающий как хост, передаёт состояние K на DP/DM. Передатчики завершают K состоянием SE0 длительностью два битовых интервала Low Speed. Если до приостановки USB3300 работал в высокоскоростном режиме, хост должен переключиться в высокоскоростной режим до окончания SE0. SE0 длится два битовых интервала Low Speed, что составляет около 1,2 мкс.

В спецификации ULPI подробно рассмотрена последовательность возобновления и требуемый порядок операций.

В режиме устройства после сигнала K возобновления SE0 не добавляется, а линии DP/DM освобождаются, чтобы подтягивающий резистор вернул шину в правильное состояние Idle в зависимости от режима работы USB3300. См. Таблицу 6-8 «Согласование DP/DM в зависимости от режима сигнализации».

6.1.7.5 Без формирования SYNC и EOP (Opmode 11) (опционально)

UTMI+ определяет opmode 11, при котором в режиме Hi-Speed не формируются sync и EOP. Это необязательная возможность спецификации ULPI, в USB3300 она не реализована.


6.1.7.6 Типичная передача USB через ULPI

На Рисунке 6-6 «Передача ULPI» показана типичная последовательность передачи USB. Последовательность передачи начинается с отправки Link команды TXD CMD, где DATA[7:6] = 01b, DATA[5:4] = 00b и DATA[3:0] = PID. За TX CMD с PID следуют передаваемые данные. С момента поступления данных в передатчик они появляются на DP и DM через 11 битовых интервалов высокой скорости. Это время называется HS_TX_START_DELAY.

Во время передачи PHY использует NXT для управления скоростью потока данных в PHY. Если конвейер USB3300 заполнен или битстаффинг приводит к переполнению конвейера данных, NXT снимается, и Link удерживает значение на шине данных до установки NXT. Передача USB завершается, когда Link выставляет STP при установленном NXT. (Обратите внимание, что Link не может выставлять STP при снятом NXT, поскольку в этом состоянии USB3300 ожидает получить от Link очередной байт.)

© 2014-2015 Microchip Technology Inc.

РИСУНОК 6-6: ПЕРЕДАЧА ULPI



После завершения передачи USB3300 линии DP/DM возвращаются в состояние Idle, и в Link возвращается RXD CMD, чтобы по linestate могли быть обновлены межпакетные таймеры.

В режимах Full Speed и Low Speed после выставления STP каждое изменение бита FS/LS вызывает формирование RXD CMD, поскольку битовые интервалы относительно велики.

6.1.8 ПРИЁМНИК USB3300


Приёмник ULPI USB3300 полностью поддерживает операции HS, FS и LS. Во всех трёх режимах приёмник обнаруживает начало пакета и синхронизируется с входящим пакетом данных. В протоколе ULPI принимаемый пакет имеет приоритет и следует сразу за чтением регистров и передачами RXD CMD. На Рисунке 6-7 «Приём ULPI» показан базовый USB-пакет, принимаемый USB3300 через интерфейс ULPI.

На Рисунке 6-7 «Приём ULPI» PHY выставляет DIR, чтобы получить управление шиной данных от Link. Одновременная установка DIR и NXT в одном такте несёт дополнительную информацию о том, что выставлен Rxactive. Когда NXT снят, а DIR установлен, в Link передаются данные RXD CMD. После передачи последнего байта принятого USB-пакета linestate возвращается в состояние Idle.

Полноскоростной приёмник ULPI работает в соответствии со спецификацией UTMI/ULPI. В полноскоростном режиме сигнал NXT устанавливается только тогда, когда на шине данных находится действительный принятый байт. Когда NXT имеет низкий уровень при высоком DIR, на шину данных выставляется RXD CMD.

В полноскоростном режиме USB3300 не сообщает о снятии Rxactive в RXD CMD, пока linestate DP/DM не перейдёт в состояние Idle. Это предотвращает нарушение Link минимального времени реверса шины, равного двум битовым интервалам Full Speed.

РИСУНОК 6-7: ПРИЁМ ULPI



6.1.8.1 Обнаружение отключения

Высокоскоростной хост должен обнаруживать отключение, анализируя выходы передатчика во время длинного EOP, передаваемого в пакете SOF. USB3300 проверяет наличие высокоскоростного отключения только во время длинного EOP, длительность которого достаточна для возвращения отражённого сигнала отключения к PHY хоста. При высокоскоростном отключении USB3300 возвращает RXD CMD и устанавливает бит отключения хоста в регистре состояния прерываний ULPI (адрес 13h).

В режимах FS и LS обнаружение отключения полностью возлагается на Link.

6.1.9 РЕЖИМ ПОНИЖЕННОГО ПОТРЕБЛЕНИЯ


Режим пониженного потребления (Low Power Mode) — это состояние отключения питания для экономии тока при приостановленном сеансе USB. Link управляет переводом PHY в режим пониженного потребления и выводом из него. В режиме пониженного потребления отключены все схемы, кроме выводов интерфейса, полноскоростного приёмника, компараторов VBUS и компаратора ID.

6.1.9.1 Вход в режим пониженного потребления/приостановки

Для входа в режим пониженного потребления Link записывает 0 в бит SuspendM регистра Function Control (или сбрасывает его). После завершения этой записи PHY устанавливает DIR в высокий уровень и после пяти нарастающих фронтов CLKOUT переводит тактовый сигнал в низкий уровень. После остановки тактового сигнала PHY переходит в состояние пониженного потребления.

© 2014-2015 Microchip Technology Inc.

РИСУНОК 6-8: ВХОД В РЕЖИМ ПОНИЖЕННОГО ПОТРЕБЛЕНИЯ



В режиме пониженного потребления назначение шины данных изменяется так, чтобы Link мог отслеживать Linestate и напряжение Vbus. В режиме пониженного потребления DATA[3:0] переопределяются, как показано в Таблице 6-6 «Назначение сигналов интерфейса в режиме пониженного потребления». Linestate[1:0] — комбинационный выход полноскоростных приёмников. Сигнал «int» (прерывание) указывает на возникновение немаскированного прерывания. При возникновении немаскированного прерывания или изменении linestate Link получает уведомление и может решить, следует ли пробудить PHY.

ТАБЛИЦА 6-6: НАЗНАЧЕНИЕ СИГНАЛОВ ИНТЕРФЕЙСА В РЕЖИМЕ ПОНИЖЕННОГО ПОТРЕБЛЕНИЯ

Сигнал	Соответствует	Направление	Описание
linestate[0]	DATA[0]	ВЫХ	Комбинационный сигнал linestate[0], формируемый непосредственно аналоговым FS-приёмником.
linestate[1]	DATA[1]	ВЫХ	Комбинационный сигнал linestate[1], формируемый непосредственно аналоговым FS-приёмником.
reserved	DATA[2]	ВЫХ	Удерживается в низком уровне
int	DATA[3]	ВЫХ	Индикация прерывания (активный высокий уровень). Должен устанавливаться при возникновении любого немаскированного прерывания.
reserved	DATA[7:4]	ВЫХ	Удерживается в низком уровне


Немаскированное прерывание может быть вызвано изменением состояния следующих компараторов: VbusVld, SessVld, SessEnd и IdGnd. Если любой из этих сигналов изменит состояние в режиме пониженного потребления и для него разрешено прерывание по нарастающему или спадающему фронту, будет установлен DATA[3]. В режиме пониженного потребления прерывания компараторов VbusVld и SessEnd можно замаскировать для снижения тока в режиме приостановки. См. раздел 6.1.9.4 «Минимизация тока в режиме пониженного потребления».

В режиме пониженного потребления шина данных управляется асинхронно, поскольку все тактовые сигналы PHY остановлены.

6.1.9.2 Выход из режима пониженного потребления

Для выхода из режима пониженного потребления Link выставляет STP. При выставлении STP USB3300 начинает процедуру запуска. После завершения запуска PHY включает тактовый сигнал на CLKOUT и снимает DIR. После снятия DIR Link может снять STP, когда будет готов, и начать работу в синхронном режиме. PHY автоматически устанавливает бит SuspendM регистра Function Control в 1.

РИСУНОК 6-9: ВЫХОД ИЗ РЕЖИМА ПОНИЖЕННОГО ПОТРЕБЛЕНИЯ



Время от T0 до T1 приведено в Таблице 5-2 «Электрические характеристики: запуск CLKOUT».

Если Link снимет STP до снятия DIR, USB3300 расценит это как ложный запрос возобновления и вернётся в режим пониженного потребления. Это подробно описано в разделе 3.9.4 спецификации ULPI 1.1.

6.1.9.3 Защита интерфейса

Протокол ULPI предполагает, что шина данных ULPI всегда управляется либо Link (при низком DIR), либо PHY (при высоком DIR). Единственное исключение — изменение состояния DIR, когда на 1 такт возникает такт реверса.

В USB-системе могут возникать ситуации, когда Link не удерживает шину ULPI в определённом состоянии при низком DIR. Два примера — медленный запуск Link или аппаратный сброс.

Защита при запуске

При запуске, когда PHY снимает DIR, Link должен быть готов принимать команды и выставлять на шину данных Idle. Если Link не готов принимать команды или выставлять Idle, он должен выставить STP до снятия DIR. Затем Link может снять STP после завершения своего запуска. Если Link не выставит STP до того, как сможет принимать команды, PHY может интерпретировать состояние шины данных как TX CMD и передать на шину USB недостоверные данные или выполнить ошибочную запись в регистры.

Link следует проектировать так, чтобы по POR выход STP по умолчанию имел высокий уровень, а шина данных находилась в третьем состоянии. В USB3300 на шине DATA имеются слабые резисторы, подтягивающие к земле, чтобы эти входы не оставались в плавающем состоянии, когда ими никто не управляет.

В некоторых случаях Link может конфигурироваться программно и не управлять своим выводом STP до запуска PHY. Для этого случая в USB3300 на входе STP имеется внутренний подтягивающий резистор, который устанавливает STP в высокий уровень, пока выход STP контроллера Link находится в третьем состоянии. Подтягивающий резистор STP включается по POR и может быть отключён установкой бита 7 InterfaceProtectDisable регистра Interface Control.

© 2014-2015 Microchip Technology Inc.

Подтягивающий резистор STP удерживает вход STP в высоком уровне, пока Link не сконфигурируется и не установит STP в высокий уровень. После завершения запуска Link может синхронно установить STP в низкий уровень.

Если конструкция Link обеспечивает высокий уровень STP при POR, подтягивающий резистор на STP можно отключить, установив бит InterfaceProtectDisable в 1. Это делается для снижения тока в режиме приостановки: в режиме пониженного потребления STP удерживается в низком уровне, и через подтягивающий резистор STP протекал бы ток.

Тёплый перезапуск (Warm Reset)

Разработчикам следует также учитывать случай тёплого перезапуска Link, когда PHY находится в режиме пониженного потребления. После входа PHY в режим пониженного потребления DIR установлен, а тактовый сигнал остановлен. USB3300 ожидает выставления STP для повторного запуска тактового сигнала и возврата к нормальной синхронной работе.

Если USB3300 находится в режиме пониженного потребления, а Link получает аппаратный сброс, предусмотрена возможность выхода PHY из режима пониженного потребления и запуска тактового сигнала. Если Link выставляет STP при сбросе, PHY выходит из режима пониженного потребления и запускает тактовый сигнал.

Если Link не выставляет STP при сбросе, можно использовать подтягивающий резистор защиты интерфейса. При сбросе Link его выход STP переходит в третье состояние, и подтягивающий резистор устанавливает STP в высокий уровень, сигнализируя PHY о необходимости перезапустить тактовый сигнал.

6.1.9.4 Минимизация тока в режиме пониженного потребления

Для минимизации тока приостановки в режиме пониженного потребления можно отключить компараторы OTG. Во время приостановки компараторы VbusVld и SessEnd не нужны и могут быть отключены с помощью регистров USB Interrupt Enable Rise и USB Interrupt Enable Fall. При запрете прерывания в ОБОИХ регистрах (по нарастанию и по спаду) компараторы SessEnd и VbusVld выключаются. При выходе из приостановки Link должен немедленно снова включить компараторы, если требуется функциональность хоста или OTG.

Помимо отключения компараторов OTG при приостановке, Link может отключить схему защиты интерфейса. Установив бит 7 InterfaceProtectDisable регистра Interface Control в высокий уровень, Link может отключить подтягивающий резистор на STP.

6.1.10 ПОСЛЕДОВАТЕЛЬНЫЕ РЕЖИМЫ FULL SPEED/LOW SPEED

USB3300 имеет два последовательных режима для поддержки унаследованных контроллеров Link, использующих 3-выводной или 6-выводной последовательный формат. Для входа в любой из последовательных режимов Link должен записать 1 в бит 6-pin FsLsSerialMode или 3-pin FsLsSerialMode регистра Interface Control. 6-выводной последовательный режим предусмотрен для унаследованных разработок Link и не рекомендуется для новых разработок.

Вход в последовательные режимы выполняется так же, как вход в режим пониженного потребления. Link записывает бит регистра Interface Control для соответствующего последовательного режима. USB3300 выставляет DIR и отключает тактовый сигнал не менее чем через пять тактов. Затем шина данных переходит в формат выбранного последовательного режима.

По умолчанию PHY отключает тактовый сигнал 60 МГц для экономии энергии. Если Link требуется, чтобы тактовый сигнал 60 МГц сохранялся в последовательном режиме, перед входом в последовательный режим следует установить бит ClockSuspendM [3] регистра Interface Control. В этом случае тактовый сигнал 60 МГц будет присутствовать в последовательных режимах.

В последовательном режиме возможны прерывания от немаскированных источников. Состояние каждого источника прерывания фиксируется перед установкой DIR и сравнивается с асинхронным уровнем источника прерывания.

Выход из последовательных режимов выполняется так же, как выход из режима пониженного потребления. Link должен выставить STP, сигнализируя PHY о выходе из последовательного режима. Затем PHY может принять команду, DIR снимается, и PHY ожидает снятия STP контроллером Link для возобновления синхронной работы

© 2014-2015 Microchip Technology Inc.

ULPI.

6.1.10.1 3-выводной последовательный режим FS/LS

В 3-выводном последовательном режиме выводы шины данных используются для последовательных функций, показанных в Таблице 6-7 «Назначение выводов в 3-выводном последовательном режиме».

ТАБЛИЦА 6-7: НАЗНАЧЕНИЕ ВЫВОДОВ В 3-ВЫВОДНОМ ПОСЛЕДОВАТЕЛЬНОМ РЕЖИМЕ

Сигнал	Подключение	Направление	Описание
tx_enable	DATA[0]	ВХ	Разрешение передачи (активный высокий уровень)
data	DATA[1]	ВХ/ВЫХ	Передаваемые дифференциальные данные на DP/DM при высоком tx_enable Принимаемые дифференциальные данные с DP/DM при низком tx_enable
se0	DATA[2]	ВХ/ВЫХ	Передача SE0 на DP/DM при высоком tx_enable Приём SE0 с DP/DM при низком tx_enable
interrupt	DATA[3]	ВЫХ	Устанавливается при возникновении любого немаскированного прерывания. Активный высокий уровень

6.1.11 ВЫВОД RESET

Вход сброса USB3300 может асинхронно устанавливаться и сниматься при условии, что он непрерывно удерживается в активном состоянии дольше одного периода тактового сигнала clkout. Вход сброса может устанавливаться, когда сигнал clkout USB3300 неактивен (т. е. в состоянии приостановки, вызванном установкой бита SuspendM), но снимать сброс разрешается только при активном сигнале clkout и после удержания сброса дольше одного периода clkout. Никакие другие цифровые входы PHY не должны изменять состояние в течение двух периодов clkout после снятия сигнала сброса.

6.2 Hi-Speed USB-трансивер

Hi-Speed USB 2.0-трансивер Microchip состоит из четырёх блоков в правом нижнем углу Рисунка 6-1 «Упрощённая архитектура USB3300». Эти четыре блока обозначены HS XCVR, FS/LS XCVR, Resistors и Bias Gen.

6.2.1 ВЫСОКОСКОРОСТНОЙ И ПОЛНОСКОРОСТНОЙ ТРАНСИВЕРЫ

Трансивер USB3300 удовлетворяет всем требованиям спецификации USB 2.0.

Приёмники подключаются непосредственно к USB-кабелю. Этот блок содержит отдельные дифференциальные приёмники для режимов HS и FS. В зависимости от режима выбранный приёмник передаёт последовательный поток данных через мультиплексор в блок логики приёма (RX Logic). FS-часть блока FS/HS RX также содержит несимметричный приёмник на каждой линии данных для определения правильного FS-состояния линии (linestate). Для поддержки режима HS блок FS/HS RX содержит схему шумоподавления (squelch), исключающую интерпретацию шума как данных.

Передатчики подключаются непосредственно к USB-кабелю. Блок содержит отдельные дифференциальные FS- и HS-передатчики, которые получают из блока логики передачи (TX Logic) закодированные, прошедшие битстаффинг, сериализованные данные и передают их в USB-кабель.

6.2.2 СОГЛАСУЮЩИЕ РЕЗИСТОРЫ

В трансивер USB3300 полностью интегрированы все согласующие резисторы USB. USB3300 содержит подтягивающие резисторы 1,5 кОм на DP и DM и резисторы 15 кОм, подтягивающие DP и DM к земле. Также интегрированы высокоскоростные согласующие резисторы 45 Ом. Эти резисторы не требуют настройки или подгонки со стороны Link. Состояние резисторов определяется режимом работы PHY. Возможные допустимые комбинации резисторов приведены в Таблице 6-8 «Согласование DP/DM в зависимости от режима сигнализации». Работа гарантируется в конфигурациях, приведённых в таблице ниже.

- RPU_DP_EN включает подтягивающий резистор 1,5 кОм на DP
- RPU_DM_EN включает подтягивающий резистор 1,5 кОм на DM

© 2014-2015 Microchip Technology Inc.

- RPD_DP_EN включает резистор 15 кОм, подтягивающий DP к земле
- RPD_DM_EN включает резистор 15 кОм, подтягивающий DM к земле
- HSTERM_EN включает высокоскоростные согласующие резисторы 45 Ом на DP и DM

ТАБЛИЦА 6-8: СОГЛАСОВАНИЕ DP/DM В ЗАВИСИМОСТИ ОТ РЕЖИМА СИГНАЛИЗАЦИИ

Режим сигнализации	Значения регистров					Состояние резисторов				
	XCVRSELECT[1:0]	TERMSELECT	OPMODE[1:0]	DPPULLDOWN	DMPULLDOWN	RPU_DP_EN	RPU_DM_EN	RPD_DP_EN	RPD_DM_EN	HSTERM_EN
Общие режимы										
Драйверы в третьем состоянии	XXb	Xb	01b	Xb	Xb	0b	0b	0b	0b	0b
Включение питания или Vbus < $V_{SESSEND}$	01b	0b	00b	1b	1b	0b	0b	1b	1b	0b
Режимы хоста										
Chirp хоста	00b	0b	10b	1b	1b	0b	0b	1b	1b	1b
Хост Hi-Speed	00b	0b	00b	1b	1b	0b	0b	1b	1b	1b
Хост Full Speed	X1b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Хост HS/FS, приостановка	01b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Хост HS/FS, возобновление	01b	1b	10b	1b	1b	0b	0b	1b	1b	0b
Хост Low Speed	10b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Хост LS, приостановка	10b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Хост LS, возобновление	10b	1b	10b	1b	1b	0b	0b	1b	1b	0b
Хост Test J/Test_K	00b	0b	10b	1b	1b	0b	0b	1b	1b	1b
Режимы периферийного устройства										
Chirp периферийного устройства	00b	1b	10b	0b	0b	1b	0b	0b	0b	0b
Периферийное устройство HS	00b	0b	00b	0b	0b	0b	0b	0b	0b	1b
Периферийное устройство FS	01b	1b	00b	0b	0b	1b	0b	0b	0b	0b
Периферийное устройство HS/FS, приостановка	01b	1b	00b	0b	0b	1b	0b	0b	0b	0b
Периферийное устройство HS/FS, возобновление	01b	1b	10b	0b	0b	1b	0b	0b	0b	0b
Периферийное устройство LS	10b	1b	00b	0b	0b	0b	1b	0b	0b	0b
Периферийное устройство LS, приостановка	10b	1b	00b	0b	0b	0b	1b	0b	0b	0b
Периферийное устройство LS, возобновление	10b	1b	10b	0b	0b	0b	1b	0b	0b	0b
Периферийное устройство Test J/Test K	00b	0b	10b	0b	0b	0b	0b	0b	0b	1b
Устройство OTG, chirp периферийного устройства	00b	1b	10b	0b	1b	1b	0b	0b	1b	0b
Устройство OTG, периферийное устройство HS	00b	0b	00b	0b	1b	0b	0b	0b	1b	1b
Устройство OTG, периферийное устройство FS	01b	1b	00b	0b	1b	1b	0b	0b	1b	0b
Устройство OTG, периферийное устройство HS/FS, приостановка	01b	1b	00b	0b	1b	1b	0b	0b	1b	0b

Режим сигнализации	Значения регистров					Состояние резисторов				
	XCVRSELECT[1:0]	TERMSELECT	OPMODE[1:0]	DPPULLDOWN	DMPULLDOWN	RPU_DP_EN	RPU_DM_EN	RPD_DP_EN	RPD_DM_EN	HSTERM_EN
Устройство OTG, периферийное устройство HS/FS, возобновление	01b	1b	10b	0b	1b	1b	0b	0b	1b	0b
Устройство OTG, периферийное устройство Test J/Test K	00b	0b	10b	0b	1b	0b	0b	0b	1b	1b

Примечание: Таблица аналогична Таблице 40 раздела 4.4 спецификации ULPI 1.1.

6.2.3 ГЕНЕРАТОР СМЕЩЕНИЯ

Этот блок содержит внутренний источник опорного напряжения с шириной запрещённой зоны (bandgap), используемый для формирования тока драйвера и смещения аналоговых схем. Для работы блока требуется внешний опорный резистор 12 кОм с допуском 1%, подключённый между RBIAS и землёй.

6.3 Кварцевый генератор и PLL

USB3300 использует встроенный драйвер кварцевого резонатора и подсистему PLL для получения чистого опорного тактового сигнала 480 МГц, используемого PHY как при передаче, так и при приёме. Для USB3300 требуется чистый опорный сигнал частотой 24 МГц от кварцевого резонатора или генератора. Если опорный сигнал 24 МГц зашумлён или имеет отклонение частоты, PHY может работать некорректно.

В качестве источника опорного сигнала 24 МГц USB3300 может использовать кварцевый резонатор или внешний тактовый генератор. Кварцевый резонатор подключается к выводам XI и XO, как показано на схеме применения (Рисунок 7-1). При использовании тактового генератора сигнал подаётся на вход XI, а вывод XO остаётся неподключённым. При использовании внешнего тактового сигнала вывод XI рассчитан на сигнал с размахом от 0 до 3,3 В. Пользователю следует обеспечить достаточную чистоту внешнего тактового сигнала, чтобы он не ухудшал глазковую диаграмму высокоскоростного сигнала.

После захвата частоты PLL 480 МГц на вывод CLKOUT подаётся тактовый сигнал 60 МГц. USB3300 гарантированно запускает тактовый сигнал в течение времени, указанного в Таблице 5-2 «Электрические характеристики: запуск CLKOUT». USB3300 не поддерживает использование внешнего тактового сигнала 60 МГц на входе.

Для применения в качестве хоста в USB3300 реализован бит ULPI AutoResume в регистре Interface Control. По умолчанию AutoResume = 0; для применения в качестве хоста этот бит следует установить. Подробнее см. разделы 7.1.77 и 7.9 спецификации USB.

6.4 Встроенные стабилизаторы и POR

USB3300 содержит встроенный набор функций управления питанием, включая генератор сброса при включении питания (POR). Встроенные стабилизаторы позволяют питать USB3300 от единственного источника 3,3 В, что сокращает перечень компонентов и упрощает разработку изделия.

6.4.1 ВСТРОЕННЫЕ СТАБИЛИЗАТОРЫ

USB3300 содержит два встроенных стабилизатора, формирующих два выходных напряжения 1,8 В (VDD1.8 и VDDA1.8) из входного напряжения питания 3,3 В (VDD3.3). Для обеспечения устойчивости каждому стабилизатору требуется внешний блокировочный конденсатор 4,7 мкФ ±20% с малым ЭПС. Рекомендуются керамические конденсаторы X5R или X7R, поскольку их ЭПС на частотах выше 10 кГц ниже 0,1 Ом.

© 2014-2015 Microchip Technology Inc.

Примечание: Конкретные рекомендации по конденсаторам для каждого вывода приведены в Таблице 3-1 «Назначение выводов USB3300, 32-выводной корпус QFN» и показаны на Рисунке 7-1 «Схема применения USB3300 (периферийное устройство)».
Стабилизаторы USB3300 предназначены для формирования напряжения 1,8 В только для USB3300. Использовать стабилизаторы для питания других схем не рекомендуется, и Microchip не гарантирует при этом характеристики USB и устойчивость стабилизаторов.

6.4.2 СБРОС ПРИ ВКЛЮЧЕНИИ ПИТАНИЯ (POR)

USB3300 содержит внутреннюю схему POR, формирующую импульс сброса после стабилизации напряжений питания PHY. Этот сброс устанавливает все регистры ULPI в значения по умолчанию и запускает PHY в нормальном режиме работы. Выключение и повторное включение источника 3,3 В — единственный способ вернуть регистры ULPI PHY в состояние по умолчанию. Link может в любой момент нормальной работы записать в регистры значения по умолчанию.

Вывод RESET выполняет ту же функцию, что и бит RESET в регистре Function Control.


6.5 Модуль USB On-The-Go (OTG)

USB3300 поддерживает USB OTG. OTG позволяет динамически конфигурировать USB3300 как хост или как устройство в зависимости от типа кабеля, вставленного в разъём Mini-AB. Когда в разъём Mini-AB вставлен штекер Mini-A кабеля, USB-устройство становится A-устройством. Когда вставлен штекер Mini-B, устройство становится B-устройством. A-устройство OTG ведёт себя подобно хосту, а B-устройство — подобно периферийному устройству. Различия описаны в дополнении OTG Supplement.

Модуль OTG удовлетворяет всем требованиям документа «On-The-Go Supplement to the USB 2.0 Specification». В приложениях, где требуется только хост или только устройство, модуль OTG не используется.

Модуль OTG можно разделить на 4 основных блока: обнаружение ID, управление VBUS, управление внешним источником Vbus и внешнее обнаружение Vbus. Каждый из этих блоков описан в разделах ниже.

РИСУНОК 6-10: МОДУЛЬ ON-THE-GO USB3300



6.5.1 ОБНАРУЖЕНИЕ ID

USB3300 имеет вывод ID для определения типа подключённого USB-кабеля. Когда в разъём Mini-AB вставлен штекер Mini-A USB-кабеля, вывод ID замыкается на землю. Когда в разъём Mini-AB вставлен штекер Mini-B, вывод ID остаётся неподключённым (плавающим).

ТАБЛИЦА 6-9: *IDGND* В ЗАВИСИМОСТИ ОТ ТИПА USB-КАБЕЛЯ

USB-штекер	Роль OTG	Напряжение ID	IDGND
A	ХОСТ	0	0
B	ПЕРИФЕРИЙНОЕ УСТРОЙСТВО	3,3	1

USB3300 содержит встроенный подтягивающий резистор и компаратор для определения, находится ли вывод ID в плавающем состоянии или замкнут на землю. Встроенный подтягивающий резистор подтягивает вывод ID к VDD3.3, когда вставлен штекер Mini-B и вывод плавающий. Когда подключён штекер Mini-A, подтягивающий резистор преодолевается, и вывод ID замыкается на землю. Для экономии тока при вставленном штекере Mini-A подтягивающий резистор ID можно отключить, сбросив бит *IdPullUp* в регистре OTG Control. Чтобы вывод ID не принимал случайное значение, постоянно подключён слабый подтягивающий резистор. Схемы, связанные с компаратором ID, показаны на Рисунке 6-10 «Модуль On-the-Go USB3300», а их параметры приведены в

© 2014-2015 Microchip Technology Inc.

Таблице 5-6 «Электрические характеристики OTG».

Состояние IdGnd можно получить, прочитав бит 4 регистра ULPI USB Interrupt Status. С помощью регистров ULPI Interrupt Enable можно также настроить формирование прерывания в режиме хоста при изменении IdGnd.

6.5.2 УПРАВЛЕНИЕ VBUS

USB3300 содержит все компараторы Vbus, необходимые для OTG. Компараторы VbusVld, SessVld и SessEnd полностью интегрированы в USB3300. Эти компараторы используются для контроля того, что напряжение Vbus имеет правильное значение для нормальной работы USB.

Компаратор VbusVld используется Link в конфигурации A-устройства для контроля допустимости напряжения Vbus в кабеле. Компаратор SessVld используется Link в конфигурациях как A-, так и B-устройства для индикации запроса сеанса или его действительности. Наконец, компаратор SessEnd используется B-устройством для индикации завершения сеанса USB.

В блок управления VBUS также входят резисторы, используемые для импульсной подачи Vbus в протоколе SRP. К ним относятся резистор, подтягивающий к земле, и резистор, подтягивающий к VDD3.3.

6.5.2.1 Компаратор SessEnd

Компаратор SessEnd срабатывает, когда Vbus становится меньше 0,5 В. Когда Vbus опускается ниже 0,5 В, сеанс считается завершённым, и SessEnd переходит из 0 в 1. Компаратор SessEnd можно отключить, сбросив соответствующий бит в обоих регистрах разрешения прерываний — по нарастанию и по спаду. В отключённом состоянии бит SessEnd в регистре состояния прерываний читается как 0. Пороги срабатывания компаратора SessEnd приведены в Таблице 5-6.

6.5.2.2 Компаратор SessVld

Компаратор SessVld используется, когда PHY сконфигурирован как A- и как B-устройство. В конфигурации A-устройства SessVld используется для обнаружения протокола запроса сеанса (SRP). В конфигурации B-устройства SessVld используется для обнаружения наличия Vbus. Прерывания SessVld можно запретить, сбросив соответствующий бит в обоих регистрах разрешения прерываний — по нарастанию и по спаду. При запрещённых прерываниях компаратор SessVld не отключается, и его состояние можно прочитать в регистре состояния прерываний. Порог срабатывания компаратора SessVld приведён в Таблице 5-6.

6.5.2.3 Компаратор VbusVld

Последний компаратор Vbus — компаратор VbusVld. Он используется только в конфигурации A-устройства. В протоколе OTG A-устройство отвечает за то, чтобы напряжение Vbus находилось в определённом диапазоне. Компаратор VbusVld можно отключить, сбросив разрешения прерываний по нарастающему и спадающему фронтам. В отключённом состоянии чтение бита 1 регистра состояния прерываний возвращает 0. Пороги срабатывания компаратора VbusVld приведены в Таблице 5-6.

Если A-устройство способно обеспечить ток 8–100 мА, оно должно гарантировать, что Vbus не опустится ниже 4,4 В. Если A-устройство способно обеспечить по Vbus ток 100–500 мА, оно должно гарантировать, что Vbus не опустится ниже 4,75 В.

Внутренний компаратор Vbus рассчитан на контроль того, что Vbus остаётся выше 4,4 В. Если конструкция должна обеспечивать ток более 100 мА, USB3300 предоставляет вход для более точного внешнего компаратора Vbus или детектора неисправности (перегрузки по току), описанный в разделе 6.5.4 «Внешний индикатор Vbus».

Примечание: Дополнение OTG Supplement определяет диапазоны напряжений для компараторов Session Valid A-устройства и B-устройства. PHY USB3300 объединяет два компаратора в один и использует более узкий диапазон порогов.

6.5.2.4 Резисторы подтяжки Vbus к питанию и к земле

Помимо внутренних компараторов Vbus, USB3300 содержит встроенные резисторы подтяжки Vbus к питанию и к земле, используемые для импульсной подачи Vbus. Для разряда напряжения Vbus, чтобы мог начаться запрос сеанса, USB3300 содержит резистор от Vbus к земле. Этот резистор управляется битом 3 DischargeVbus регистра OTG Control, определённого в спецификации ULPI. Подтягивающий резистор подключён между Vbus и VDD3.3. Он используется, чтобы поднять Vbus выше 2,1 В, и A-устройство узнало о запросе сеанса USB. Состояние подтягивающего резистора управляется битом 4 ChargeVbus регистра OTG Control, определённого в спецификации ULPI. Номиналы резисторов подтяжки к питанию и к земле приведены в Таблице 5-6.

6.5.2.5 Входное сопротивление Vbus

Дополнение OTG Supplement требует, чтобы A-устройство, поддерживающее протокол запроса сеанса, имело входное сопротивление относительно земли менее 100 кОм и более 40 кОм. Кроме того, в конфигурации B-устройства PHY не должен потреблять от Vbus более 150 мкА. USB3300 имеет номинальное сопротивление относительно земли 75 кОм, что удовлетворяет указанным требованиям (см. Таблицу 5-6).

6.5.3 УПРАВЛЕНИЕ ВНЕШНИМ ИСТОЧНИКОМ VBUS

Когда система работает как хост, она должна подавать на VBUS напряжение 5 В. USB3300 полностью поддерживает управление питанием VBUS с помощью внешних устройств. USB3300 формирует управляющий сигнал с активным высоким уровнем CPEN, предназначенный для управления источником Vbus в конфигурации A-устройства. USB3300 также поддерживает внешнее обнаружение неисправности Vbus, описанное в разделе 6.5.4.

CPEN устанавливается, когда бит 5 DrvVbus или бит 6 DrvVbusExternal регистра ULPI OTG Control установлен в высокий уровень. Для совместимости с конструкциями Link, поддерживающими как внутренний, так и внешний источник Vbus, биты DrvVbus и DrvVbusExternal регистра OTG Control объединяются по ИЛИ. Это позволяет Link установить любой из этих битов для включения внешнего источника Vbus (CPEN). Эта логика показана на Рисунке 6-10 «Модуль On-the-Go USB3300». При POR биты DrvVbus и DrvVbusExternal устанавливаются в 0.

6.5.4 ВНЕШНИЙ ИНДИКАТОР VBUS

В USB3300 полностью реализовано внешнее обнаружение Vbus, описанное в спецификации ULPI 1.1. Структурная схема внешнего обнаружения Vbus показана на Рисунке 6-10 и в Таблице 6-10.

ТАБЛИЦА 6-10: ЛОГИКА ВНЕШНЕГО ИНДИКАТОРА VBUS

Типичное применение	Use External VBus Indicator	Indicator Pass Thru	Indicator Complement	Источник кодирования Vbus Valid в RXCMD
Устройство OTG	0	X	X	Внутренний компаратор VbusVld (по умолчанию)
	1	1	0	Внешний сигнал VbusVld с активным высоким уровнем
	1	1	1	Внешний сигнал VbusVld с активным низким уровнем
	1	0	0	Внешний сигнал неисправности питания с активным высоким уровнем, квалифицированный внутренним компаратором VbusVld. (Примечание 6-1)
	1	0	1	Внешний сигнал неисправности питания с активным низким уровнем, квалифицированный внутренним компаратором VbusVld. (Примечание 6-1)
Стандартный хост	1	1	0	Внешний сигнал неисправности питания с активным высоким уровнем
	1	1	1	Внешний сигнал неисправности питания с активным низким уровнем
Стандартное периферийное устройство	0	X	X	Внутренний компаратор VbusVld. Не должен использоваться Link. (Примечание 6-2)

© 2014-2015 Microchip Technology Inc.

Примечание 6-1 Microchip не рекомендует использовать сигнал ExternalVbus, квалифицированный внутренним компаратором VbusVld.

Примечание 6-2 Периферийное устройство не должно использовать VbusVld для начала работы. Периферийное устройство должно использовать SessVld, поскольку внутренний порог VbusVld может превышать напряжение Vbus, необходимое для работы периферийного USB-устройства.

PHY хоста может использовать сигнал неисправности с активным высоким или низким уровнем, задаваемым битом IndicatorComplement [5] регистра Interface Control. Данная реализация также поддерживает бит IndicatorPassThru [6] регистра Interface Control, позволяющий выбрать, будет ли вход внешнего Vbus квалифицироваться (по «И») выходом компаратора vbus. Для использования входа внешнего Vbus должен быть установлен бит UseExternalVbusIndicator [7] регистра OTG Control. По умолчанию этот вход не используется.

Вывод EXTVBUS имеет встроенный резистор, подтягивающий к земле, который управляется битом UseExternalVbusIndicator [7] регистра OTG Control. Когда UseExternalVbusIndicator = 0 (по умолчанию), резистор подключён, чтобы неиспользуемый вывод не находился в плавающем состоянии. Когда UseExternalVbusIndicator = 1, резистор отключён.

© 2014-2015 Microchip Technology Inc.

7.0 ПРИМЕЧАНИЯ ПО ПРИМЕНЕНИЮ

USB3300 требует небольшого числа внешних компонентов, как показано на схемах применения. В некоторых приложениях питание, подаваемое по выводам VBUS и GND USB-разъёма, используется в качестве источника питания системы. Стандарт USB 2.0 ограничивает напряжение на выводе VBUS максимальным значением 5,25 В. В некоторых приложениях может потребоваться защита вывода VBUS USB3300 на случай, если напряжение VBUS превысит требования спецификации USB 2.0.

Один из способов защиты вывода VBUS от перенапряжений (выбросов) — включение последовательного резистора (RVBUS), как показано на Рисунке 7-1 «Схема применения USB3300 (периферийное устройство)» и Рисунке 7-2 «Схема применения USB3300 (хост или OTG)». Резистор защищает от выбросов, превышающих значение V_{VBUS}, указанное в Таблице 4-2 «Рекомендуемые условия эксплуатации». При установленном RVBUS выброс не должен превышать значение V_{VBUS} дольше 500 мкс.

Для защиты вывода VBUS от постоянного напряжения на USB-разъёме, превышающего значение V_{VBUS}, указанное в Таблице 4-2, можно использовать компонент защиты от перенапряжения (OVP), как показано на Рисунке 7-3 «Схема применения USB3300 (периферийное устройство с защитой от перенапряжения)».

Помимо конденсаторов, показанных на схемах применения, к каждому выводу VDD следует подключить дополнительный конденсатор на землю номиналом 0,01 или 0,1 мкФ (не показаны для наглядности). Следует использовать примерно одинаковое количество конденсаторов каждого номинала.

ТАБЛИЦА 7-1: НОМИНАЛЫ КОМПОНЕНТОВ НА СХЕМАХ ПРИМЕНЕНИЯ

Позиционное обозначение	Номинал	Описание	Примечания
C_{OUT}	4,7 мкФ	Блокировочные конденсаторы на землю (ЭПС < 1 Ом) для устойчивости стабилизатора.	Размещать как можно ближе к PHY.
C_{VBUS}	См. Таблицу 7-2 «Значения ёмкости на VBUS USB-разъёма»	Конденсатор на землю, требуемый спецификацией USB. Microchip рекомендует ЭПС < 1 Ом.	Размещать рядом с USB-разъёмом.
C_{BYP}	Зависит от системы.	Блокировочный конденсатор на землю.	Размещать как можно ближе к PHY.
C_{DC_BLOCK}	Зависит от системы.	Корпус USB-разъёма может быть связан с землёй устройства по переменному току.	По отраслевой практике экран кабеля заземляется только со стороны хоста.
R_{VBUS}	Не более 820 Ом в приложениях хоста или OTG.	Последовательный резистор для снижения выбросов напряжения на выводе VBUS USB3300.	Выброс не должен превышать значение V_{VBUS} дольше 500 мкс
Вывод ID		Допускается оставить неподключённым (NC) в режиме устройства.	


ТАБЛИЦА 7-2: ЗНАЧЕНИЯ ЁМКОСТИ НА VBUS USB-РАЗЪЁМА

РЕЖИМ	MIN значение	MAX значение
Хост	120 мкФ	
Устройство	1 мкФ	10 мкФ
OTG	1 мкФ	6,5 мкФ

© 2014-2015 Microchip Technology Inc.


7.1 Схемы применения

РИСУНОК 7-1: СХЕМА ПРИМЕНЕНИЯ USB3300 (ПЕРИФЕРИЙНОЕ УСТРОЙСТВО)



Пояснения к надписям на рисунке: «Link Controller» — контроллер Link; «USB Receptacle» — USB-розетка; «3.3V Supply» — источник 3,3 В. RVBUS может быть установлен в этой конфигурации для защиты вывода VBUS: 820 Ом защищают от выбросов VBUS до 8,5 В, 10 кОм — от выбросов до 10 В. Постоянное напряжение на выводе VBUS не должно превышать V_{VBUS}. Конденсатор CVBUS должен устанавливаться с этой стороны (со стороны разъёма) относительно RVBUS.


РИСУНОК 7-2: СХЕМА ПРИМЕНЕНИЯ USB3300 (ХОСТ ИЛИ OTG)



Пояснения к надписям на рисунке: RVBUS может быть установлен для защиты вывода VBUS: 820 Ом защищают от выбросов VBUS до 8,5 В. Постоянное напряжение на выводе VBUS не должно превышать V_{VBUS}. Конденсатор CVBUS должен устанавливаться с этой стороны относительно RVBUS. «VBUS Switch» — ключ питания VBUS (EN — разрешение, FLG — флаг неисправности).

© 2014-2015 Microchip Technology Inc.

РИСУНОК 7-3: СХЕМА ПРИМЕНЕНИЯ USB3300 (ПЕРИФЕРИЙНОЕ УСТРОЙСТВО С ЗАЩИТОЙ ОТ ПЕРЕНАПРЯЖЕНИЯ)



Пояснения к надписям на рисунке: «Optional Over-voltage Protection» — необязательная защита от перенапряжения; устройство защиты может потребоваться для защиты от зарядных устройств, не соответствующих спецификации. Постоянное напряжение на выводе VBUS не должно превышать V_{VBUS}.


7.2 Многопортовые приложения

Для поддержки нескольких портов один USB3300 в режиме хоста можно объединить с одним из многочисленных хабов Microchip для увеличения числа портов. Microchip предлагает 2-, 3-, 4- и 7-портовые хабы, которые можно использовать для увеличения числа портов в конструкции.

Использование хаба Microchip для увеличения числа портов позволяет одному контроллеру Link работать с несколькими USB-устройствами без отдельного Link для каждого USB-порта. Другое преимущество применения хаба Microchip проявляется в изделиях, где основная плата расположена далеко от USB-портов. USB3300 можно разместить на основной плате вместе с ASIC Link, а хаб — на отдельной плате рядом с USB-портами. Единственное соединение для данных между платами — линии DP и DM.

Выход CPEN USB3300 необязателен и может использоваться для включения и выключения хаба с целью снижения тока, когда USB-подключение не требуется.

РИСУНОК 7-4: УВЕЛИЧЕНИЕ ЧИСЛА НИСХОДЯЩИХ ПОРТОВ В ПРИЛОЖЕНИЯХ USB3300 В РЕЖИМЕ ХОСТА



7.3 Оценочная плата

Для создания прототипа системы с USB3300 доступна оценочная плата EVB-USB3300. Оценочная плата оснащена стандартным для отрасли разъёмом T&MT для подключения контроллера ULPI Link и разъёмом Mini-AB для USB-кабеля. На плате также установлен защищённый от неисправностей ключ питания Vbus 5 В на 500 мА, управляемый USB3300.

7.4 Стойкость к ЭСР

USB3300 защищён от электростатических разрядов (ЭСР). Отсутствие необходимости во внешних устройствах защиты от ЭСР экономит место на плате и позволяет производителю плат снизить затраты. Усовершенствованные встроенные в USB3300 структуры защиты от ЭСР защищают устройство как при включённом, так и при выключенном питании. Когда питание USB3300 отключено, цифровые выводы вх/вых нагружены структурами защиты от ЭСР, и на них не должны подаваться внешние сигналы.

7.4.1 СТОЙКОСТЬ ПО МОДЕЛИ ЧЕЛОВЕЧЕСКОГО ТЕЛА (HBM)

Испытания по модели HBM проверяют способность выдерживать электростатические разряды, подобные возникающим при обращении с устройством и при производстве; испытания проводятся без подачи питания на микросхему. Для прохождения испытания устройство не должно иметь изменений в работе или характеристиках вследствие воздействия. Все выводы USB3300 обеспечивают защиту ±8 кВ по HBM.

7.4.2 СТОЙКОСТЬ ПО IEC61000-4-2

Спецификация ЭСР IEC61000-4-2 — международный стандарт, регламентирующий устойчивость оборудования к электростатическим разрядам на системном уровне во время его работы. В отличие от этого, испытания ЭСР по HBM проводятся на уровне компонента при выключенном питании.

Microchip заключает договоры с независимыми лабораториями на испытания USB3300 по IEC61000-4-2 в работающей системе. Отчёты предоставляются по запросу — обратитесь к представителю Microchip и запросите информацию о результатах испытаний ЭСР независимой лабораторией. Отчёты показывают, что системы, разработанные с применением USB3300, способны безопасно выдерживать воздушные разряды ±15 кВ и

© 2014-2015 Microchip Technology Inc.

контактные разряды ±8 кВ согласно спецификации IEC61000-4-2 без дополнительной защиты на уровне платы.

Методы испытаний как воздушным, так и контактным разрядом для создания воздействующих условий определены в документе по ЭСР IEC61000-4-2.

7.4.2.1 Воздушный разряд

При этом испытании заряженный электрод приближают к испытываемой системе до возникновения искры. Это испытание трудно воспроизвести, поскольку на разряд влияют такие факторы, как влажность, скорость приближения электрода и конструкция испытательного оборудования.


7.4.2.2 Контактный разряд

При подготовке к этому испытанию незаряженный электрод сначала касается вывода, а затем на наконечник зонда подаётся заряд. Это обеспечивает более воспроизводимые результаты и является предпочтительным методом испытания. Независимые испытательные лаборатории, привлекаемые Microchip, предоставляют результаты для обоих методов разряда.

8.0 ЧЕРТЁЖ КОРПУСА

USB3300 выпускается в компактном 32-выводном корпусе QFN.


РИСУНОК 8-1: ЧЕРТЁЖ 32-ВЫВОДНОГО КОРПУСА QFN USB3300-EZK, КОРПУС 5 × 5 × 0,9 мм (ЛИСТ 1 ИЗ 2)



Примечание: актуальные чертежи корпусов приведены в спецификации корпусов Microchip (Microchip Packaging Specification) по адресу http://www.microchip.com/packaging


© 2014-2015 Microchip Technology Inc.

РИСУНОК 8-2: ЧЕРТЁЖ 32-ВЫВОДНОГО КОРПУСА QFN USB3300-EZK, КОРПУС 5 × 5 × 0,9 мм (ЛИСТ 2 ИЗ 2)



Примечание: актуальные чертежи корпусов приведены в спецификации корпусов Microchip (Microchip Packaging Specification) по адресу http://www.microchip.com/packaging

РИСУНОК 8-3: РАЗМЕРЫ ЛЕНТЫ ДЛЯ КОРПУСА QFN 5 × 5 И ОРИЕНТАЦИЯ КОМПОНЕНТА



Пояснения к рисунку: «Carrier tape» — несущая лента; «Cover tape (hatched area)» — покровная лента (заштрихованная область); «Feed direction» — направление подачи; «Section A-A» — сечение A-A; размеры в мм.

© 2014-2015 Microchip Technology Inc.

ПРИЛОЖЕНИЕ A: ИСТОРИЯ ИЗМЕНЕНИЙ ТЕХНИЧЕСКОГО ОПИСАНИЯ

ТАБЛИЦА A-1: ИСТОРИЯ ИЗМЕНЕНИЙ

Ревизия	Раздел/рисунок/пункт	Исправление
DS00001783C (06-03-16)	Таблица 5-8 «Характеристики кварцевого резонатора для USB3300»	Изменены заголовки столбцов.
DS00001783B (06-03-15)	Раздел «Система обозначения изделий»	Обновлена информация о температурном диапазоне в коде заказа.
DS00001783A (07-08-14)	Заменяет предыдущую версию SMSC ред. 1.1 (01-24-13)	
		Документ переведён в шаблон Microchip.
		Из главы «Чертёж корпуса» удалены чертежи катушек и упоминание количества на катушке.
Ред. 1.1 (01-24-13)	Раздел 5.1 «Пьезоэлектрический резонатор для встроенного генератора»	Добавлен раздел.
Ред. 1.08 (11-07-07)	Таблица 3-1 «Назначение выводов USB3300, 32-выводной корпус QFN»	Изменено описание выводов 15, 26, 29 и 31.
Ред. 1.08 (10-25-07)	Таблица 3-1 «Назначение выводов USB3300, 32-выводной корпус QFN»	Изменено описание вывода REG_EN (вывод 31).
Ред. 1.07 (09-26-07)	Раздел 7.4 «Стойкость к ЭСР»	Добавлено последнее предложение с предупреждением о недопустимости мультиплексирования цифровых сигналов вх/вых.
Ред. 1.07 (09-26-07)	Рисунок 7-2 «Схема применения USB3300 (хост или OTG)» и Рисунок 7-3 «Схема применения USB3300 (периферийное устройство с защитой от перенапряжения)»	Добавлена информация о RVBUS.
Ред. 1.07 (09-25-07)	Примечания по применению и Рисунок 7-1 «Схема применения USB3300 (периферийное устройство)»	Изменено: добавлена информация о RVBUS.
Ред. 1.07 (09-20-07)	Таблица 3-1 «Назначение выводов USB3300, 32-выводной корпус QFN»	Изменено описание RESET.
Ред. 1.07 (09-20-07)		Добавлены номер для поставки на ленте/катушке (Tape & Reel) и чертежи.
Ред. 1.06 (05-07-07)		«USB2.0» заменено на «USB 2.0»
Ред. 1.06 (07-19-06)	Применение	Изменено первое предложение: «The USB3300 is targeted for any application where a Hi-Speed USB connection is desired and when board space and interface pins must be minimized.» заменено на «The USB3300 is the ideal companion to any ASIC, SoC or FPGA solution designed with a ULPI Hi-Speed USB host, peripheral or OTG core.»
Ред. 1.06 (07-18-06)	Применение	Добавлено «PDAs», удалено «Entertainment Devices», к «Still and Video Games» добавлено «Digital».
Ред. 1.06 (07-18-06)	Особенности	Раздел «Применение» перенесён на обложку; изменён порядок ряда особенностей.
Ред. 1.06 (07-17-06)	Особенности и Общее описание	Указан промышленный диапазон рабочих температур.
	Таблица 4-1 «Предельно допустимые значения»	Рабочая температура изменена с «0 to 70» на «-40 to 85»
	Таблица 4-2 «Рекомендуемые условия эксплуатации»	Рабочая температура изменена с «0 to 70» на «-40 to 85»

Ревизия	Раздел/рисунок/пункт	Исправление
Ред. 1.05 (05-26-06)	Таблица 4-1	Добавлены пункты о ЭСР и защёлкивании
	Раздел 7.4 «Стойкость к ЭСР»	Добавлен раздел 7.4
	Обложка — особенности: уровень защиты от ЭСР ±8 кВ HBM без внешних защитных устройств	Удалено упоминание о наличии адаптера (wrapper) (также удалено из разделов 1 и 6.1.1). Добавлены пункты о ЭСР и защёлкивании.
	USB Interrupt Status Register: адрес = 13h (только чтение с автосбросом)	Исправлен заголовок раздела
Ред. 1.04 (02-28-06)	Таблица 6-5 «Кодирование ULPI RX CMD»	Исправлено кодирование CMD для DATA[5:4]
	USB Interrupt Status Register: адрес = 13h (только чтение с автосбросом)	Исправлено: «Status Register» вместо «Latch Register»
	Назначение выводов USB3300, 32-выводной корпус QFN	Вывод 31 переименован с VCCA1.8 на REG_EN. Описание вывода изменено для описания работы REG_EN
	Таблица 8.1 «Параметры 32-выводного корпуса QFN»	Размеры корпуса обновлены по данным спецификации корпуса из базы данных спецификаций
	Рисунок 3.1 «Цоколёвка USB3300»	Вывод 31 на рисунке 3.1 переименован в «REG_EN».
	Таблица 5-1 «Электрические характеристики: выводы питания»	Добавлены максимальные значения тока
Ред. 1.03 (05-11-05)	Таблица 3-1 «Назначение выводов USB3300, 32-выводной корпус QFN»	Изменено описание вывода 29 (слово «digital» заменено на «analog»)
	Таблица 6-2 «Временные параметры интерфейса ULPI»	Добавлено минимальное значение задержки выхода
	Обложка — заголовок	В заголовок добавлено OTG. Логотип USB заменён версией с OTG.

© 2014-2015 Microchip Technology Inc.

ВЕБ-САЙТ MICROCHIP

Microchip оказывает онлайн-поддержку через веб-сайт www.microchip.com. Сайт служит для удобного предоставления клиентам файлов и информации. Сайт доступен в любом интернет-браузере и содержит следующую информацию:

- **Поддержка изделий** — технические описания и списки исправлений, указания по применению и примеры программ, материалы для разработки, руководства пользователя и документация по аппаратной поддержке, последние версии и архив программного обеспечения
- **Общая техническая поддержка** — часто задаваемые вопросы (FAQ), запросы в техническую поддержку, онлайн-форумы, список участников консультационной программы Microchip
- **Деятельность Microchip** — средства выбора изделий и руководства по заказу, последние пресс-релизы Microchip, список семинаров и мероприятий, перечень торговых представительств, дистрибьюторов и заводских представителей Microchip

СЛУЖБА УВЕДОМЛЕНИЯ ОБ ИЗМЕНЕНИЯХ ДЛЯ КЛИЕНТОВ

Служба уведомления клиентов Microchip помогает клиентам быть в курсе изменений в изделиях Microchip. Подписчики получают уведомления по электронной почте при любых изменениях, обновлениях, ревизиях или исправлениях, относящихся к выбранному семейству изделий или средству разработки.

Для регистрации зайдите на веб-сайт Microchip www.microchip.com. В разделе «Support» выберите «Customer Change Notification» и следуйте инструкциям по регистрации.

ПОДДЕРЖКА КЛИЕНТОВ

Пользователи изделий Microchip могут получить помощь по нескольким каналам:

- Дистрибьютор или представитель
- Местное торговое представительство
- Инженер по применению (FAE)
- Техническая поддержка

Клиентам следует обращаться за поддержкой к своему дистрибьютору, представителю или инженеру по применению (FAE). Помощь также могут оказать местные торговые представительства. Список торговых представительств и их адресов приведён в конце настоящего документа.

Техническая поддержка доступна через веб-сайт: http://www.microchip.com/support

СИСТЕМА ОБОЗНАЧЕНИЯ ИЗДЕЛИЙ

Для заказа или получения информации, например о ценах или сроках поставки, обратитесь на завод или в указанное торговое представительство.

НОМЕР ИЗДЕЛИЯ	[X]	XXX	[X](1)
Устройство	Температурный диапазон	Корпус	Вариант поставки на ленте и катушке

Устройство: USB3300

Температурный диапазон: Пусто = от −40 °C до +85 °C (промышленный)

Корпус: EZK = 32-выводной QFN

Вариант поставки на ленте и катушке: Пусто = стандартная упаковка (лоток)
TR = лента и катушка(1)

Примеры:

a) USB3300-EZK — 32-выводной корпус QFN, соответствующий RoHS

b) USB3300-EZK-TR — 32-выводной корпус QFN (лента и катушка), соответствующий RoHS

Примечание 1: Идентификатор ленты и катушки указывается только в описании номера изделия в каталоге. Этот идентификатор используется при заказе и не наносится на корпус устройства. Уточняйте наличие корпуса в варианте поставки на ленте и катушке в торговом представительстве Microchip.

© 2014-2015 Microchip Technology Inc.

Информация, содержащаяся в настоящей публикации и касающаяся применения устройств и т. п., предоставляется исключительно для вашего удобства и может быть заменена обновлениями. Вы несёте ответственность за соответствие вашего изделия вашим техническим требованиям. MICROCHIP НЕ ДАЁТ НИКАКИХ ЗАВЕРЕНИЙ ИЛИ ГАРАНТИЙ, ЯВНЫХ ИЛИ ПОДРАЗУМЕВАЕМЫХ, ПИСЬМЕННЫХ ИЛИ УСТНЫХ, ПРЕДУСМОТРЕННЫХ ЗАКОНОМ ИЛИ ИНЫХ, В ОТНОШЕНИИ ДАННОЙ ИНФОРМАЦИИ, ВКЛЮЧАЯ, НО НЕ ОГРАНИЧИВАЯСЬ, ЕЁ СОСТОЯНИЕ, КАЧЕСТВО, ХАРАКТЕРИСТИКИ, ТОВАРНУЮ ПРИГОДНОСТЬ ИЛИ ПРИГОДНОСТЬ ДЛЯ ОПРЕДЕЛЁННОЙ ЦЕЛИ. Microchip отказывается от любой ответственности, связанной с этой информацией и её использованием. Использование устройств Microchip в системах жизнеобеспечения и/или обеспечения безопасности осуществляется исключительно на риск покупателя, и покупатель обязуется защищать Microchip, освобождать её от ответственности и возмещать ей любой ущерб, претензии, иски или расходы, возникшие в результате такого использования. Никакие лицензии на какие-либо права интеллектуальной собственности Microchip не передаются, явно или иным образом, если не указано иное.

Товарные знаки

Название и логотип Microchip, логотип Microchip, AnyRate, dsPIC, FlashFlex, flexPWR, Heldo, JukeBlox, KeeLoq, логотип KeeLoq, Kleer, LANCheck, LINK MD, MediaLB, MOST, логотип MOST, MPLAB, OptoLyzer, PIC, PICSTART, логотип PIC32, RightTouch, SpyNIC, SST, логотип SST, SuperFlash и UNI/O являются зарегистрированными товарными знаками Microchip Technology Incorporated в США и других странах.

ClockWorks, The Embedded Control Solutions Company, ETHERSYNCH, Hyper Speed Control, HyperLight Load, IntelliMOS, mTouch, Precision Edge и QUIET-WIRE являются зарегистрированными товарными знаками Microchip Technology Incorporated в США.

Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, BodyCom, chipKIT, логотип chipKIT, CodeGuard, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, EtherGREEN, In-Circuit Serial Programming, ICSP, Inter-Chip Connectivity, JitterBlocker, KleerNet, логотип KleerNet, MiWi, motorBench, MPASM, MPF, логотип MPLAB Certified, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PureSilicon, логотип RightTouch, REAL ICE, Ripple Blocker, Serial Quad I/O, SQI, SuperSwitcher, SuperSwitcher II, Total Endurance, TSHARC, USBCheck, VariSense, ViewSpan, WiperLock, Wireless DNA и ZENA являются товарными знаками Microchip Technology Incorporated в США и других странах.

SQTP является знаком обслуживания Microchip Technology Incorporated в США.

Silicon Storage Technology является зарегистрированным товарным знаком Microchip Technology Inc. в других странах.

GestIC является зарегистрированным товарным знаком Microchip Technology Germany II GmbH & Co. KG, дочерней компании Microchip Technology Inc., в других странах.

Все прочие упомянутые в документе товарные знаки являются собственностью соответствующих компаний.

© 2014-2015, Microchip Technology Incorporated, напечатано в США. Все права защищены.
ISBN: 9781522406495

Обратите внимание на следующие особенности функции защиты кода в устройствах Microchip:

- Изделия Microchip соответствуют спецификации, содержащейся в техническом описании конкретного изделия Microchip.
- Microchip считает, что её семейство изделий является одним из самых защищённых на сегодняшнем рынке при использовании по назначению и в нормальных условиях.
- Существуют недобросовестные и, возможно, незаконные методы обхода функции защиты кода. Насколько нам известно, все эти методы требуют использования изделий Microchip с нарушением рабочих характеристик, указанных в технических описаниях Microchip. Скорее всего, лицо, делающее это, занимается кражей интеллектуальной собственности.
- Microchip готова сотрудничать с клиентом, обеспокоенным целостностью своего кода.
- Ни Microchip, ни другой производитель полупроводников не может гарантировать безопасность своего кода. Защита кода не означает, что мы гарантируем «невзламываемость» изделия.

Защита кода постоянно развивается. Мы в Microchip стремимся непрерывно совершенствовать функции защиты кода наших изделий. Попытки взлома функции защиты кода Microchip могут являться нарушением Закона об авторском праве в цифровую эпоху (DMCA). Если такие действия позволяют получить несанкционированный доступ к вашему программному обеспечению или другому произведению, защищённому авторским правом, вы вправе подать иск о защите своих прав в соответствии с этим законом.

Microchip получила сертификат ISO/TS-16949:2009 для своей всемирной штаб-квартиры, предприятий по разработке и производству пластин в Чандлере и Темпе (Аризона), Грешеме (Орегон) и центров разработки в Калифорнии и Индии. Процессы и процедуры системы качества компании распространяются на микроконтроллеры PIC® MCU и dsPIC® DSC, устройства KEELOQ® с плавающим кодом, последовательные EEPROM, микропериферию, энергонезависимую память и аналоговые изделия. Кроме того, система качества Microchip в области разработки и производства средств разработки сертифицирована по ISO 9001:2000.

СИСТЕМА МЕНЕДЖМЕНТА КАЧЕСТВА СЕРТИФИЦИРОВАНА DNV
== ISO/TS 16949 ==

Продажи и обслуживание по всему миру

АМЕРИКА

Корпоративный офис
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Тел.: 480-792-7200
Факс: 480-792-7277
Техническая поддержка:
http://www.microchip.com/support
Веб-адрес:
www.microchip.com

Атланта
Duluth, GA
Тел.: 678-957-9614
Факс: 678-957-1455

Остин, Техас
Тел.: 512-257-3370

Бостон
Westborough, MA
Тел.: 774-760-0087
Факс: 774-760-0088

Чикаго
Itasca, IL
Тел.: 630-285-0071
Факс: 630-285-0075

Кливленд
Independence, OH
Тел.: 216-447-0464
Факс: 216-447-0643

Даллас
Addison, TX
Тел.: 972-818-7423
Факс: 972-818-2924

Детройт
Novi, MI
Тел.: 248-848-4000

Хьюстон, Техас
Тел.: 281-894-5983

Индианаполис
Noblesville, IN
Тел.: 317-773-8323
Факс: 317-773-5453

Лос-Анджелес
Mission Viejo, CA
Тел.: 949-462-9523
Факс: 949-462-9608

Нью-Йорк, Нью-Йорк
Тел.: 631-435-6000

Сан-Хосе, Калифорния
Тел.: 408-735-9110

Канада — Торонто
Тел.: 905-673-0699
Факс: 905-673-6509

АЗИЯ/ТИХООКЕАНСКИЙ РЕГИОН

Азиатско-Тихоокеанский офис
Suites 3707-14, 37th Floor
Tower 6, The Gateway
Harbour City, Kowloon
Hong Kong
Тел.: 852-2943-5100
Факс: 852-2401-3431

Австралия — Сидней
Тел.: 61-2-9868-6733
Факс: 61-2-9868-6755

Китай — Пекин
Тел.: 86-10-8569-7000
Факс: 86-10-8528-2104

Китай — Чэнду
Тел.: 86-28-8665-5511
Факс: 86-28-8665-7889

Китай — Чунцин
Тел.: 86-23-8980-9588
Факс: 86-23-8980-9500

Китай — Дунгуань
Тел.: 86-769-8702-9880

Китай — Ханчжоу
Тел.: 86-571-8792-8115
Факс: 86-571-8792-8116

Китай — САР Гонконг
Тел.: 852-2943-5100
Факс: 852-2401-3431

Китай — Нанкин
Тел.: 86-25-8473-2460
Факс: 86-25-8473-2470

Китай — Циндао
Тел.: 86-532-8502-7355
Факс: 86-532-8502-7205

Китай — Шанхай
Тел.: 86-21-5407-5533
Факс: 86-21-5407-5066

Китай — Шэньян
Тел.: 86-24-2334-2829
Факс: 86-24-2334-2393

Китай — Шэньчжэнь
Тел.: 86-755-8864-2200
Факс: 86-755-8203-1760

Китай — Ухань
Тел.: 86-27-5980-5300
Факс: 86-27-5980-5118

Китай — Сиань
Тел.: 86-29-8833-7252
Факс: 86-29-8833-7256

АЗИЯ/ТИХООКЕАНСКИЙ РЕГИОН

Китай — Сямэнь
Тел.: 86-592-2388138
Факс: 86-592-2388130

Китай — Чжухай
Тел.: 86-756-3210040
Факс: 86-756-3210049

Индия — Бангалор
Тел.: 91-80-3090-4444
Факс: 91-80-3090-4123

Индия — Нью-Дели
Тел.: 91-11-4160-8631
Факс: 91-11-4160-8632

Индия — Пуна
Тел.: 91-20-3019-1500

Япония — Осака
Тел.: 81-6-6152-7160
Факс: 81-6-6152-9310

Япония — Токио
Тел.: 81-3-6880-3770
Факс: 81-3-6880-3771

Корея — Тэгу
Тел.: 82-53-744-4301
Факс: 82-53-744-4302

Корея — Сеул
Тел.: 82-2-554-7200
Факс: 82-2-558-5932 или
82-2-558-5934

Малайзия — Куала-Лумпур
Тел.: 60-3-6201-9857
Факс: 60-3-6201-9859

Малайзия — Пенанг
Тел.: 60-4-227-8870
Факс: 60-4-227-4068

Филиппины — Манила
Тел.: 63-2-634-9065
Факс: 63-2-634-9069

Сингапур
Тел.: 65-6334-8870
Факс: 65-6334-8850

Тайвань — Синьчжу
Тел.: 886-3-5778-366
Факс: 886-3-5770-955

Тайвань — Гаосюн
Тел.: 886-7-213-7828

Тайвань — Тайбэй
Тел.: 886-2-2508-8600
Факс: 886-2-2508-0102

Таиланд — Бангкок
Тел.: 66-2-694-1351
Факс: 66-2-694-1350

ЕВРОПА

Австрия — Вельс
Тел.: 43-7242-2244-39
Факс: 43-7242-2244-393

Дания — Копенгаген
Тел.: 45-4450-2828
Факс: 45-4485-2829

Франция — Париж
Тел.: 33-1-69-53-63-20
Факс: 33-1-69-30-90-79

Германия — Дюссельдорф
Тел.: 49-2129-3766400

Германия — Мюнхен
Тел.: 49-89-627-144-0
Факс: 49-89-627-144-44

Германия — Пфорцхайм
Тел.: 49-7231-424750

Италия — Милан
Тел.: 39-0331-742611
Факс: 39-0331-466781

Италия — Венеция
Тел.: 39-049-7625286

Нидерланды — Друнен
Тел.: 31-416-690399
Факс: 31-416-690340

Польша — Варшава
Тел.: 48-22-3325737

Испания — Мадрид
Тел.: 34-91-708-08-90
Факс: 34-91-708-08-91

Швеция — Стокгольм
Тел.: 46-8-5090-4654

Великобритания — Уокингем
Тел.: 44-118-921-5800
Факс: 44-118-921-5820

01/27/15

© 2014-2015 Microchip Technology Inc.