USB3320

Высокоинтегрированный полнофункциональный приёмопередатчик Hi-Speed USB 2.0 с интерфейсом ULPI

Особенности

- Встроенные схемы защиты от электростатического разряда (ESD)
  - До ±15 кВ (воздушный разряд по IEC) без внешних компонентов
- Схема защиты от перенапряжения (OVP) защищает вывод VBUS от постоянных напряжений до 30 В
- Встроенный USB-коммутатор
  - Без ухудшения электрических характеристик Hi-Speed
  - Позволяет использовать единственный USB-разъём благодаря функции коммутации для:
    - Зарядки аккумулятора
    - Стерео- и моно-/микрофонного аудио
    - Данных USB Full-Speed/Low-Speed
- Технология flexPWR®
  - Малое потребление тока — идеально для устройств с батарейным питанием
  - Режим «сна» переводит все выводы ULPI в третье состояние и снижает потребление микросхемы
  - Напряжение ввода-вывода от 1,8 до 3,3 В (±10%)
- Встроенный регулятор напряжения батареи в 3,3 В
  - Блокировочный конденсатор 2,2 мкФ
  - Падение напряжения 100 мВ
- Архитектура «без обёртки» (wrapper-less) для оптимальных временных характеристик и простоты проектирования
  - Приёмник Hi-Speed с малой задержкой (не более 43 тактов Hi-Speed) позволяет использовать унаследованные контроллеры UTMI с мостом ULPI
- Выбираемая частота опорного тактового сигнала
  - Частоты: 12; 13; 19,2; 24; 26; 27; 38,4; 52 или 60 МГц — выбор выводами
- Возможна работа от внешнего опорного тактового сигнала
  - Режим входного тактирования ULPI (60 МГц от контроллера Link)
  - Допустимая амплитуда входного сигнала от 0 до 3,6 В
  - Способность принимать «зашумлённые» источники тактирования в качестве опоры для внутренней ФАПЧ с малым джиттером
- Возможна работа от внутреннего генератора
- Для этого режима требуется внешний кварцевый или керамический резонатор
- Интеллектуальные схемы обнаружения позволяют распознать подключение USB-зарядного устройства, гарнитуры или кабеля передачи данных
- Полная поддержка необязательного протокола On-The-Go (OTG), описанного в Дополнении On-The-Go ред. 2.0
- Поддержка режима аудиогарнитуры (Headset Audio Mode)
- Поддержка протоколов OTG Host Negotiation Protocol (HNP) и Session Request Protocol (SRP)
- Режим UART для последовательной передачи данных, отличных от USB
- Внутренняя защита выводов ID, DP и DM от короткого замыкания на VBUS или землю в 5-вольтовом кабеле
- Промышленный диапазон рабочих температур от −40 °C до +85 °C
- 32-выводной корпус QFN, соответствующий RoHS (5 × 5 × 0,90 мм)

Области применения

USB3320 предназначен для любых применений, где требуется соединение Hi-Speed USB и необходимо минимизировать площадь платы, энергопотребление и число выводов интерфейса.

USB3320 хорошо подходит для:

- Сетевого оборудования
- Аудио- и видеотехники
- Медицинской техники
- Промышленных компьютеров
- Принтеров
- Повторителей
- Средств связи

© 2023 Microchip Technology Inc. и её дочерние компании

НАШИМ УВАЖАЕМЫМ КЛИЕНТАМ

Мы стремимся предоставлять нашим уважаемым клиентам документацию наилучшего качества, чтобы обеспечить успешное применение продукции Microchip. С этой целью мы продолжим совершенствовать наши публикации, чтобы они лучше отвечали вашим потребностям. Наши публикации будут уточняться и дополняться по мере выхода новых томов и обновлений.

Если у вас есть вопросы или замечания по данной публикации, свяжитесь с отделом маркетинговых коммуникаций по электронной почте docerrors@microchip.com. Мы будем рады вашим отзывам.

Самая актуальная версия технического описания

Чтобы получить самую актуальную версию данного технического описания, зарегистрируйтесь на нашем сайте:

http://www.microchip.com

Версию технического описания можно определить по номеру документа, указанному в нижнем внешнем углу любой страницы. Последний символ номера документа обозначает номер версии (например, DS30000000A — версия A документа DS30000000).

Перечень ошибок (Errata)

Для выпускаемых устройств может существовать перечень ошибок (errata), описывающий незначительные отличия в работе от технического описания и рекомендуемые способы их обхода. По мере выявления проблем в устройствах или документации мы будем публиковать перечень ошибок. В нём будут указаны ревизия кристалла и редакция документа, к которым он относится.

Чтобы узнать, существует ли перечень ошибок для конкретного устройства, обратитесь к одному из следующих источников:

- Сайт Microchip: http://www.microchip.com
- Местное торговое представительство Microchip (см. последнюю страницу)

При обращении в торговое представительство укажите устройство, ревизию кристалла и техническое описание (включая номер документа), которыми вы пользуетесь.

Система уведомления клиентов

Зарегистрируйтесь на нашем сайте www.microchip.com, чтобы получать самую актуальную информацию обо всей нашей продукции.

© 2023 Microchip Technology Inc. и её дочерние компании

Содержание

1.0 Введение	4
2.0 Расположение и назначение выводов USB3320	7
3.0 Предельные значения	10
4.0 Электрические характеристики	11
5.0 Обзор архитектуры	18
6.0 Работа интерфейса ULPI	34
7.0 Карта регистров ULPI	51
8.0 Указания по применению	60
9.0 Информация о корпусе	65
Приложение A: История изменений технического описания	69
Сайт Microchip	70
Служба уведомления клиентов об изменениях	70
Поддержка клиентов	70
Система обозначения продукции	71

© 2023 Microchip Technology Inc. и её дочерние компании

1.0 ВВЕДЕНИЕ

1.1 Общее описание

USB3320 компании Microchip — это приёмопередатчик Hi-Speed USB 2.0, представляющий собой конфигурируемое решение физического уровня (PHY), которое отлично подходит для широкого спектра изделий.

Частота опорного тактового сигнала выбирается пользователем. USB3320 содержит внутренний генератор, который может работать с кварцевым или керамическим резонатором. В качестве альтернативы на вход кварцевого резонатора можно подать сигнал внешнего тактового генератора. Ещё один вариант — использование внешнего тактового сигнала 60 МГц в режиме входного тактирования ULPI.

Ряд передовых функций делает USB3320 оптимальным выбором приёмопередатчика, сокращая как число компонентов в электрической спецификации (eBOM), так и площадь печатной платы (PCB). Превосходная устойчивость к ESD исключает необходимость во внешних устройствах защиты от ESD в типовых применениях. Внутренняя схема защиты от перенапряжения (OVP) защищает USB3320 от напряжений до 30 В. Используя опорный тактовый сигнал от контроллера Link, USB3320 исключает из конструкции затраты на отдельный кварцевый резонатор. А встроенный USB-коммутатор позволяет реализовать уникальные функции изделия с единственным USB-разъёмом.


USB3320 удовлетворяет всем электрическим требованиям для использования в качестве приёмопередатчика Hi-Speed USB хоста, устройства или On-the-Go (OTG). Помимо поддержки передачи сигналов USB, USB3320 также обеспечивает режимы USB UART и USB Audio.

USB3320 использует отраслевой стандартный интерфейс UTMI+ Low Pin Interface (ULPI) для подключения USB-приёмопередатчика к контроллеру Link. ULPI использует метод внутриполосной сигнализации и передачи байтов состояния между контроллером Link и приёмопередатчиком, что позволяет провести USB-сеанс, используя всего 12 выводов.

В USB3320 для реализации интерфейса ULPI используется технология Microchip «без обёртки» (wrapper-less). Эта технология позволяет приёмопередатчику достичь малой задержки передачи и приёма. Приёмопередатчик Microchip с малой задержкой позволяет повторно использовать существующий контроллер UTMI Link, добавив мост UTMI–ULPI. Добавив мост в ASIC, можно повторно использовать существующее и проверенное IP-ядро UTMI Link.

© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 1-1: СТРУКТУРНАЯ СХЕМА USB3320



USB3320 содержит встроенный стабилизатор с малым падением напряжения (LDO) на 3,3 В, который может опционально использоваться для получения 3,3 В из питания, подаваемого на вывод VBAT. Напряжение на выводе VBAT может составлять от 3,1 до 5,5 В. Падение напряжения на регуляторе менее 100 мВ, что позволяет приёмопередатчику продолжать передачу сигналов USB при снижении напряжения на VBAT до 3,1 В. Приёмопередатчик USB продолжит работать и при более низких напряжениях, хотя некоторые параметры могут выйти за пределы спецификаций USB. Если пользователь хочет подавать на USB3320 питание 3,3 В, выводы VBAT и VDD33 следует соединить вместе, как описано в Разделе 5.5.1.

USB3320 также содержит встроенные подтягивающие резисторы, которые можно использовать для обнаружения подключения USB-зарядного устройства. Определив подключение к USB-зарядному устройству, изделие на основе USB3320 может заряжать свой аккумулятор током более 500 мА, допустимых при зарядке от USB-хоста. Подробнее о зарядке аккумулятора см. в указаниях по применению Microchip AN 19.7 — Battery Charging Using Microchip USB Transceivers.

В режиме USB UART выводы DP и DM USB3320 переопределяются для сквозной передачи асинхронных последовательных данных. USB3320 может войти в режим UART только тогда, когда пользователь запрограммирует микросхему на этот режим, как описано в Разделе 6.5.1.

В режиме USB Audio один коммутатор соединяет вывод DP с выводом SPK_R, а другой — вывод DM с выводом SPK_L. Эти коммутаторы показаны в левом нижнем углу Рисунка 5-1. USB3320 можно настроить на вход в режим USB Audio, как описано в Разделе 6.5.2. Кроме того, эти коммутаторы замкнуты, когда на выводе RESETB USB3320 активный уровень. Режим USB Audio позволяет передавать аудиосигналы через единственный USB-разъём, а коммутаторы также можно использовать для подключения Full Speed USB от другого приёмопередатчика к USB-кабелю.

1.2 Справочные документы

- Universal Serial Bus Specification, Revision 2.0, April 27, 2000
- On-The-Go Supplement to the USB 2.0 Specification, Revision 2.0, May 8, 2009
- USB Specification Revision 2.0 "Pull-up/pull-down resistors" ECN (27% Resistor ECN)
- USB 2.0 Transceiver Macrocell Interface (UTMI) Specification, Version 1.02, May 27, 2000
- UTMI+ Specification, Revision 1.0, February 25, 2004
- UTMI+ Low Pin Interface (ULPI) Specification, Revision 1.1, October 20th, 2004

© 2023 Microchip Technology Inc. и её дочерние компании

- Technical Requirements and Test Methods of Charger and Interface for Mobile Telecommunication Terminal Equipment (Chinese Charger Specification Approval Draft 11/29/2006)

© 2023 Microchip Technology Inc. и её дочерние компании


2.0 РАСПОЛОЖЕНИЕ И НАЗНАЧЕНИЕ ВЫВОДОВ USB3320

2.1 Расположение и описание выводов USB3320

2.1.1 СХЕМА КОРПУСА С РАСПОЛОЖЕНИЕМ ВЫВОДОВ

Ниже показан вид на корпус сверху.

РИСУНОК 2-1: РАСПОЛОЖЕНИЕ ВЫВОДОВ USB3320 — ВИД СВЕРХУ



2.1.2 НАЗНАЧЕНИЕ ВЫВОДОВ

В следующей таблице приведено подробное назначение выводов для рисунка выше.

ТАБЛИЦА 2-1: ОПИСАНИЕ ВЫВОДОВ USB3320

Вывод	Имя	Направление/ тип	Активный уровень	Описание
1	**CLKOUT**	Выход, КМОП	Н/П	Режим выходного тактирования ULPI: Выход тактового сигнала ULPI 60 МГц. Все сигналы ULPI формируются синхронно с нарастающим фронтом этого сигнала. Режим входного тактирования ULPI: Этот вывод подключается к VDDIO для настройки режима входного тактирования ULPI 60 МГц, как описано в Разделе 5.4.1. После сброса по включению питания (POR) или аппаратного сброса напряжение на CLKOUT не должно превышать V_{IH_ED}, указанного в Таблице «Цифровые выводы ввода-вывода».
2	**NXT**	Выход, КМОП	Высокий	Приёмопередатчик устанавливает NXT для регулирования потока данных. Когда контроллер Link передаёт данные приёмопередатчику, NXT указывает, что текущий байт принят приёмопередатчиком. Контроллер Link выставляет следующий байт на шину данных в следующем такте.
3	**DATA[0]**	Вход/выход, КМОП	Н/П	Двунаправленная шина данных ULPI.
4	**DATA[1]**	Вход/выход, КМОП	Н/П	Двунаправленная шина данных ULPI.
5	**DATA[2]**	Вход/выход, КМОП	Н/П	Двунаправленная шина данных ULPI.
6	**DATA[3]**	Вход/выход, КМОП	Н/П	Двунаправленная шина данных ULPI.

Вывод	Имя	Направление/ тип	Активный уровень	Описание
7	**DATA[4]**	Вход/выход, КМОП	Н/П	Двунаправленная шина данных ULPI.
8	**REFSEL[0]**	Вход, КМОП	Н/П	Этот сигнал совместно с REFSEL[1] и REFSEL[2] выбирает одну из доступных опорных частот согласно Таблице 5-10. **Примечание:** в режиме ULPI с входным REFCLK 60 МГц этот сигнал должен быть подключён к VDDIO.
9	**DATA[5]**	Вход/выход, КМОП	Н/П	Двунаправленная шина данных ULPI.
10	**DATA[6]**	Вход/выход, КМОП	Н/П	Двунаправленная шина данных ULPI.
11	**REFSEL[1]**	Вход, КМОП	Н/П	Этот сигнал совместно с REFSEL[0] и REFSEL[2] выбирает одну из доступных опорных частот согласно Таблице 5-10. **Примечание:** в режиме ULPI с входным REFCLK 60 МГц этот сигнал должен быть подключён к VDDIO.
12	**N/C**	Н/П		Этот вывод не должен никуда подключаться.
13	**DATA[7]**	Вход/выход, КМОП	Н/П	Двунаправленная шина данных ULPI.
14	**REFSEL[2]**	Вход, КМОП	Н/П	Этот сигнал совместно с REFSEL[0] и REFSEL[1] выбирает одну из доступных опорных частот согласно Таблице 5-10. **Примечание:** в режиме ULPI с входным REFCLK 60 МГц этот сигнал должен быть подключён к VDDIO.
15	**SPK_L**	Вход/выход, аналоговый	Н/П	Вход/выход USB-коммутатора для сигналов DM
16	**SPK_R**	Вход/выход, аналоговый	Н/П	Вход/выход USB-коммутатора для сигналов DP
17	**CPEN**	Выход, КМОП	Н/П	Разрешение внешнего источника 5 В. Управляет внешним ключом питания VBUS. После POR на CPEN низкий уровень.
18	**DP**	Вход/выход, аналоговый	Н/П	Вывод D+ USB-кабеля.
19	**DM**	Вход/выход, аналоговый	Н/П	Вывод D− USB-кабеля.
20	**VDD33**	Питание	Н/П	Выход стабилизатора 3,3 В. Для устойчивости стабилизатора требуется блокировочный конденсатор 2,2 мкФ (ESR < 1 Ом) на землю. Блокировочный конденсатор следует размещать как можно ближе к USB3320.
21	**VBAT**	Питание	Н/П	Вход стабилизатора.
22	**VBUS**	Вход/выход, аналоговый	Н/П	Этот вывод подключается через внешний резистор (R_{VBUS}) к выводу VBUS USB-кабеля. Вывод используется для входов компараторов VBUS и для импульсов VBUS при выполнении протокола запроса сеанса (SRP). См. Таблицу 5-7 «Требуемое значение резистора RVBUS».
23	**ID**	Вход, аналоговый	Н/П	Вывод ID USB-кабеля. В применениях, не использующих ID, этот вывод можно подключить к VDD33. Для A-устройства ID заземлён. Для B-устройства ID не подключён (плавает).
24	**RBIAS**	Аналоговый, КМОП	Н/П	Вывод резистора смещения. Требуется резистор 8,06 кОм (±1%) на землю, размещённый как можно ближе к USB3320. Номинальное напряжение при работе ULPI — 0,8 В.
25	**XO**	Выход, КМОП	Н/П	Вывод внешнего резонатора. При использовании внешнего тактового сигнала на REFCLK этот вывод следует оставить неподключённым.
26	**REFCLK**	Вход, КМОП	Н/П	Режим выходного тактирования ULPI: Опорная частота согласно Таблице 5-10. Режим входного тактирования ULPI: Вход тактового сигнала ULPI 60 МГц.

© 2023 Microchip Technology Inc. и её дочерние компании

Вывод	Имя	Направление/ тип	Активный уровень	Описание
27	**RESETB**	Вход, КМОП	Низкий	При низком уровне микросхема приостановлена, все выходы ULPI в третьем состоянии. При высоком уровне USB3320 работает как обычное устройство ULPI, как описано в Разделе 5.5.2. Состояние этого вывода может изменяться асинхронно относительно тактовых сигналов. При установке на время не менее 1 мкс и последующем снятии регистры ULPI сбрасываются в состояние по умолчанию, и сбрасываются все внутренние конечные автоматы.
28	**VDD18**	Питание	Н/П	Вход внешнего питания 1,8 В. Этот вывод необходимо зашунтировать конденсатором 0,1 мкФ на землю, размещённым как можно ближе к USB3320.
29	**STP**	Вход, КМОП	Высокий	Контроллер Link устанавливает STP на один такт, чтобы остановить текущий поток данных на шине. Если Link передаёт данные приёмопередатчику, STP указывает, что последний байт данных был на шине в предыдущем такте.
30	**VDD18**	Питание	Н/П	Вход внешнего питания 1,8 В. Этот вывод необходимо зашунтировать конденсатором 0,1 мкФ на землю, размещённым как можно ближе к USB3320.
31	**DIR**	Выход, КМОП	Н/П	Управляет направлением шины данных. Когда у приёмопередатчика есть данные для передачи контроллеру Link, он устанавливает DIR в высокий уровень, захватывая шину. Когда данных для передачи нет, приёмопередатчик устанавливает DIR в низкий уровень и отслеживает на шине команды от Link.
32	**VDDIO**	Питание	Н/П	Вход внешнего питания ULPI от 1,8 до 3,3 В. Это напряжение задаёт значение V_{OH} для сигналов ULPI. Этот вывод необходимо зашунтировать конденсатором 0,1 мкФ на землю, размещённым как можно ближе к USB3320.
FLAG	**GND**	Земля	Н/П	Земля.

3.0 ПРЕДЕЛЬНЫЕ ЗНАЧЕНИЯ

3.1 Абсолютные максимальные значения

ТАБЛИЦА 3-1: АБСОЛЮТНЫЕ МАКСИМАЛЬНЫЕ ЗНАЧЕНИЯ

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Напряжение VBUS, VBAT, ID, CPEN, DP, DM, SPK_L и SPK_R относительно GND	V_{MAX_5V}	Напряжение, измеренное на выводе. VBUS допускает 30 В при наличии внешнего R_{VBUS}.	−0,5		+6,0	В
Максимальное напряжение VDD18 относительно земли	V_{MAX_18V}		−0,5		2,5	В
Максимальное напряжение VDDIO относительно земли	V_{MAX_IOV}	VDD18 = VDD18	−0,5		4,0	В
Максимальное напряжение VDDIO относительно земли	V_{MAX_IOV}	VDD18 = 0 В	−0,5		0,7	В
Максимальное напряжение VDD33 относительно земли	V_{MAX_33V}		−0,5		4,0	В
Максимальное напряжение ввода-вывода относительно земли	V_{MAX_IN}		−0,5		VDDIO + 0,7	В
Рабочая температура	T_{MAX_OP}		−40		85	°C
Температура хранения	T_{MAX_STG}		−55		150	°C

Примечание: Воздействия, превышающие указанные в разделе «Абсолютные максимальные значения», могут вызвать необратимое повреждение устройства. Длительное воздействие условий, соответствующих абсолютным максимальным значениям, может снизить надёжность устройства.

3.2 Рекомендуемые условия эксплуатации

ТАБЛИЦА 3-2: РЕКОМЕНДУЕМЫЕ УСЛОВИЯ ЭКСПЛУАТАЦИИ

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
VBAT относительно GND	V_{VBAT}		3,1		5,5	В
VDD33 относительно GND	V_{DD33}		3,0	3,3	3,6	В
VDDIO относительно GND	V_{DDIO}		1,6	1,8–3,3	3,6	В
VDD18 относительно GND	V_{DD18}		1,6	1,8	2,0	В
Входное напряжение на цифровых выводах (RESETB, STP, DIR, NXT, DATA[7:0])	V_I		0,0		V_{DDIO}	В
Напряжение на аналоговых выводах ввода-вывода (DP, DM, ID, CPEN, SPK_L, SPK_R)	$V_{I(I/O)}$		0,0		V_{DD33}	В
VBUS относительно GND	V_{VMAX}		0,0		5,5	В
Температура окружающей среды	T_A		−40		85	°C

Примечание к таблице 3-2: $V_{DDIO} \geq V_{DD18}$(мин).

© 2023 Microchip Technology Inc. и её дочерние компании

4.0 ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ

Если не указано иное, предполагаются следующие условия:

V_{VBAT} = 3,1...5,5 В; V_{DD18} = 1,6...2,0 В; V_{DDIO} = 1,6...2,0 В; V_{SS} = 0 В; T_A = −40 °C...+85 °C

Ток для цепей 3,3 В потребляется через вывод VBAT, за исключением случая использования внешнего источника 3,3 В, как показано на Рисунке 5-7.

4.1 Ток потребления

ТАБЛИЦА 4-1: ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ: ТОК ПОТРЕБЛЕНИЯ

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Ток в синхронном режиме (конфигурация по умолчанию)	$I_{33AVG(SYNC)}$	Последовательность запуска по Разделу 5.5.4 завершена.		7,5		мА
	$I_{18AVG(SYNC)}$			28,0		мА
	$I_{IOAVG(SYNC)}$			4,1		мА
Ток в синхронном режиме (работа HS USB)	$I_{33AVG(HS)}$	Активная передача USB		11,1		мА
	$I_{18AVG(HS)}$			29,4		мА
	$I_{IOAVG(HS)}$			5,9		мА
Ток в синхронном режиме (работа FS/LS USB)	$I_{33AVG(FS)}$	Активная передача USB		6,3		мА
	$I_{18AVG(FS)}$			22,5		мА
	$I_{IOAVG(FS)}$			5,0		мА
Ток в последовательном режиме (FS/LS USB) Примечание 4-1	$I_{33AVG(FS_S)}$			5,6		мА
	$I_{18AVG(FS_S)}$			2,4		мА
	$I_{IOAVG(FS_S)}$			86		мкА
Ток в режиме USB UART Примечание 4-1	$I_{33AVG(UART)}$			5,6		мА
	$I_{18AVG(UART)}$			2,4		мА
	$I_{IOAVG(UART)}$			58		мкА
Режим пониженного энергопотребления Примечание 4-2	$I_{DD33(LPM)}$	V_{VBAT} = 4,2 В V_{DD18} = 1,8 В V_{DDIO} = 1,8 В		18,8		мкА
	$I_{DD18(LPM)}$			0,7		мкА
	$I_{DDIO(LPM)}$			30		мкА
Режим ожидания	$I_{DD33(RSTB)}$	RESETB = 0 V_{VBAT} = 4,2 В V_{DD18} = 1,8 В V_{DDIO} = 1,8 В		18		мкА
	$I_{DD18(RSTB)}$			0,6		мкА
	$I_{DDIO(RSTB)}$			0,1		мкА

Примечание 4-1 Бит ClockSuspendM = 0.

Примечание 4-2 Компараторы SessEnd, VbusVld и IdFloat отключены. Защита интерфейса STP отключена.

4.2 Тепловые характеристики корпуса

ТАБЛИЦА 4-2: ТЕПЛОВЫЕ ПАРАМЕТРЫ КОРПУСА (32-QFN)

Параметр	Обозначение	Значение	Ед.	Примечания
Кристалл — окружающая среда	θ_{JA}	48	°C/Вт	0 м/с
		42		1 м/с
		38		2,5 м/с
Кристалл — верх корпуса	Ψ_{JT}	0,7	°C/Вт	0 м/с
Кристалл — корпус	θ_{JC}	9	°C/Вт	
Кристалл — плата	θ_{JB}	29	°C/Вт	

© 2023 Microchip Technology Inc. и её дочерние компании

Примечание: Тепловые параметры измерены или оценены для устройств на многослойной печатной плате 2S2P согласно JESD51.

4.3 Характеристики тактирования

ТАБЛИЦА 4-3: ХАРАКТЕРИСТИКИ ТАКТИРОВАНИЯ ULPI

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Время восстановления после приостановки Примечание 4-3	T_{START}	REFCLK 26 МГц		1,03	2,28	мс
		REFCLK 12 МГц		2,24	3,49	мс
		REFCLK 52 МГц		0,52	1,77	мс
		REFCLK 24 МГц		1,12	2,37	мс
		REFCLK 19,2 МГц		1,40	2,65	мс
		REFCLK 27 МГц		1,00	2,25	мс
		REFCLK 38,4 МГц		0,70	1,95	мс
		REFCLK 13 МГц		2,07	3,32	мс
Время подготовки PHY	T_{PREP}	REFCLK 60 МГц Режим входного тактирования ULPI	0,4	0,45	0,5	мс
Скважность CLKOUT (коэффициент заполнения)	DC_{CLKOUT}	Режим входного тактирования ULPI	45		55	%
Коэффициент заполнения REFCLK	DC_{REFCLK}		20		80	%
Точность частоты REFCLK	F_{REFCLK}		−500		+500	ppm

Примечание 4-3 Время восстановления после приостановки измеряется от начала REFCLK до момента снятия сигнала DIR микросхемой USB3320.

Примечание: USB3320 использует функцию AutoResume (Раздел 6.2.4.4), позволяющую хосту запускаться менее чем за 1 мс.

4.4 Временные параметры интерфейса ULPI

ТАБЛИЦА 4-4: ВРЕМЕННЫЕ ПАРАМЕТРЫ ИНТЕРФЕЙСА ULPI

Параметр	Обозначение	Условие	МИН	МАКС	Ед.
Выходное тактирование ULPI 60 МГц, Примечание 4-4					
Время установки (STP, входные данные)	T_{SC}, T_{SD}	REFCLK, зависящий от модели	5,0		нс
Время удержания (STP, входные данные)	T_{HC}, T_{HD}	REFCLK, зависящий от модели	0,0		нс
Задержка выхода (управляющие выходы, 8-битные выходные данные)	T_{DC}, T_{DD}	REFCLK, зависящий от модели	1,0	3,5	нс
Входное тактирование ULPI 60 МГц					
Время установки (STP, входные данные)	T_{SC}, T_{SD}	REFCLK 60 МГц	1,5		нс
Время удержания (STP, входные данные)	T_{HC}, T_{HD}	REFCLK 60 МГц	−0,5		нс
Задержка выхода (управляющие выходы, 8-битные выходные данные)	T_{DC}, T_{DD}	REFCLK 60 МГц	1,5	6,0	нс

Примечание 4-4 REFCLK не требует какого-либо выравнивания относительно сигналов ULPI.

Примечание: V_{DD18} = 1,6...2,0 В; V_{SS} = 0 В; T_A = −40 °C...+85 °C.

© 2023 Microchip Technology Inc. и её дочерние компании

4.5 Цифровые выводы ввода-вывода

ЦИФРОВЫЕ ХАРАКТЕРИСТИКИ ВВОДА-ВЫВОДА: ВЫВОДЫ RESETB, CLKOUT, STP, DIR, NXT, DATA[7:0] И REFCLK

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Входное напряжение низкого уровня	V_{IL}		V_{SS}		$0,4 \times V_{DDIO}$	В
Входное напряжение высокого уровня	V_{IH}		$0,68 \times V_{DDIO}$		V_{DDIO}	В
Входное напряжение высокого уровня (только REFCLK)	V_{IH}		$0,68 \times V_{DD18}$		V_{DD33}	В
Выходное напряжение низкого уровня	V_{OL}	I_{OL} = 8 мА			0,4	В
Выходное напряжение высокого уровня	V_{OH}	I_{OH} = −8 мА	V_{DDIO} − 0,4			В
Выходное напряжение высокого уровня (только CPEN)	V_{OH}	I_{OH} = −8 мА	V_{DD33} − 0,4			В
Входной ток утечки	I_{LI}				±10	мкА
Ёмкость вывода	C_{pin}				4	пФ
Сопротивление подтяжки STP к питанию	R_{STP}	InterfaceProtectDisable = 0	55	67	77	кОм
Сопротивление подтяжки DATA[7:0] к земле	R_{DATA_PD}	Синхронный режим ULPI	55	67	77	кОм
Внешнее напряжение на CLKOUT	V_{IH_ED}	При запуске или после сброса			$0,4 \times V_{DDIO}$	В

Примечание переводчика: в оригинале для параметра «Входной ток утечки» в колонке «Условие» ошибочно указано «VDD33 − 0.4»; это значение опущено.

4.6 Характеристики по постоянному току: аналоговые выводы ввода-вывода

ТАБЛИЦА 4-5: ХАРАКТЕРИСТИКИ ПО ПОСТОЯННОМУ ТОКУ: АНАЛОГОВЫЕ ВЫВОДЫ ВВОДА-ВЫВОДА (DP/DM)

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
ФУНКЦИОНАЛЬНОСТЬ LS/FS						
Входные уровни						
Чувствительность дифференциального приёмника	V_{DIFS}	| V(DP) − V(DM) |	0,2			В
Синфазное напряжение дифференциального приёмника	V_{CMFS}		0,8		2,5	В
Входное напряжение низкого уровня несимметричного приёмника	V_{ILSE}	Примечание 4-6			0,8	В
Входное напряжение высокого уровня несимметричного приёмника	V_{IHSE}	Примечание 4-6	2,0			В
Гистерезис несимметричного приёмника	V_{HYSSE}		0,050		0,150	В
Выходные уровни						
Выходное напряжение низкого уровня	V_{FSOL}	Подтягивающий резистор на DP; R_L = 1,5 кОм к VDD33			0,3	В
Выходное напряжение высокого уровня	V_{FSOH}	Стягивающий резистор на DP, DM; Примечание 4-6; R_L = 15 кОм к GND	2,8		3,6	В
Согласование (терминирование)						
Выходное сопротивление драйвера для HS и FS	Z_{HSDRV}	Установившийся режим	40,5	45	49,5	Ом
Входное сопротивление	Z_{INP}	RX, R_{PU}, R_{PD} отключены	1,0			МОм

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Сопротивление подтягивающего резистора	R_{PU}	Шина в покое, Примечание 4-5	0,900	1,24	1,575	кОм
Сопротивление подтягивающего резистора	R_{PU}	Устройство принимает, Примечание 4-5	1,425	2,26	3,09	кОм
Сопротивление стягивающего резистора	R_{PD}	Примечание 4-5	14,25	16,9	20	кОм
Сопротивление слабого подтягивающего резистора	R_{CD}	Настраивается битами 4 и 5 регистра USB IO & Power Management.	128	170	212	кОм
ФУНКЦИОНАЛЬНОСТЬ HS						
Входные уровни						
Дифференциальная входная чувствительность HS	V_{DIHS}	| V(DP) − V(DM) |	100			мВ
Диапазон синфазного напряжения сигналов данных HS	V_{CMHS}		−50		500	мВ
Порог обнаружения шумоподавителя (squelch) High-Speed (амплитуда дифференциального сигнала)	V_{HSSQ}	Примечание 4-7	100		150	мВ
Выходные уровни						
Выходное напряжение низкого уровня Hi-Speed (DP/DM относительно GND)	V_{HSOL}	Нагрузка 45 Ом	−10		10	мВ
Выходное напряжение высокого уровня Hi-Speed (DP/DM относительно GND)	V_{HSOH}	Нагрузка 45 Ом	360		440	мВ
Выходное напряжение состояния IDLE Hi-Speed (DP/DM относительно GND)	V_{OLHS}	Нагрузка 45 Ом	−10		10	мВ
Выходное напряжение Chirp-J (дифференциальное)	V_{CHIRPJ}	Терминатор HS отключён, подтягивающий резистор подключён. Нагрузка 45 Ом.	700		1100	мВ
Выходное напряжение Chirp-K (дифференциальное)	V_{CHIRPK}	Терминатор HS отключён, подтягивающий резистор подключён. Нагрузка 45 Ом.	−900		−500	мВ
Ток утечки						
Ток утечки в выключенном состоянии	I_{LZ}				±10	мкА
Ёмкость порта						
Входная ёмкость приёмопередатчика	C_{IN}	Вывод — GND		5	10	пФ

Примечание 4-5 Значение резистора соответствует «27% Resistor ECN», опубликованному USB-IF.

Примечание 4-6 Приведённые значения действительны, когда биты USB RegOutput в регистре USB IO & Power Management установлены в значение по умолчанию.

Примечание 4-7 Автоматически допускается отступление до 200 мВ с учётом системных элементов, таких как измерительные/испытательные приспособления, несъёмные кабели, компоненты подавления ЭМП и защиты от ESD.

4.7 Динамические характеристики: аналоговые выводы ввода-вывода

ТАБЛИЦА 4-6: ДИНАМИЧЕСКИЕ ХАРАКТЕРИСТИКИ: АНАЛОГОВЫЕ ВЫВОДЫ ВВОДА-ВЫВОДА (DP/DM)

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Временные параметры выходного драйвера FS						
Время нарастания FS	T_{FR}	C_L = 50 пФ; от 10 до 90% от $\|V_{OH} - V_{OL}\|$	4		20	нс
Время спада FS	T_{FF}	C_L = 50 пФ; от 10 до 90% от $\|V_{OH} - V_{OL}\|$	4		20	нс

© 2023 Microchip Technology Inc. и её дочерние компании

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Напряжение пересечения выходных сигналов	V_{CRS}	Без учёта первого перехода из состояния IDLE	1,3		2,0	В
Согласование дифференциальных времён нарастания/спада	T_{FRFM}	Без учёта первого перехода из состояния IDLE	90		111,1	%
Временные параметры выходного драйвера LS						
Время нарастания LS	T_{LR}	C_L = 50–600 пФ; от 10 до 90% от $\|V_{OH} - V_{OL}\|$	75		300	нс
Время спада LS	T_{LF}	C_L = 50–600 пФ; от 10 до 90% от $\|V_{OH} - V_{OL}\|$	75		300	нс
Согласование дифференциальных времён нарастания/спада	T_{LRFM}	Без учёта первого перехода из состояния IDLE	80		125	%
Временные параметры выходного драйвера HS						
Дифференциальное время нарастания	T_{HSR}		500			пс
Дифференциальное время спада	T_{HSF}		500			пс
Требования к форме сигнала драйвера		Глазковая диаграмма по шаблону 1 спецификации USB 2.0				
Временные параметры режима Hi-Speed						
Требования к форме сигнала приёмника		Глазковая диаграмма по шаблону 4 спецификации USB 2.0				
Джиттер источника данных и допустимый джиттер приёмника		Глазковая диаграмма по шаблону 4 спецификации USB 2.0				

4.8 Электрические характеристики OTG

ТАБЛИЦА 4-7: ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ OTG

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Порог срабатывания SessEnd	$V_{SessEnd}$		0,2	0,5	0,8	В
Порог срабатывания SessVld	$V_{SessVld}$		0,8	1,4	2,0	В
Порог срабатывания VbusVld	$V_{VbusVld}$		4,4	4,58	4,75	В
Сопротивление A-устройства	R_{IdGnd}	Максимальное сопротивление A-устройства на вывод ID относительно земли			100	кОм
Порог срабатывания ID Float	$V_{IdFloat}$		1,9	2,2	2,5	В
Подтяжка VBUS	R_{VPU}	VBUS к VDD33, Примечание 4-8 (ChargeVbus = 1)	1,29	1,34	1,45	кОм
Стяжка VBUS	R_{VPD}	VBUS к GND, Примечание 4-8 (DisChargeVbus = 1)	1,55	1,7	1,85	кОм
Сопротивление VBUS	R_{VB}	VBUS к GND	40	75	100	кОм
Сопротивление подтяжки ID	R_{ID}	IdPullup = 1	80	100	120	кОм
Сопротивление слабой подтяжки ID	R_{IDW}	IdPullup = 0	1			МОм
Сопротивление стяжки ID	R_{IDPD}	IdGndDrv = 1			1000	Ом

Примечание 4-8 Значения R_{VPD} и R_{VPU} включают обязательный внешний резистор R_{VBUS} 1 кОм.

© 2023 Microchip Technology Inc. и её дочерние компании

4.9 Характеристики аудиокоммутатора USB

ТАБЛИЦА 4-8: ХАРАКТЕРИСТИКИ АУДИОКОММУТАТОРА USB

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Минимальное сопротивление во включённом состоянии	R_{ON_Min}	0 < Vswitch < VDD33	2,7	5	5,8	Ом
Максимальное сопротивление во включённом состоянии	R_{ON_Max}	0 < Vswitch < VDD33	4,5	7	10	Ом
Минимальное сопротивление в выключенном состоянии	R_{OFF_Min}	0 < Vswitch < VDD33	1			МОм

4.10 Выходные напряжения стабилизатора и требования к конденсатору

ТАБЛИЦА 4-9: ВЫХОДНЫЕ НАПРЯЖЕНИЯ СТАБИЛИЗАТОРА И ТРЕБОВАНИЯ К КОНДЕНСАТОРУ

Параметр	Обозначение	Условие	МИН	ТИП	МАКС	Ед.
Выходное напряжение стабилизатора	V_{DD33}	6 В > VBAT > 3,1 В	3,0	3,3	3,6	В
Выходное напряжение стабилизатора	V_{DD33}	Режим USB UART и UART RegOutput[1:0] = 01; 6 В > VBAT > 3,1 В	2,7	3,0	3,3	В
Выходное напряжение стабилизатора	V_{DD33}	Режим USB UART и UART RegOutput[1:0] = 10; 6 В > VBAT > 3,1 В	2,47	2,75	3,03	В
Выходное напряжение стабилизатора	V_{DD33}	Режим USB UART и UART RegOutput[1:0] = 11; 6 В > VBAT > 3,1 В	2,25	2,5	2,75	В
Блокировочный конденсатор стабилизатора	C_{OUT}		2,2			мкФ
ESR блокировочного конденсатора	C_{ESR}				1	Ом

ТАБЛИЦА 4-10: УСТОЙЧИВОСТЬ К ESD И ЗАЩЁЛКИВАНИЮ

Параметр	Условия	МИН	ТИП	МАКС	Ед.	Комментарии
УСТОЙЧИВОСТЬ К ESD						
Примечание 4-9	Модель человеческого тела (HBM)		±8		кВ	Устройство
Система	EN/IEC 61000-4-2, контактный разряд		±8		кВ	Системное испытание третьей стороной
Система	EN/IEC 61000-4-2, воздушный разряд		±15		кВ	Системное испытание третьей стороной
УСТОЙЧИВОСТЬ К ЗАЩЁЛКИВАНИЮ (LATCH-UP)						
Все выводы	EIA/JESD 78, класс II			150	мА	

Примечание 4-9 Выводы REFCLK, XO, SPK_L и SPK_R: ±5 кВ по модели человеческого тела.

4.11 Пьезоэлектрический резонатор для внутреннего генератора

Внутренний генератор может использоваться с внешним кварцевым или керамическим резонатором, как описано в Разделе 5.4.1.2. Рекомендуемые характеристики кварцевого резонатора приведены в Таблице 4-11.

ТАБЛИЦА 4-11: ХАРАКТЕРИСТИКИ КВАРЦЕВОГО РЕЗОНАТОРА ДЛЯ USB3320

Параметр	Обозначение	МИН	ТИП	МАКС	Ед.	Примечания
Срез кристалла		AT, тип.				
Режим колебаний кристалла		Основная гармоника				
Режим калибровки кристалла		Параллельный резонанс				

© 2023 Microchip Technology Inc. и её дочерние компании

Параметр	Обозначение	МИН	ТИП	МАКС	Ед.	Примечания
Частота	F_{fund}	—	Таблица 5-10	—	МГц	
Общий допустимый бюджет ppm		—	—	±500	ppm	Примечание 4-10
Шунтирующая ёмкость	C_O	—	7 тип.	—	пФ	
Ёмкость нагрузки	C_L	—	20 тип.	—	пФ	
Уровень возбуждения	P_W	0,5	—	—	мВт	
Эквивалентное последовательное сопротивление	R_1	—	—	30	Ом	
Диапазон рабочих температур		−40	—	+85	°C	
Ёмкость вывода REFCLK USB3320		—	3 тип.	—	пФ	Примечание 4-11
Ёмкость вывода XO USB3320		—	3 тип.	—	пФ	Примечание 4-11

Примечание 4-10 Требуемая точность скорости передачи для применений Hi-Speed USB составляет ±500 ppm согласно спецификации USB 2.0. Это значение учитывает влияние напряжения, температуры, старения и т. д.


Примечание 4-11 Это значение включает контактную площадку, проволочный вывод и выводную рамку. Ёмкость печатной платы (PCB) в это значение не входит. Для точного расчёта номиналов двух внешних нагрузочных конденсаторов необходимы значение ёмкости печатной платы и ёмкости выводов XO и REFCLK.

© 2023 Microchip Technology Inc. и её дочерние компании

5.0 ОБЗОР АРХИТЕКТУРЫ

USB3320 состоит из блоков, показанных на схеме ниже. Все подтягивающие резисторы, показанные на этой схеме, внутренне подключены к выводу VDD33.

РИСУНОК 5-1: ВНУТРЕННЯЯ СТРУКТУРНАЯ СХЕМА USB3320



5.1 Цифровая часть и интерфейс ULPI

Эта часть USB3320 подробно рассмотрена в Разделе 6.0 «Работа интерфейса ULPI».

5.2 Приёмопередатчик USB 2.0 Hi-Speed

Блоки в левом нижнем углу Рисунка 5-1 взаимодействуют с выводами DP/DM.

5.2.1 ПРИЁМОПЕРЕДАТЧИК USB

USB3320 содержит приёмники и передатчики, соответствующие спецификации Universal Serial Bus Rev 2.0. Сигналы DP/DM USB-кабеля подключаются непосредственно к приёмникам и передатчикам.

Блок RX состоит из дифференциального приёмника для режима HS и отдельных приёмников для режима FS/LS. В зависимости от режима выбранный приёмник передаёт последовательный поток данных через мультиплексор в блок RX Logic. Для поддержки режима HS блок HS RX содержит схему шумоподавления (squelch), исключающую интерпретацию шума как данных. Блок RX также содержит несимметричный приёмник на каждой линии данных для определения корректного состояния линии (linestate) FS.

Данные из блока TX Logic кодируются, дополняются битами (bit stuffing), сериализуются и передаются в USB-кабель блоком TX. Для поддержки всех режимов предусмотрены отдельные дифференциальные передатчики FS/LS и HS.

Блок TX USB3320 удовлетворяет требованиям к уровням сигналов HS спецификации USB 2.0, когда дорожки печатной платы от выводов DP и DM до USB-разъёма имеют очень малые потери. В некоторых системах может потребоваться компенсировать потери, регулируя амплитуду передатчика HS. Для регулировки амплитуды передатчика HS на выводах DP и DM можно настроить биты Boost в регистре HS TX Boost.

© 2023 Microchip Technology Inc. и её дочерние компании

5.2.2 СОГЛАСУЮЩИЕ РЕЗИСТОРЫ

Приёмопередатчик USB3320 полностью интегрирует все согласующие резисторы USB на DP и DM. Это включает подтягивающие резисторы 1,5 кОм, стягивающие резисторы 15 кОм и согласующие резисторы высокоскоростного режима 45 Ом. Эти резисторы не требуют настройки или подгонки со стороны контроллера Link. В синхронном режиме состояние резисторов определяется режимом работы приёмопередатчика.

Конфигурацией управляют биты XcvrSelect[1:0], TermSelect и OpMode[1:0] в регистре Function Control, а также биты DpPulldown и DmPulldown в регистре OTG Control. Возможные допустимые комбинации резисторов показаны в Таблице 5-1; работа гарантируется только в показанных конфигурациях. Если задана настройка регистров ULPI, не соответствующая ни одной строке таблицы, работа приёмопередатчика не гарантируется, и будут использованы настройки из последней строки Таблицы 5-1.

- RPU_DP_EN включает подтягивающий резистор 1,5 кОм на DP
- RPU_DM_EN включает подтягивающий резистор 1,5 кОм на DM
- RPD_DP_EN включает стягивающий резистор 15 кОм на DP
- RPD_DM_EN включает стягивающий резистор 15 кОм на DM
- HSTERM_EN включает высокоскоростные согласующие резисторы 45 Ом на DP и DM

USB3320 также содержит два подтягивающих резистора на DP и DM, описанные в Разделе 5.8.

ТАБЛИЦА 5-1: СОГЛАСОВАНИЕ DP/DM В ЗАВИСИМОСТИ ОТ РЕЖИМА ПЕРЕДАЧИ СИГНАЛОВ

Режим передачи сигналов	Настройки регистров ULPI					Настройки согласующих резисторов USB3320				
	XCVR-SELECT[1:0]	TERM-SELECT	OPMODE [1:0]	DP-PULL-DOWN	DM-PULL-DOWN	RPU_DP_EN	RPU_DM_EN	RPD_DP_EN	RPD_DM_EN	HS-TERM_EN
Общие настройки										
Драйверы в третьем состоянии	XXb	Xb	01b	Xb	Xb	0b	0b	0b	0b	0b
Включение питания или VBUS < $V_{SESSEND}$	01b	0b	00b	1b	1b	0b	0b	1b	1b	0b
Настройки хоста										
Хост: chirp	00b	0b	10b	1b	1b	0b	0b	1b	1b	1b
Хост: Hi-Speed	00b	0b	00b	1b	1b	0b	0b	1b	1b	1b
Хост: Full Speed	X1b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Хост: приостановка HS/FS	01b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Хост: возобновление HS/FS	01b	1b	10b	1b	1b	0b	0b	1b	1b	0b
Хост: Low Speed	10b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Хост: приостановка LS	10b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Хост: возобновление LS	10b	1b	10b	1b	1b	0b	0b	1b	1b	0b
Хост: Test J/Test K	00b	0b	10b	1b	1b	0b	0b	1b	1b	1b
Настройки периферийного устройства										
Периферия: chirp	00b	1b	10b	0b	0b	1b	0b	0b	0b	0b
Периферия: HS	00b	0b	00b	0b	0b	0b	0b	0b	0b	1b
Периферия: FS	01b	1b	00b	0b	0b	1b	0b	0b	0b	0b
Периферия: приостановка HS/FS	01b	1b	00b	0b	0b	1b	0b	0b	0b	0b
Периферия: возобновление HS/FS	01b	1b	10b	0b	0b	1b	0b	0b	0b	0b
Периферия: LS	10b	1b	00b	0b	0b	0b	1b	0b	0b	0b
Периферия: приостановка LS	10b	1b	00b	0b	0b	0b	1b	0b	0b	0b
Периферия: возобновление LS	10b	1b	10b	0b	0b	0b	1b	0b	0b	0b

Режим передачи сигналов	Настройки регистров ULPI					Настройки согласующих резисторов USB3320				
	XCVR-SELECT[1:0]	TERM-SELECT	OPMODE [1:0]	DP-PULL-DOWN	DM-PULL-DOWN	RPU_DP_EN	RPU_DM_EN	RPD_DP_EN	RPD_DM_EN	HS-TERM_EN
Периферия: Test J/Test K	00b	0b	10b	0b	0b	0b	0b	0b	0b	1b
OTG-устройство, периферия: chirp	00b	1b	10b	0b	1b	1b	0b	0b	1b	0b
OTG-устройство, периферия: HS	00b	0b	00b	0b	1b	0b	0b	0b	1b	1b
OTG-устройство, периферия: FS	01b	1b	00b	0b	1b	1b	0b	0b	1b	0b
OTG-устройство, периферия: приостановка HS/FS	01b	1b	00b	0b	1b	1b	0b	0b	1b	0b
OTG-устройство, периферия: возобновление HS/FS	01b	1b	10b	0b	1b	1b	0b	0b	1b	0b
OTG-устройство, периферия: Test J/Test K	00b	0b	10b	0b	1b	0b	0b	0b	1b	1b
Любая комбинация, не определённая выше	Примечание 5-1					0b	0b	0b	0b	0b

Примечание 1: Совпадает с Таблицей 40 раздела 4.4 спецификации ULPI 1.1.

Примечание 2: USB3320 не поддерживает работу в качестве восходящего порта хаба. См. Раздел 6.2.4.3 «UTMI+ Level 3».

Примечание 5-1 Работа приёмопередатчика не гарантируется в комбинации, не определённой в таблице.

USB3320 использует допуски резисторов согласно «27% resistor ECN». Номиналы резисторов приведены в Таблице 4-5.

5.3 Генератор смещения

Этот блок состоит из внутренней схемы опорного напряжения (bandgap), используемой для формирования тока драйверов и смещения аналоговых цепей. Для этого блока требуется внешний опорный резистор 8,06 кОм с допуском 1%, подключённый между RBIAS и землёй. Этот резистор следует размещать как можно ближе к USB3320, чтобы минимизировать длину дорожки. Номинальное напряжение на RBIAS составляет 0,8 В ±10%, поэтому резистор рассеивает мощность около 80 мкВт.

5.4 Встроенная ФАПЧ с малым джиттером

USB3320 использует встроенную систему фазовой автоподстройки частоты (ФАПЧ, PLL) с малым джиттером для формирования чистого тактового сигнала 480 МГц, необходимого для качества сигналов HS USB. Этот тактовый сигнал используется приёмопередатчиком как при передаче, так и при приёме. Для ФАПЧ USB3320 требуется точная опорная частота, подаваемая на вывод REFCLK.

5.4.1 ВЫБОР РЕЖИМА REFCLK

USB3320 рассчитан на работу в одном из двух режимов, показанных в Таблице 5-2. В первом режиме тактовый сигнал ULPI 60 МГц подаётся на вывод REFCLK, как описано в Разделе 5.4.1.1. Во втором режиме USB3320 сам формирует тактовый сигнал ULPI, как описано в Разделе 5.4.1.2. Во втором режиме частота опорного сигнала задаётся выводами REFSEL[2], REFSEL[1] и REFSEL[0], как описано в Разделе 5.10.

Во время запуска USB3320 контролирует вывод CLKOUT, чтобы определить, какой режим настроен, как описано в Разделе 5.4.1.1.

© 2023 Microchip Technology Inc. и её дочерние компании

ТАБЛИЦА 5-2: РЕЖИМЫ REFCLK


Режим	Частота REFCLK	Описание тактового сигнала ULPI
Режим входного тактирования ULPI	60 МГц	Формируется контроллером Link, подаётся на вывод REFCLK
Режим выходного тактирования ULPI	Таблица 5-10	Формируется USB3320 на выводе CLKOUT

После сброса по включению питания (POR) или аппаратного сброса система не должна подавать на вывод CLKOUT напряжение, превышающее значение V_{IH_ED}, приведённое в Таблице «Цифровые выводы ввода-вывода».

5.4.1.1 Режим входного тактирования ULPI (режим REFCLK 60 МГц)

В режиме входного тактирования ULPI контроллер Link должен подавать тактовый сигнал ULPI 60 МГц на USB3320. Как показано на Рисунке 5-2, тактовый сигнал ULPI 60 МГц подключается к выводу REFCLK, а вывод CLKOUT подтягивается к VDDIO. Упрощённая схема с использованием режима входного тактирования ULPI показана на Рисунке 8-2.

РИСУНОК 5-2: НАСТРОЙКА USB332X ДЛЯ РЕЖИМА ВХОДНОГО ТАКТИРОВАНИЯ ULPI (60 МГЦ)



После того как ФАПЧ захватит нужную частоту, USB3320 снимет сигнал DIR, и контроллер Link сможет начать использовать интерфейс ULPI. USB3320 гарантированно запускает тактирование за время, указанное в Таблице 4-3. Для применений в качестве хоста следует включить бит ULPI AutoResume. Это описано в Разделе 6.2.4.4.


Для режима входного тактирования ULPI все выводы REFSEL[2], REFSEL[1] и REFSEL[0] следует подключить к VDDIO.

5.4.1.2 Выходное тактирование ULPI

В режиме выходного тактирования ULPI USB3320 формирует тактовый сигнал ULPI 60 МГц, используемый контроллером Link. Частота опорного сигнала задаётся выводами REFSEL[2], REFSEL[1] и REFSEL[0], как описано в Таблице 5-10. Как показано на Рисунке 5-3, вывод CLKOUT выдаёт тактовый сигнал ULPI 60 МГц контроллеру Link.


© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 5-3: НАСТРОЙКА USB332X ДЛЯ РЕЖИМА ВЫХОДНОГО ТАКТИРОВАНИЯ ULPI



В этом режиме на вывод REFCLK может подаваться сигнал с опорной частотой. В качестве альтернативы можно использовать внутренний генератор с внешним кварцевым или керамическим резонатором, как показано на Рисунке 5-4.

РИСУНОК 5-4: РЕЖИМ ВЫХОДНОГО ТАКТИРОВАНИЯ ULPI



Пример режима выходного тактирования ULPI показан на Рисунке 8-1.

После того как ФАПЧ захватит нужную частоту, USB3320 формирует тактовый сигнал ULPI 60 МГц на выводе CLKOUT и снимает сигнал DIR, указывая, что ФАПЧ в состоянии захвата. USB3320 гарантированно запускает тактирование за время, указанное в Таблице 4-3, с точностью ±500 ppm. Для применений в качестве хоста следует включить бит ULPI AutoResume. Это описано в Разделе 6.2.4.4.

В режиме выходного тактирования ULPI фронты опорного тактового сигнала не требуют какого-либо выравнивания относительно сигналов интерфейса ULPI; иными словами, нет необходимости согласовывать фазы REFCLK и CLKOUT.

5.4.2 АМПЛИТУДА REFCLK


Опорный тактовый сигнал подключается к выводу REFCLK, как показано на схемах применения (Рисунки 8-1, 8-2 и 8-3). Вывод REFCLK рассчитан на прямоугольный сигнал от 0 В до VDD18, но допускает прямоугольный сигнал от 0 В до 3,6 В. USB3320 использует только нарастающий фронт REFCLK.

Если цифровой опорный сигнал недоступен, на вывод REFCLK можно подать аналоговый синусоидальный сигнал через разделительный конденсатор. При использовании аналогового сигнала постоянное смещение следует установить на середину напряжения VDD18 с помощью цепи смещения, показанной на Рисунке 5-5. Размах амплитуды должен превышать 300 мВ. Номиналы компонентов на Рисунке 5-5 приведены лишь в качестве примера. Фактические значения следует выбирать с учётом требований системы.

Амплитуда REFCLK должна соответствовать уровням сигналов, указанным в Таблице «Цифровые выводы ввода-вывода», и коэффициенту заполнения из Таблицы 4-3.

© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 5-5: ПРИМЕР СХЕМЫ ДЛЯ СДВИГА СИНФАЗНОГО УРОВНЯ ОПОРНОГО ТАКТОВОГО СИГНАЛА



5.4.3 ДЖИТТЕР REFCLK

USB3320 устойчив к джиттеру опорного тактового сигнала. Размах джиттера REFCLK следует ограничить значением менее 1 нс на интервале 10 мкс. При превышении этого уровня джиттера в режиме входного или выходного тактирования ULPI глазковая диаграмма Hi-Speed USB3320 может ухудшиться.

Точность частоты REFCLK должна удовлетворять требованию ±500 ppm, как указано в Таблице 4-3.

5.4.4 ВКЛЮЧЕНИЕ/ВЫКЛЮЧЕНИЕ REFCLK

REFCLK следует включать при установке высокого уровня на выводе RESETB. Интерфейс ULPI начнёт работу по истечении времени, указанного в Таблице 4-3. Если включение REFCLK задержано относительно вывода RESETB, интерфейс ULPI начнёт работу с такой же задержкой. REFCLK может работать в любое время, пока на выводе RESETB низкий уровень, не вызывая запуска USB3320 или потребления тока.

Когда USB3320 переведён в режим пониженного энергопотребления или режим Carkit, REFCLK можно остановить после завершения последней записи в регистр ULPI. Для вывода USB3320 из режима пониженного энергопотребления устанавливается сигнал STP. REFCLK следует запускать одновременно с установкой STP, чтобы минимизировать время запуска USB3320.

Если REFCLK остановлен при работающем CLKOUT, ФАПЧ выйдет из захвата, и частота сигнала CLKOUT снизится до минимума, допустимого конструкцией ФАПЧ. Если REFCLK остановлен во время USB-сеанса, сеанс может быть прерван.

5.5 Внутренние стабилизаторы и POR

USB3320 содержит встроенные функции управления питанием, включая стабилизатор с малым падением напряжения, который можно использовать для формирования питания USB 3,3 В, и генератор сброса по включению питания (POR), описанный в Разделе 5.5.2.

5.5.1 ВСТРОЕННЫЙ СТАБИЛИЗАТОР С МАЛЫМ ПАДЕНИЕМ НАПРЯЖЕНИЯ

USB3320 имеет встроенный линейный стабилизатор. Питание, подаваемое на вывод VBAT, стабилизируется до 3,3 В, а выход стабилизатора выведен на вывод VDD33. Для обеспечения устойчивости стабилизатору требуется внешний блокировочный конденсатор (C_{OUT}), указанный в Таблице 4-9, размещённый как можно ближе к выводу.

Стабилизатор USB3320 предназначен для формирования питания 3,3 В только для самой USB3320. Использовать стабилизатор для питания других цепей не рекомендуется, и в этом случае Microchip не гарантирует характеристики USB и устойчивость стабилизатора.


В режиме USB UART выходное напряжение стабилизатора можно изменить, чтобы USB3320 мог работать с UART при различных рабочих напряжениях. Выход стабилизатора настраивается на напряжения, указанные в Таблице 4-9, с помощью битов UART RegOutput[1:0] в регистре USB IO & Power Management.

Стабилизатор USB3320 может питаться тремя способами, показанными ниже.

© 2023 Microchip Technology Inc. и её дочерние компании


Для работы в режимах периферийного устройства, хоста и OTG стабилизатор можно подключить, как показано на Рисунке 5-6 или Рисунке 5-7 ниже. Для работы в режиме OTG питание VDD33 на USB3320 должно быть включено, чтобы обнаруживать устройства, подключаемые к USB-разъёму, и обнаруживать SRP во время OTG-сеанса. При питании USB3320 от батареи напряжение батареи должно находиться в диапазоне от 3,1 до 5,5 В.

РИСУНОК 5-6: ПИТАНИЕ USB3320 ОТ БАТАРЕИ




USB3320 может питаться от внешнего источника 3,3 В, как показано на Рисунке 5-7 ниже. При использовании внешнего источника выводы VBAT и VDD33 соединяются вместе. При использовании внешнего источника рекомендуется блокировочный конденсатор C_{BYP}.

РИСУНОК 5-7: ПИТАНИЕ USB3320 ОТ ИСТОЧНИКА 3,3 В



Только для режима периферийного устройства или только хоста питание VBAT, показанное на Рисунке 5-8 ниже, может подключаться к выводу VBUS USB-разъёма в применениях с питанием от шины. В этой конфигурации требуется внешняя защита от перенапряжения, чтобы защитить питание VBAT от любых переходных напряжений на выводе VBUS USB-разъёма.

РИСУНОК 5-8: ПИТАНИЕ USB3320 ОТ VBUS



На вход VBAT никогда не должно подаваться напряжение, превышающее V_{VBAT} (см. Таблицу 3-2).

© 2023 Microchip Technology Inc. и её дочерние компании

5.5.2 СБРОС ПО ВКЛЮЧЕНИЮ ПИТАНИЯ (POR)

USB3320 содержит схему POR, которая формирует внутренний импульс сброса после стабилизации питания VDD18. После того как внутренний сигнал POR перейдёт в высокий уровень и на выводе RESETB будет высокий уровень, USB3320 выйдет из сброса и начнёт нормальную работу ULPI, как описано в Разделе 5.5.4.

При подаче питания 1,8 В регистры ULPI устанавливаются в состояние по умолчанию, приведённое в Таблице 7-1. Выключение и повторное включение питания 1,8 В сбрасывает регистры ULPI в состояние по умолчанию. Вывод RESETB также можно использовать для сброса регистров ULPI в состояние по умолчанию (и сброса всех внутренних конечных автоматов), установив на выводе низкий уровень не менее чем на 1 мкс, а затем высокий.

Контроллер Link не обязан управлять выводом RESETB. На выводе RESETB нет стягивающего резистора, поэтому Link должен всё время (включая запуск системы) устанавливать нужное состояние вывода RESETB либо вывод RESETB следует подключить к VDDIO.

5.5.3 РЕКОМЕНДУЕМАЯ ПОСЛЕДОВАТЕЛЬНОСТЬ ПОДАЧИ ПИТАНИЯ

Для работы USB USB3320 требуются питания VBAT, VDD33, VDDIO и VDD18. VBAT, VDD33 и VDD18 можно подавать в любом порядке. Питание VDD18 должно быть включено и стабильно до подачи питания VDDIO. Это не относится к случаям, когда выводы питания VDD18 и VDDIO соединены вместе.

При подаче питания VBAT встроенный стабилизатор автоматически запускается и стабилизирует VBAT в VDD33. Если питание VDD33 подано, а питание VDD18 — нет, цепи 3,3 В выключены, и ток VDD33 ограничен, как показано в Таблице 4-1.

Интерфейс ULPI начнёт работу после подачи питаний VDD18 и VDDIO и установки высокого уровня на выводе RESETB. На выводе RESETB должен удерживаться низкий уровень до стабилизации питаний VDD18 и VDDIO. Если контроллер Link не готов взаимодействовать с USB3320, Link может удерживать низкий уровень на выводе RESETB до тех пор, пока не будет готов управлять интерфейсом ULPI.

ТАБЛИЦА 5-3: РЕЖИМ РАБОТЫ В ЗАВИСИМОСТИ ОТ КОНФИГУРАЦИИ ПИТАНИЯ

VDD33	VDD18	RESETB	Доступные режимы работы
0	0	0	Питание выключено
0	1	0	Режим СБРОСА (RESET).
0	1	1	В этой конфигурации интерфейс ULPI доступен и может быть запрограммирован на все режимы работы, описанные в Разделе 6.0 «Работа интерфейса ULPI». Все сигналы USB будут читаться как 0.
1	0	X	В этом режиме интерфейс ULPI неактивен, цепи, питаемые от VDD33, выключены, и ток ограничен током режима СБРОСА. (Примечание 5-2)
1	1	0	Режим СБРОСА (RESET)
1	1	1	Полноценная работа USB, как описано в Разделе 6.0 «Работа интерфейса ULPI».

Примечание 5-2 Для перевода интерфейса ULPI в третье состояние в этой конфигурации необходимо питание VDDIO.

Примечание:	Всякий раз, когда на VBAT подано питание согласно Таблице 3-2, вывод VDD33 будет запитан.

5.5.4 ЗАПУСК


Состояние USB3320 по умолчанию после включения питания — синхронный режим ULPI. Для начала работы USB3320 необходимы следующие условия: питание должно быть стабильным, REFCLK должен присутствовать, а на выводе RESETB должен быть высокий уровень. После выполнения этих условий USB3320 начнёт работу ULPI, описанную в Разделе 6.0 «Работа интерфейса ULPI».

© 2023 Microchip Technology Inc. и её дочерние компании

На Рисунке 5-9 ниже показана временная диаграмма запуска USB3320. В момент T0 питание стабильно, и USB3320 удерживается в режиме сброса. В момент T1 Link устанавливает высокий уровень на RESETB после запуска REFCLK. Вывод RESETB может переводиться в высокий уровень асинхронно относительно REFCLK. В этот момент USB3320 выставит состояние покоя (idle) на шину данных и установит DIR, пока внутренняя ФАПЧ не захватит частоту. После захвата ФАПЧ USB3320 проверит, что Link снял STP, и в момент T2 снимет DIR и начнёт работу ULPI.

Шина ULPI станет доступна, как показано на Рисунке 5-9, за время T_{START}, указанное в Таблице 4-3. Если сигнал REFCLK запускается после установки высокого уровня на выводе RESETB, момент T0 отсчитывается с запуска REFCLK. T_{START} также предполагает, что Link снял STP. Если Link удерживает STP в высоком уровне, USB3320 будет удерживать DIR в высоком уровне, пока STP не будет снят. Когда Link снимает STP, он должен выставить ULPI IDLE через один такт после снятия DIR.

РИСУНОК 5-9: ВРЕМЕННАЯ ДИАГРАММА ЗАПУСКА ULPI



5.6 USB On-The-Go (OTG)


USB3320 обеспечивает полную поддержку протокола USB OTG. OTG позволяет динамически настраивать USB3320 как хост или устройство в зависимости от типа кабеля, вставленного в гнездо. Когда вилка Micro-A кабеля вставлена в гнездо Micro-AB, USB-устройство становится A-устройством. Когда вставлена вилка Micro-B, устройство становится B-устройством. A-устройство OTG ведёт себя подобно хосту, а B-устройство — подобно периферийному устройству. Различия рассмотрены в «On-The-Go Supplement to the USB 2.0 Specification». В применениях, где требуется только хост или только устройство, модуль OTG не используется.

5.6.1 ОПРЕДЕЛЕНИЕ РЕЗИСТОРА ID

Вывод ID USB-разъёма контролируется выводом ID USB3320 для обнаружения подключения различных типов USB-устройств и кабелей. В применениях только устройства, не использующих сигнал ID, вывод ID следует подключить к VDD33. Структурная схема цепей определения ID показана на Рисунке 5-10, а соответствующие параметры приведены в Таблице 4-7.

© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 5-10: СХЕМА ОПРЕДЕЛЕНИЯ РЕЗИСТОРА ID USB3320



5.6.1.1 Работа USB OTG

USB3320 может обнаруживать заземлённый и плавающий ID, чтобы определить, вставлен кабель A или B. Вилка A заземляет вывод ID, а вилка B оставляет вывод ID плавающим. Это единственные два допустимых состояния в протоколе OTG.

Для контроля состояния вывода ID контроллер Link включает бит IdPullup в регистре OTG Control, ждёт 50 мс, а затем читает состояние бита IdGnd в регистре USB Interrupt Status. Если вставлен кабель A, бит IdGnd будет читаться как 0. Если вставлен кабель B, вывод ID плавающий, и бит IdGnd будет читаться как 1.

USB3320 содержит встроенный слабый подтягивающий резистор на выводе ID, R_{IDW}. Этот резистор поддерживает вывод ID в известном состоянии, когда бит IdPullup отключён и вывод ID плавающий. Помимо поддержания известного состояния вывода ID, он позволяет USB3320 формировать прерывание, сообщая контроллеру Link о подключении кабеля с резистором на землю на выводе ID. Слабая подтяжка достаточно слаба, чтобы самый большой допустимый резистор Rid притягивал вывод ID к низкому уровню и переводил компаратор IdGnd в низкий уровень.

После того как Link обнаружил изменение состояния вывода ID, для определения номинала резистора можно использовать преобразователь RID, как описано в Разделе 5.6.1.2.

5.6.1.2 Измерение сопротивления ID относительно земли

Контроллер Link может использовать встроенные возможности измерения сопротивления для определения номинала сопротивления ID относительно земли. В Таблице 5-4 перечислены допустимые значения сопротивления относительно земли, которые может определить USB3320.

ТАБЛИЦА 5-4: ДОПУСТИМЫЕ ЗНАЧЕНИЯ СОПРОТИВЛЕНИЯ ID ОТНОСИТЕЛЬНО ЗЕМЛИ

Сопротивление ID относительно земли	Значение RID
Земля	000
75 Ом ±1%	001
102 кОм ±1%	010
200 кОм ±1%	011
440 кОм ±1%	100
Не подключён (плавающий)	101

© 2023 Microchip Technology Inc. и её дочерние компании

Примечание:	IdPullUp = 0

Сопротивление Rid можно считать, пока USB3320 находится в синхронном режиме. Когда к выводу ID подключён резистор на землю, состояние компаратора IdGnd изменится. После того как Link обнаружил переход ID к земле, он может использовать методы, описанные в Разделе 6.6, для работы преобразователя Rid.

5.6.1.3 Использование компаратора IdFloat

Вывод ID может быть заземлён, плавающим или подключённым к земле через внешний резистор 102 кОм. Для обнаружения резистора 102 кОм установите бит idPullup в регистре OTG Control, в результате чего USB3320 подключит внутреннюю подтяжку 100 кОм между выводом ID и VDD33. Установите биты idFloatRise и idFloatFall в регистрах USB Interrupt Enable Rising и USB Interrupt Enable Falling, чтобы компаратор IdFloat формировал RXCMD для Link при изменении состояния IdFloat. Как описано на Рисунке 6-3, будет установлен бит alt_int в RXCMD. Значения IdGnd и IdFloat для трёх типов кабелей, которые могут быть подключены к USB-разъёму, приведены в Таблице 5-5.

Для экономии тока при вставленной вилке A внутренний подтягивающий резистор 102 кОм можно отключить, сбросив бит IdPullUp в регистре OTG Control и биты IdFloatRise и IdFloatFall в регистрах USB Interrupt Enable Rising и USB Interrupt Enable Falling. При извлечении кабеля слабый резистор R_{IDW} подтянет вывод ID к высокому уровню.

Значение IdGnd можно прочитать в бите 4 регистра ULPI USB Interrupt Status. В режиме хоста можно настроить формирование прерывания при изменении IdGnd, установив соответствующие биты в регистрах USB Interrupt Enable Rising и USB Interrupt Enable Falling. Значение IdFloat можно прочитать в бите 0 регистра ULPI Carkit Interrupt Status.

Примечание:	Спецификация ULPI описывает метод обнаружения сопротивления 102 кОм на землю с помощью компаратора IdFloat. Этот метод позволяет обнаружить только 0 Ом, 102 кОм и плавающее состояние вывода ID. Из-за этого ограничения рекомендуется использовать преобразователь RID, как описано в Разделе 5.6.1.2.

ТАБЛИЦА 5-5: IDGND И IDFLOAT В ЗАВИСИМОСТИ ОТ СОПРОТИВЛЕНИЯ ID ОТНОСИТЕЛЬНО ЗЕМЛИ

Сопротивление ID	IDGND	IDFLOAT
Плавающий	1	1
102 кОм	1	0
GND	0	0

Примечание:	Биты регистров ULPI IdPullUp, IdFloatRise и IdFloatFall должны быть включены.

Примечание:	Ключ IdGnd предусмотрен для заземления вывода ID в будущих применениях.

5.6.2 КОНТРОЛЬ VBUS И ИМПУЛЬСЫ VBUS

USB3320 содержит все компараторы VBUS, необходимые для OTG. Компараторы VBUSVld, SessVld и SessEnd, показанные на Рисунке 5-11, полностью интегрированы в USB3320. Эти компараторы используются для контроля изменений напряжения VBUS, и состояние каждого компаратора можно прочитать в регистре USB Interrupt Status.


Компаратор VbusVld используется контроллером Link, настроенным как A-устройство, для проверки допустимости напряжения VBUS в кабеле. Компаратор SessVld используется Link как в режиме A-, так и B-устройства для индикации запроса или наличия сеанса. Наконец, компаратор SessEnd используется B-устройством для индикации завершения USB-сеанса.

© 2023 Microchip Technology Inc. и её дочерние компании

В блок контроля VBUS и формирования импульсов также входят резисторы, используемые для импульсов VBUS в SRP. К ним относятся стягивающий резистор на землю и подтягивающий резистор к VDD33.

В некоторых применениях на выводе VBUS USB-разъёма может присутствовать напряжение значительно выше 5,5 В. USB3320 содержит схему защиты от перенапряжения, защищающую вывод VBUS USB3320 от чрезмерных напряжений, как описано в Разделе 5.6.2.6 и показано на Рисунке 5-11.

РИСУНОК 5-11: БЛОК VBUS OTG USB3320



5.6.2.1 Компаратор SessEnd

Компаратор SessEnd срабатывает, когда VBUS меньше 0,5 В. Когда VBUS опускается ниже 0,5 В, USB-сеанс считается завершённым, и SessEnd переходит из 0 в 1. Компаратор SessEnd можно отключить, сбросив этот бит в обоих регистрах USB Interrupt Enable Rising и USB Interrupt Enable Falling. При отключении бит SessEnd в регистре USB Interrupt Status читается как 0. Пороги срабатывания компаратора SessEnd приведены в Таблице 4-7.

5.6.2.2 Компаратор SessVld

Компаратор SessVld используется, когда приёмопередатчик настроен как A- и как B-устройство. В режиме A-устройства SessVld используется для обнаружения протокола запроса сеанса (SRP). В режиме B-устройства SessVld используется для обнаружения наличия VBUS. Прерывания SessVld можно отключить, сбросив этот бит в обоих регистрах USB Interrupt Enable Rising и USB Interrupt Enable Falling. При отключённых прерываниях компаратор SessVld не отключается, и его состояние можно прочитать в регистре USB Interrupt Status. Порог срабатывания компаратора SessVld приведён в Таблице 4-7.

5.6.2.3 Компаратор VbusVld

Последний компаратор VBUS — компаратор VbusVld. Этот компаратор используется только тогда, когда USB3320 настроен как A-устройство. В протоколе USB A-устройство подаёт напряжение VBUS и отвечает за то, чтобы оно оставалось в заданном диапазоне. Компаратор VbusVld можно отключить, сбросив этот бит в обоих регистрах USB Interrupt Enable Rising и USB Interrupt Enable Falling. При отключении бит 1 регистра USB Interrupt Status будет возвращать 0. Пороги срабатывания компаратора VbusVld приведены в Таблице 4-7.

© 2023 Microchip Technology Inc. и её дочерние компании

Внутренний компаратор VbusValid предназначен для контроля того, что напряжение VBUS остаётся выше 4,4 В.

USB3320 содержит логику внешнего индикатора VBUS valid, описанную в спецификации ULPI. Внешний индикатор VBUS valid подключён к логической единице. Декодирование этой логики показано в Таблице 5-6 ниже. По умолчанию эта логика отключена.

ТАБЛИЦА 5-6: ЛОГИКА ВНЕШНЕГО ИНДИКАТОРА VBUS

Типовое применение	Use External VBus Indicator	Indicator Pass Thru	Indicator Complement	Источник кодирования RXCMD VBUS Valid
OTG-устройство	0	X	X	Внутренний компаратор VbusVld (по умолчанию)
	1	1	0	Постоянная 1
	1	1	1	Постоянный 0
	1	0	0	Внутренний компаратор VbusVld.
	1	0	1	Постоянный 0
Стандартный хост	1	1	0	Постоянная 1
	1	1	1	Постоянный 0
Стандартное периферийное устройство	0	X	X	Внутренний компаратор VbusVld. Эта информация не должна использоваться контроллером Link. (Примечание 5-3)

Примечание 5-3 Периферийное устройство не должно использовать VbusVld для начала работы. Периферийное устройство должно использовать SessVld, поскольку внутренний порог VbusVld может быть выше напряжения VBUS, необходимого для работы периферийного устройства USB.

Примечание: Дополнение OTG определяет диапазон напряжений для компараторов Session Valid A-устройства и B-устройства. В приёмопередатчике USB3320 эти два компаратора объединены в один с более узким диапазоном порога.

5.6.2.4 Импульсы VBUS с помощью подтягивающего и стягивающего резисторов

Помимо внутренних компараторов VBUS, USB3320 также содержит встроенные подтягивающий и стягивающий резисторы VBUS, используемые для импульсов VBUS при выполнении протокола запроса сеанса OTG. Для разряда напряжения VBUS, чтобы можно было начать запрос сеанса, USB3320 имеет стягивающий резистор от VBUS к земле. Этот резистор управляется битом 3 DischargeVbus регистра OTG Control. Подтягивающий резистор подключён между VBUS и VDD33. Этот резистор используется для подъёма VBUS выше 2,1 В, чтобы A-устройство узнало о запросе USB-сеанса. Состояние подтягивающего резистора управляется битом 4 ChargeVbus регистра OTG Control. Номиналы подтягивающего и стягивающего резисторов приведены в Таблице 4-7.

Внутренние подтягивающий и стягивающий резисторы VBUS рассчитаны с учётом последовательно включённого внешнего резистора R_{VBUS}. Этот внешний резистор используется схемой защиты VBUS от перенапряжения, описанной ниже.

5.6.2.5 Входное сопротивление VBUS

Дополнение OTG требует, чтобы A-устройство, поддерживающее протокол запроса сеанса, имело входное сопротивление VBUS относительно земли менее 100 кОм и более 40 кОм. USB3320 обеспечивает сопротивление 75 кОм на землю, R_{VB}. Допуск резистора R_{VB} приведён в Таблице 4-7.

5.6.2.6 Защита VBUS от перенапряжения

USB3320 содержит встроенную схему защиты от перенапряжения, защищающую вывод VBUS от чрезмерных напряжений, которые могут присутствовать на USB-разъёме. Схема защиты от перенапряжения работает совместно с внешним резистором (R_{VBUS}), пропуская ток через резистор для снижения напряжения на выводе VBUS.

© 2023 Microchip Technology Inc. и её дочерние компании

Когда напряжение на выводе VBUS превышает 5,5 В, блок защиты от перенапряжения отводит ток на землю, пока VBUS не опустится ниже 5,5 В. Этот ток создаёт падение избыточного напряжения на R_{VBUS} и защищает вывод VBUS USB3320. Требуемое значение R_{VBUS} зависит от режима работы USB3320, как показано в Таблице 5-7.

ТАБЛИЦА 5-7: ТРЕБУЕМОЕ ЗНАЧЕНИЕ РЕЗИСТОРА R_{VBUS}

Режим работы	R_{VBUS}
Только устройство	10 кОм ±5%
С поддержкой OTG	1 кОм ±5%
Хост UseExternalVbusIndicator = 1	10 кОм ±5%

Схема защиты от перенапряжения рассчитана на защиту USB3320 от постоянных напряжений до 30 В на резисторе R_{VBUS}.

Резистор R_{VBUS} должен быть рассчитан на мощность, рассеиваемую на нём. Мощность резистора можно найти по следующей формуле:

$$P_{RVBUS} = (V_{protect} - 5{,}0)^2 / R_{VBUS}$$

Где:

- $V_{protect}$ — требуемый уровень защиты VBUS
- R_{VBUS} — номинал резистора, 1 кОм или 10 кОм.
- P_{RVBUS} — требуемая номинальная мощность R_{VBUS}

Например, для защиты периферийного устройства или применения «только устройство» до 15 В потребуется резистор R_{VBUS} 10 кОм номинальной мощностью 0,01 Вт. Для защиты OTG-изделия до 15 В потребуется резистор R_{VBUS} 1 кОм номинальной мощностью 0,1 Вт.


5.6.3 УПРАВЛЕНИЕ ВНЕШНИМ VBUS

USB3320 контролирует VBUS, как описано в разделе «Контроль VBUS и импульсы VBUS». В применениях OTG и хоста система должна подавать 5 В на VBUS. USB3320 полностью поддерживает управление питанием VBUS с помощью внешнего ключа VBUS, как показано на Рисунке 8-3. USB3320 имеет управляющий сигнал с активным высоким уровнем CPEN, предназначенный для управления источником Vbus в режиме A-устройства.

CPEN устанавливается при установке бита DrvVbus или DrvVbusExternal регистра OTG Control. Для совместимости с контроллерами Link, поддерживающими как внутренние, так и внешние источники Vbus, биты DrvVbus и DrvVbusExternal в регистре OTG Control объединены по ИЛИ. Это позволяет Link установить любой из битов для управления внешним разрешением Vbus (CPEN). Эта логика показана на Рисунке 5-12. При сбросе по включению питания (POR) DrvVbus и DrvVbusExternal устанавливаются в 0, как показано в Разделе 7.1.1.7.

© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 5-12: USB3320 ФОРМИРУЕТ УПРАВЛЯЮЩИЙ СИГНАЛ (CPEN) ДЛЯ ВНЕШНЕГО КЛЮЧА VBUS



5.7 Поддержка USB UART

USB3320 поддерживает интерфейс USB UART, описанный в спецификации ULPI и прежней спецификации CEA-936A. USB3320 можно перевести в режим UART способом, описанным в Разделе 6.5, при этом выход стабилизатора автоматически переключится на значение, заданное битами UART RegOutput в регистре USB IO & Power Management. В режиме UART сигналы Linestate невозможно контролировать на выводах DATA[0] и DATA[1].

5.8 Поддержка обнаружения USB-зарядного устройства

Для поддержки обнаружения и идентификации различных типов USB-зарядных устройств USB3320 содержит встроенные подтягивающие резисторы R_{CD} на DP и DM. Эти подтягивающие резисторы совместно с несимметричными приёмниками можно использовать для определения типа подключённого зарядного устройства. Справочная информация по реализации обнаружения зарядного устройства приведена в указаниях по применению Microchip AN 19.7 — Battery Charging Using Microchip USB Transceivers.

ТАБЛИЦА 5-8: ВКЛЮЧЕНИЕ СЛАБОЙ ПОДТЯЖКИ USB

RESETB	Включение подтяжки DP	Включение подтяжки DM
0	0	0
1	ChargerPullupEnableDP	ChargerPullupEnableDM

Примечание: ChargerPullupEnableDP и ChargerPullupEnableDM включаются в регистре USB IO & Power Management.

5.9 Поддержка USB Audio

Примечание: USB3320 поддерживает «USB Digital Audio» по протоколу USB в режимах ULPI и USB Serial, описанных в Разделе 6.0.

USB3320 содержит два аналоговых ключа с малым сопротивлением, позволяющих мультиплексировать аналоговый аудиосигнал через контакты DP и DM USB-разъёма. Аудиоключи показаны на Рисунке 5-1. Электрические характеристики аудиоключей USB приведены в Таблице 4-8.

© 2023 Microchip Technology Inc. и её дочерние компании

При обычной работе USB ключи разомкнуты. Когда требуется USB Audio, ключи можно замкнуть, установив биты SpkLeftEn, SpkRightEn или MicEn в регистре Carkit Control, как описано в Разделе 6.5.2. По умолчанию эти биты сброшены. Аудиоключи USB также можно включить установкой активного уровня на выводе RESETB или снятием напряжения VDD18, как показано в Таблице 5-9. При использовании USB-ключей питание VDD18 не требуется, но на VDD33 должно присутствовать 3,3 В. Для формирования VDD33 из питания на выводе VBAT можно использовать встроенный стабилизатор LDO 3,3 В.

Помимо поддержки USB Audio, ключи также можно использовать для мультиплексирования второго приёмопередатчика FS USB на USB-разъём. Качество сигнала несколько ухудшится из-за сопротивления ключей во включённом состоянии. Несимметричные приёмники USB3320, описанные в Разделе 5.2.1, отключаются, когда включён любой из аудиоключей USB.

USB3320 не обеспечивает постоянное смещение для аудиосигналов. При пропускании аудиосигналов через USB3320 на выводах SPK_R и SPK_L следует обеспечить смещение 1,65 В. Это постоянное смещение необходимо, чтобы аудиосигнал не опускался ниже уровня земли и не ограничивался диодами защиты от ESD.

Если система не использует аудиоключи USB, выводы SPK_R и SPK_L не следует никуда подключать.

ТАБЛИЦА 5-9: ВКЛЮЧЕНИЕ АУДИОКЛЮЧА USB

RESETB	VDD18	Включение ключа DP	Включение ключа DM
X	0	1	1
0	1	1	1
1	1	SpkLeftEn	SpkRightEn или MicEn

Примечание: SpkLeftEn, SpkRightEn и MicEn включаются в регистре Carkit Control.

5.10 Выбор опорной частоты

Требуемая опорная частота USB3320 задаётся выводами REFSEL[2], REFSEL[1] и REFSEL[0]. Если вывод подключён к VDDIO, ему присваивается значение «1». Для присвоения значения «0» подключите вывод к земле. В режиме входного тактирования ULPI (режим REFCLK 60 МГц) опорная частота всегда фиксирована и равна 60 МГц. Доступны восемь значений опорной частоты, как описано в Таблице 5-10.

ТАБЛИЦА 5-10: КОНФИГУРАЦИЯ ДЛЯ ВЫБОРА ЧАСТОТЫ ОПОРНОГО ТАКТОВОГО СИГНАЛА

Выводы конфигурации			Описание
REFSEL[2]	REFSEL[1]	REFSEL[0]	Опорная частота
0	0	0	52 МГц
0	0	1	38,4 МГц
0	1	0	12 МГц
0	1	1	27 МГц
1	0	0	13 МГц
1	0	1	19,2 МГц
1	1	0	26 МГц
1	1	1	24 МГц

© 2023 Microchip Technology Inc. и её дочерние компании

6.0 РАБОТА ИНТЕРФЕЙСА ULPI

6.1 Обзор


USB3320 использует отраслевой стандартный цифровой интерфейс ULPI для обмена между приёмопередатчиком USB (PHY) и контроллером Link (контроллером устройства). Интерфейс ULPI предназначен для сокращения числа выводов, необходимых для подключения дискретного приёмопередатчика USB к ASIC или цифровому контроллеру. Например, полный интерфейс UTMI+ Level 3 OTG требует 54 сигнала, тогда как интерфейсу ULPI требуется всего 12 сигналов.

Интерфейс ULPI полностью описан в документе «UTMI+ Low Pin Interface (ULPI) Specification Revision 1.1». В следующих разделах описаны режимы работы цифрового интерфейса USB3320.

На Рисунке 6-1 показана структурная схема цифровых функций ULPI. Следует отметить, что USB3320 не использует «обёртку ULPI» вокруг ядра UTMI+ PHY, как подразумевает спецификация ULPI.

Преимущество архитектуры «без обёртки» состоит в том, что USB3320 имеет меньшую задержку USB, чем конструкция, которая должна сначала зарегистрировать сигналы в обёртке PHY перед передачей в ядро PHY. PHY с малой задержкой позволяет контроллеру Link использовать обёртку вокруг UTMI Link и при этом укладываться во время разворота шины USB, установленное спецификацией USB 2.0.

РИСУНОК 6-1: ЦИФРОВАЯ СТРУКТУРНАЯ СХЕМА ULPI



Максимальное значение RxEndDelay, допускаемое UTMI+/ULPI для 8-битных данных, составляет 63 такта high speed. USB3320 использует высокоскоростной тракт приёма с малой задержкой, снижающий RxEndDelay до 43 тактов high speed. Такая конструкция с малой задержкой даёт контроллеру Link больше тактов на принятие решений и упрощает Link. Это результат архитектуры

© 2023 Microchip Technology Inc. и её дочерние компании

USB3320 «без обёртки». Малое значение RxEndDelay должно позволить унаследованным контроллерам UTMI Link использовать «обёртку» для преобразования интерфейса UTMI+ в интерфейс ULPI.

На Рисунке 6-1 единый блок протокола ULPI декодирует 8-битную двунаправленную шину ULPI, когда Link обращается к PHY. Link должен использовать выход DIR для определения направления шины данных ULPI. USB3320 является «арбитром шины». Блок протокола ULPI направляет данные/команды в передатчик или в массив регистров ULPI.

6.1.1 СИГНАЛЫ ИНТЕРФЕЙСА ULPI

Интерфейс UTMI+ Low Pin Interface (ULPI) использует двенадцать выводов для подключения полноценного приёмопередатчика USB OTG хоста/устройства к SoC. Сокращение числа внешних выводов приёмопередатчика достигается за счёт того, что многие относительно статические выводы конфигурации (xcvrselect[1:0], termselect, opmode[1:0], DpPullDown, DmPulldown и др.) реализованы в виде внутреннего статического массива регистров.

8-битная двунаправленная шина данных с тактовой частотой 60 МГц позволяет контроллеру Link обращаться к этому внутреннему массиву регистров и передавать USB-пакеты в приёмопередатчик и из него. Оставшиеся 3 вывода служат для управления потоком данных и арбитража шины данных. Направление 8-битной шины данных управляется выходом DIR приёмопередатчика. Другой выход, NXT, используется для управления потоком данных в устройство и из него. Наконец, STP — вход приёмопередатчика — завершает передачи и используется для запуска и выхода из режима пониженного энергопотребления.

Двенадцать сигналов описаны ниже в Таблице 6-1.

ТАБЛИЦА 6-1: СИГНАЛЫ ИНТЕРФЕЙСА ULPI

Сигнал	Направление	Описание
CLK	Вх/Вых	Тактовый сигнал ULPI 60 МГц. Все сигналы ULPI формируются синхронно с нарастающим фронтом этого сигнала. Этот тактовый сигнал может формироваться приёмопередатчиком или контроллером Link, как описано в Разделе 5.4.1
DATA[7:0]	Вх/Вых	8-битная двунаправленная шина данных. Владение шиной определяется сигналом DIR. Link и приёмопередатчик инициируют передачу данных, выставляя на шину данных ненулевую комбинацию. ULPI определяет временные параметры интерфейса для передачи данных по одному фронту относительно нарастающего фронта тактового сигнала ULPI.
DIR	Вых	Управляет направлением шины данных. Когда у приёмопередатчика есть данные для передачи контроллеру Link, он устанавливает DIR в высокий уровень, захватывая шину. Когда данных для передачи нет, он устанавливает DIR в низкий уровень и отслеживает на шине команды от Link. Приёмопередатчик устанавливает DIR в высокий уровень всякий раз, когда интерфейс не может принимать данные от Link, например во время запуска ФАПЧ.
STP	Вх	Link устанавливает STP на один такт, чтобы остановить текущий поток данных на шине. Если Link передаёт данные приёмопередатчику, STP указывает, что последний байт данных был на шине в предыдущем такте.
NXT	Вых	Приёмопередатчик устанавливает NXT для регулирования потока данных. Когда Link передаёт данные приёмопередатчику, NXT указывает, что текущий байт принят приёмопередатчиком. Link выставляет следующий байт на шину данных в следующем такте.

USB3320 реализует интерфейс ULPI с однократной скоростью передачи данных (SDR): в синхронном режиме все передачи данных происходят по нарастающему фронту тактового сигнала ULPI 60 МГц. Направление шины данных определяется состоянием DIR. Когда DIR в высоком уровне, DATA[7:0] управляет приёмопередатчик. Когда DIR в низком уровне, DATA[7:0] управляет Link.

При каждом изменении DIR происходит такт «разворота» (turn-around), в течение которого ни Link, ни приёмопередатчик не управляют шиной данных в течение одного такта. Во время такта «разворота» состояние DATA[7:0] не определено, и приёмопередатчик не читает шину данных.

Поскольку USB использует кодирование с вставкой битов (bit-stuffing), необходим механизм, позволяющий приёмопередатчику регулировать поток передаваемых данных USB. Сигнал ULPI NXT используется для запроса следующего байта, который уровень Link должен выставить на шину


данных.

Интерфейс ULPI поддерживает два основных режима работы: синхронный режим и асинхронные режимы, включающие режим пониженного энергопотребления, последовательные режимы и режим Carkit. В синхронном режиме все сигналы изменяются синхронно с тактовым сигналом ULPI 60 МГц. В асинхронных режимах тактовый сигнал выключен, а шина ULPI переопределяется для вывода сигналов, необходимых для данного режима работы. Синхронный режим описан в следующих разделах, а асинхронные режимы — в Разделах 6.3, 6.4 и 6.5.

6.1.2 ВРЕМЕННЫЕ ПАРАМЕТРЫ ИНТЕРФЕЙСА ULPI В СИНХРОННОМ РЕЖИМЕ

Временные соотношения управляющих сигналов и данных приведены на Рисунке 6-2 и в Таблице 4-4. Все временные параметры указаны относительно нарастающего фронта тактового сигнала ULPI 60 МГц.

РИСУНОК 6-2: ВРЕМЕННАЯ ДИАГРАММА ULPI С ОДНОКРАТНОЙ СКОРОСТЬЮ ПЕРЕДАЧИ ДАННЫХ В СИНХРОННОМ РЕЖИМЕ



6.2 Доступ к регистрам ULPI

Передача ULPI от Link к USB3320 начинается с команды от Link. Перед чтением регистра ULPI Link должен дождаться низкого уровня DIR, а затем отправить байт команды передачи (TXD CMD). Байт TXD CMD сообщает USB3320 тип передаваемых данных. За TXD CMD следует передача данных в USB3320 или из него. В Таблице 6-2 приведено кодирование байта команды TXD (TXD CMD) для USB3320. Старшие два бита TX CMD сообщают приёмопередатчику, какой тип пакета передаёт Link. Регистры ULPI сохраняют своё содержимое, когда приёмопередатчик находится в режиме пониженного энергопотребления, последовательном режиме Full Speed/Low Speed или режиме Carkit.

ТАБЛИЦА 6-2: КОДИРОВАНИЕ БАЙТА ULPI TXD CMD

Имя команды	Биты CMD [7:6]	Биты CMD [5:0]	Описание команды
Idle	00b	000000b	Состояние покоя ULPI
Transmit (передача)	01b	000000b	Передача USB-пакета без идентификатора пакета (NOPID)
		00XXXXb	Передача USB с идентификатором пакета (PID), где DATA[3:0] равно 4-битному PID. $P_3P_2P_1P_0$, где P_3 — старший бит.

© 2023 Microchip Technology Inc. и её дочерние компании

Имя команды	Биты CMD [7:6]	Биты CMD [5:0]	Описание команды
Register Write (запись регистра)	10b	XXXXXXb	Команда непосредственной записи регистра, где DATA[5:0] = 6-битный адрес регистра
		101111b	Команда расширенной записи регистра, где 8-битный адрес регистра выставляется в следующем такте.
Register Read (чтение регистра)	11b	XXXXXXb	Команда непосредственного чтения регистра, где DATA[5:0] = 6-битный адрес регистра
		101111b	Команда расширенного чтения регистра, где 8-битный адрес регистра выставляется в следующем такте.


6.2.1 ЗАПИСЬ РЕГИСТРА ULPI

Операция записи регистра ULPI показана на Рисунке 6-3. Команда TXD с признаком записи регистра DATA[7:6] = 10b выставляется контроллером Link в момент T0. Адрес регистра кодируется в DATA[5:0] байта TXD CMD.

Для записи регистра Link ждёт низкого уровня DIR и в момент T0 выставляет TXD CMD на шину данных. В момент T2 приёмопередатчик устанавливает NXT в высокий уровень. По следующему нарастающему фронту, T3, Link выставляет данные регистра. В момент T4 приёмопередатчик принимает данные регистра и устанавливает NXT в низкий уровень. Link выставляет Idle на шину и устанавливает STP в высокий уровень, сигнализируя о конце пакета данных. Наконец, в момент T5 приёмопередатчик защёлкивает данные в регистре, и Link устанавливает STP в низкий уровень.


NXT управляет моментом, когда Link выставляет данные регистра на шину. В течение всей транзакции DIR остаётся в низком уровне, так как приёмопередатчик принимает данные от Link. STP используется для завершения транзакции, а данные регистрируются после снятия STP. После завершения операции записи Link должен выставить на шину данных ULPI Idle (00h), иначе USB3320 может декодировать значение на шине как команду ULPI.

РИСУНОК 6-3: ЗАПИСЬ РЕГИСТРА ULPI В СИНХРОННОМ РЕЖИМЕ



Операция расширенной записи регистра ULPI показана на Рисунке 6-4. Для записи расширенного регистра Link ждёт низкого уровня DIR и в момент T0 выставляет TXD CMD на шину данных. В момент T2 приёмопередатчик устанавливает NXT в высокий уровень. В следующем такте T3 Link выставляет расширенный адрес. По следующему нарастающему фронту, T4, Link выставляет данные регистра. В момент T5 приёмопередатчик принимает данные регистра и устанавливает NXT в низкий уровень. Link выставляет Idle на шину и устанавливает STP в высокий уровень, сигнализируя о конце пакета данных. Наконец, в момент T5 приёмопередатчик защёлкивает данные в регистре. Link устанавливает STP в низкий уровень.


РИСУНОК 6-4: РАСШИРЕННАЯ ЗАПИСЬ РЕГИСТРА ULPI В СИНХРОННОМ РЕЖИМЕ



6.2.2 ЧТЕНИЕ РЕГИСТРА ULPI

Операция чтения регистра ULPI показана на Рисунке 6-5. Для чтения регистра Link выставляет байт TXD CMD с DATA[7:6] = 11b. DATA[5:0] командного байта ULPI TXD содержат адрес регистра.

РИСУНОК 6-5: ЧТЕНИЕ РЕГИСТРА ULPI В СИНХРОННОМ РЕЖИМЕ




В момент T0 Link выставляет TXD CMD на шину данных. В момент T2 приёмопередатчик устанавливает NXT в высокий уровень, сигнализируя Link о готовности принять передачу данных. В момент T3 приёмопередатчик читает TXD CMD, определяет, что это чтение регистра, и устанавливает DIR, захватывая шину. Приёмопередатчик также снимает NXT. В момент T4 владение шиной переходит к приёмопередатчику, и он выставляет на шину данных запрошенный регистр. В момент T5 Link читает шину данных, а приёмопередатчик переводит DIR в низкий уровень, возвращая управление шиной контроллеру Link. После такта разворота Link должен выставить команду ULPI Idle в момент T6.

Операция расширенного чтения регистра ULPI показана на Рисунке 6-6. Для чтения расширенного регистра Link записывает TX CMD с адресом 2Fh. В момент T2 приёмопередатчик устанавливает NXT, сигнализируя Link о готовности принять расширенный адрес. В момент T3 Link выставляет на шину расширенный адрес регистра. В момент T4 приёмопередатчик читает расширенный адрес и устанавливает DIR, захватывая шину. Приёмопередатчик также снимает NXT. В момент T5 владение

© 2023 Microchip Technology Inc. и её дочерние компании

шиной переходит к приёмопередатчику, и он выставляет на шину данных запрошенный регистр. В момент T6 Link читает шину данных, а приёмопередатчик снимает DIR, возвращая управление шиной контроллеру Link. После такта разворота Link должен выставить команду ULPI Idle в момент T6.

РИСУНОК 6-6: РАСШИРЕННОЕ ЧТЕНИЕ РЕГИСТРА ULPI В СИНХРОННОМ РЕЖИМЕ



6.2.3 ULPI RXCMD

Контроллеру ULPI Link требуется информация, которая в реализации UTMI передавалась выводами linestate[1:0], rxactive, rxvalid и rxerror. При реализации функций OTG контроллеру Link также должны передаваться состояния выводов VBUS и ID.

ULPI определяет байт команды приёма (RXCMD), содержащий эту информацию. Кодирование байта RXCMD приведено в Таблице 6-3.

Передача байта RXCMD происходит в синхронном режиме, когда шиной управляет приёмопередатчик. Блок протокола ULPI, показанный на Рисунке 6-1, определяет, когда отправлять RXCMD.

RXCMD может передаваться:

- при изменении linestate;
- при изменении состояния компараторов VBUS или ID;
- во время приёма USB, когда NXT в низком уровне;
- после того как USB3320 снимает DIR и STP находится в низком уровне при запуске;
- после выхода USB3320 из режима пониженного энергопотребления, последовательных режимов или режима Carkit, после обнаружения того, что Link снял STP и DIR в низком уровне.

Во время приёма USB RXCMD передаются всякий раз, когда NXT = 0 и DIR = 1. Во время передачи USB RXCMD возвращаются контроллеру Link после установки STP.

Если событие RXCMD происходит во время передачи USB, RXCMD блокируется до снятия STP в конце передачи. RXCMD содержит состояние, актуальное на момент отправки RXCMD.

© 2023 Microchip Technology Inc. и её дочерние компании

ТАБЛИЦА 6-3: КОДИРОВАНИЕ ULPI RX CMD

<table>
<tr><th>Data[7:0]</th><th>Имя</th><th>Описание и значение</th></tr>
<tr><td>[1:0]</td><td>Linestate</td><td>Сигналы UTMI Linestate (Примечание 6-1)</td></tr>
<tr><td>[3:2]</td><td>Закодированное состояние VBUS</td><td>ЗАКОДИРОВАННЫЕ СОСТОЯНИЯ НАПРЯЖЕНИЯ VBUS
<table>
<tr><th>ЗНАЧЕНИЕ</th><th>НАПРЯЖЕНИЕ VBUS</th><th>SESSEND</th><th>SESSVLD</th><th>VBUSVLD [2]</th></tr>
<tr><td>00</td><td>$V_{VBUS} < V_{SESS_END}$</td><td>1</td><td>0</td><td>0</td></tr>
<tr><td>01</td><td>$V_{SESS_END} < V_{VBUS} < V_{SESS_VLD}$</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>10</td><td>$V_{SESS_VLD} < V_{VBUS} < V_{VBUS_VLD}$</td><td>X</td><td>1</td><td>0</td></tr>
<tr><td>11</td><td>$V_{VBUS_VLD} < V_{VBUS}$</td><td>X</td><td>X</td><td>1</td></tr>
</table></td></tr>
<tr><td>[5:4]</td><td>Кодирование событий Rx</td><td>ЗАКОДИРОВАННЫЕ СИГНАЛЫ СОБЫТИЙ UTMI
<table>
<tr><th>ЗНАЧЕНИЕ</th><th>RXACTIVE</th><th>RXERROR</th><th>HOSTDISCONNECT</th></tr>
<tr><td>00</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>01</td><td>1</td><td>0</td><td>0</td></tr>
<tr><td>11</td><td>1</td><td>1</td><td>0</td></tr>
<tr><td>10</td><td>X</td><td>X</td><td>1</td></tr>
</table></td></tr>
<tr><td>[6]</td><td>Состояние вывода ID</td><td>Устанавливается в логическое состояние вывода ID. Низкий логический уровень указывает на A-устройство. Высокий — на B-устройство.</td></tr>
<tr><td>[7]</td><td>alt_int</td><td>Устанавливается при возникновении прерывания, не связанного с USB. Этот бит устанавливается, когда происходит незамаскированное событие на любом бите регистра Carkit Interrupt Latch. Link должен прочитать регистр Carkit Interrupt Latch, чтобы определить источник прерывания. В Разделе 5.6.1.3 описано, как изменение на выводе ID может сформировать прерывание. В Разделе 6.6 описано, как может формироваться прерывание при установке бита RidConversionDone.</td></tr>
</table>

Примечание 1: «X» означает «безразлично» и может быть логическим 0 или 1.

Примечание 2: Значение VbusValid определено в Таблице 5-6.

Примечание 6-1 LineState: эти биты байта RXCMD отражают текущее состояние несимметричных приёмников Full-Speed. LineState[0] непосредственно отражает текущее состояние DP. LineState[1] непосредственно отражает текущее состояние DM. Когда DP = DM = 0, это называется «несимметричный ноль» (SE0). Когда DP = DM = 1, это называется «несимметричная единица» (SE1).

6.2.4 ПЕРЕДАТЧИК USB3320

Передатчик ULPI USB3320 полностью поддерживает операции передачи HS, FS и LS. На Рисунке 6-1 показаны блоки передатчиков high speed, full speed и low speed, управляемые блоком протокола ULPI. Кодирование USB-пакета выполняется с вставкой битов и NRZI согласно спецификации USB 2.0. Многие из этих функций используются совместно передатчиками HS и FS/LS. При использовании USB3320 Таблицу 5-1 следует всегда использовать как руководство по настройке различных режимов работы. Передатчик декодирует входы XcvrSelect[1:0], TermSelect, OpMode[1:0], DpPulldown и DmPulldown, чтобы определить ожидаемую операцию. Пользователи должны строго придерживаться режимов работы, приведённых в Таблице 5-1.

В блоки передатчиков встроен ряд важных функций для устройства и хоста.

Передатчик USB3320 передаёт 32-битную высокоскоростную синхропоследовательность (sync) перед каждым высокоскоростным пакетом. В режимах full и low speed передаётся 8-битный sync.

Когда устройству или хосту необходимо выполнить chirp для согласования высокоскоростного режима порта, настройка OpMode = 10b в регистре Function Control отключает вставку битов и кодирование NRZI в передатчике. По окончании chirp биты OpMode USB3320 следует изменять только после того, как кодирование linestate в RXCMD покажет, что передатчик завершил передачу. Если opmode будет переключён на обычное кодирование со вставкой битов и NRZI до опустошения

© 2023 Microchip Technology Inc. и её дочерние компании

конвейера передачи, оставшиеся в конвейере данные могут быть переданы в формате с вставкой битов.

Подробное описание сброса USB и HS chirp см. в спецификации ULPI.

6.2.4.1 Длинный EOP High Speed

При работе в качестве хоста Hi-Speed USB3320 автоматически формирует длинный (40 бит) признак конца пакета (EOP) после SOF PID (A5h). USB3320 определяет момент отправки 40-битного длинного EOP, декодируя биты [3:0] ULPI TXD CMD для SOF. 40-битный длинный EOP передаётся только тогда, когда установлены биты DpPulldown и DmPulldown в регистре OTG Control. 40-битный длинный EOP Hi-Speed используется для обнаружения отключения в высокоскоростном режиме.

В режиме устройства USB3320 не отправляет длинный EOP после SOF PID.

6.2.4.2 Поддержание активности Low Speed (Keep-Alive)

USB3320 поддерживает keep-alive для low speed. В режиме Low speed (XcvrSelect = 10b в регистре Function Control) USB3320 при получении SOF PID отправляет SE0 длительностью два битовых интервала Low speed.

6.2.4.3 UTMI+ Level 3

Для совместимости с UTMI+ Level 3 поддерживается преамбула. Когда XcvrSelect = 11b в регистре Function Control в режиме хоста (DpPulldown и DmPulldown оба установлены), USB3320 добавляет перед пакетом low speed преамбулу full speed. В этом режиме используются времена нарастания и спада full speed. Преамбула состоит из: sync full speed, закодированного pre-PID (C3h) и затем состояния покоя full speed (DP = 1 и DM = 0). Затем следует пакет low speed с sync, данными и LS EOP.

USB3320 поддерживает UTMI+ Level 3 только в качестве хоста. USB3320 не поддерживает UTMI+ Level 3 в качестве периферийного устройства. Периферийное устройство UTMI+ Level 3 — это восходящий порт хаба. USB3320 не декодирует пакет преамбулы, предназначенный для LS-устройства, когда USB3320 настроен как восходящий порт FS-хаба, XcvrSelect = 11b, DpPulldown = 0b, DmPulldown = 0b.

6.2.4.4 Resume K хоста

USB3320 поддерживает формирование Resume K. Когда USB3320 выходит из приостановленного состояния (режима пониженного энергопотребления), USB3320, работающий как хост, передаёт K на DP/DM. Передатчики завершают K состоянием SE0 длительностью два битовых интервала Low Speed. Если до приостановки USB3320 работал в высокоскоростном режиме, хост должен переключиться в высокоскоростной режим до окончания SE0. SE0 длится два битовых интервала low speed, что составляет около 1,2 мкс. Подробнее см. разделы 7.1.77 и 7.9 спецификации USB.

В режиме устройства resume K не дополняется SE0, а шина освобождается в правильное состояние покоя в зависимости от режима работы, как показано в Таблице 5-1.

Спецификация ULPI содержит подробное описание последовательности возобновления и требуемого порядка операций. Для поддержки запуска хоста менее чем за 1 мс в USB3320 реализован бит ULPI AutoResume в регистре Interface Control. Состояние AutoResume по умолчанию — 0; для применений в качестве хоста этот бит следует включить.


6.2.4.5 Без формирования SYNC и EOP (OpMode = 11)

UTMI+ определяет OpMode = 11, при котором в режиме Hi-Speed не формируются sync и EOP. Это необязательная опция спецификации ULPI, и в USB3320 она не реализована.

6.2.4.6 Типовая передача USB через ULPI

На Рисунке 6-7 показана типовая последовательность передачи USB. Последовательность передачи начинается с отправки контроллером Link TXD CMD, где DATA[7:6] = 01b, DATA[5:4] = 00b и Data[3:0] = PID. За TX CMD с PID следуют передаваемые данные.

РИСУНОК 6-7: ПЕРЕДАЧА ULPI В СИНХРОННОМ РЕЖИМЕ



Во время передачи приёмопередатчик использует NXT для управления скоростью поступления данных в приёмопередатчик. Если конвейер USB3320 заполнен или вставка битов вызывает переполнение конвейера данных, NXT снимается, и Link удерживает значение на Data до установки NXT. Передача USB завершается, когда Link устанавливает STP при установленном NXT.

Примечание:	Link не может устанавливать STP при снятом NXT, так как USB3320 ожидает получения от Link следующего байта.

После того как USB3320 завершит передачу, линии DP и DM возвращаются в состояние покоя, и контроллеру Link возвращается RXCMD, чтобы межпакетные таймеры могли обновиться по linestate.

При работе в режиме Full Speed или Low Speed признак конца пакета (EOP) определяется как SE0 длительностью примерно два битовых интервала, за которым следует J длительностью один битовый интервал. Приёмопередатчик выставляет состояние J на один битовый интервал после SE0, завершая EOP. Link должен выждать один битовый интервал после индикации в line state перехода из SE0 в J, чтобы приёмопередатчик мог завершить состояние J длительностью один битовый интервал. Все битовые интервалы указаны относительно скорости передачи.


В случае Full Speed или Low Speed после установки STP каждый битовый переход FS/LS будет формировать RXCMD, так как битовые интервалы относительно велики.

6.2.5 ПРИЁМНИК USB

Приёмник ULPI USB3320 полностью поддерживает операции HS, FS и LS. Во всех трёх режимах приёмник обнаруживает начало пакета и синхронизируется с поступающим пакетом данных. В протоколе ULPI принимаемый пакет имеет приоритет и следует непосредственно за чтением регистров и передачей RXCMD. На Рисунке 6-8 показан базовый USB-пакет, принятый USB3320 через интерфейс ULPI.

© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 6-8: ПРИЁМ ULPI В СИНХРОННОМ РЕЖИМЕ



На Рисунке 6-8 приёмопередатчик устанавливает DIR, захватывая управление шиной данных у Link. Одновременная установка DIR и NXT в одном такте несёт дополнительную информацию о том, что установлен Rxactive. Когда NXT снят, а DIR установлен, контроллеру Link передаются данные RXCMD. После передачи последнего байта принимаемого USB-пакета linestate вернётся в состояние покоя.

Приёмник full speed ULPI работает согласно спецификации UTMI/ULPI. В случае full speed сигнал NXT устанавливается только тогда, когда на шине данных присутствует действительный принятый байт. Когда NXT в низком уровне при высоком DIR, на шину данных выставляется RXCMD.

В режиме full speed USB3320 не сообщит о снятии Rxactive в RXCMD, пока linestate DP/DM не перейдёт в состояние покоя. Это не позволяет Link нарушить минимальное время разворота шины в два битовых интервала full speed.

6.2.5.1 Обнаружение отключения

Высокоскоростной хост должен обнаруживать отключение, анализируя выходы передатчика во время длинного EOP, передаваемого в пакете SOF. USB3320 ищет высокоскоростное отключение только во время длинного EOP, длительность которого достаточна для возврата отражения от отключения к приёмопередатчику хоста. При возникновении высокоскоростного отключения USB3320 вернёт RXCMD и установит бит host disconnect в регистре USB Interrupt Status.

В режимах FS или LS предполагается, что всё обнаружение отключения выполняет Link.

6.3 Режим пониженного энергопотребления

Режим пониженного энергопотребления (Low Power Mode) — это состояние отключения питания для экономии тока, когда USB-сеанс приостановлен. Link управляет переводом приёмопередатчика в режим пониженного энергопотребления и выводом из него. В режиме пониженного энергопотребления все цепи отключены, за исключением выводов интерфейса, приёмника full speed, компараторов VBUS и компаратора IdGnd.


Перед входом в режим пониженного энергопотребления USB3320 необходимо настроить на требуемое состояние приёмопередатчика USB. Конфигурацией управляют биты XcvrSelect[1:0], TermSelect и OpMode[1:0] в регистре Function Control, а также биты DpPulldown и DmPulldown в регистре OTG Control, как показано в Таблице 5-1. Выводы DP и DM переводятся в высокоимпедансное состояние настройкой OpMode[1:0] = 01. На выводах DP и DM присутствуют стягивающие резисторы около 2 МОм, предотвращающие ложную индикацию linestate, которая могла бы возникнуть, если бы выводы оставались плавающими.

© 2023 Microchip Technology Inc. и её дочерние компании

6.3.1 ВХОД В РЕЖИМ ПОНИЖЕННОГО ЭНЕРГОПОТРЕБЛЕНИЯ/ПРИОСТАНОВКИ

Для входа в режим пониженного энергопотребления Link записывает 0 в бит SuspendM регистра Function Control (или сбрасывает его). После завершения этой записи приёмопередатчик установит DIR в высокий уровень и не менее чем через пять нарастающих фронтов CLKOUT переведёт тактовый сигнал в низкий уровень. После остановки тактового сигнала приёмопередатчик переходит в состояние пониженного энергопотребления для экономии тока. Перевод приёмопередатчика в режим приостановки (Suspend Mode) не связан с USB Suspend. Поясним: USB Suspend инициируется, когда USB-хост прекращает передачу данных и переходит в режим Full-Speed со стягивающими резисторами 15 кОм на DP и DM. Приостановленное устройство переходит в режим Full-Speed с подтяжкой на DP. И хост, и устройство остаются в этом состоянии, пока один из них не установит высокий уровень на DM (это называется возобновлением, resume).

РИСУНОК 6-9: ВХОД В РЕЖИМ ПОНИЖЕННОГО ЭНЕРГОПОТРЕБЛЕНИЯ ИЗ СИНХРОННОГО РЕЖИМА



В режиме пониженного энергопотребления интерфейс данных переопределяется так, чтобы Link мог контролировать Linestate и напряжение VBUS. В режиме пониженного энергопотребления DATA[3:0] переопределяются, как показано в Таблице 6-4. Linestate[1:0] — это комбинационный выход несимметричных приёмников. Сигнал «int» (прерывание) указывает на возникновение незамаскированного прерывания. При возникновении незамаскированного прерывания или изменения linestate Link получает уведомление и может решить, нужно ли пробуждать приёмопередатчик.

ТАБЛИЦА 6-4: НАЗНАЧЕНИЕ СИГНАЛОВ ИНТЕРФЕЙСА В РЕЖИМЕ ПОНИЖЕННОГО ЭНЕРГОПОТРЕБЛЕНИЯ

Сигнал	Вывод	Направление	Описание
linestate[0]	DATA[0]	ВЫХ	Комбинационный LineState[0], формируемый непосредственно несимметричным приёмником Full-Speed. Примечание 6-2
linestate[1]	DATA[1]	ВЫХ	Комбинационный LineState[1], формируемый непосредственно несимметричным приёмником Full-Speed. Примечание 6-2
reserved	DATA[2]	ВЫХ	Низкий уровень
int	DATA[3]	ВЫХ	Индикация прерывания с активным высоким уровнем. Должна устанавливаться при любом незамаскированном прерывании.
reserved	DATA[7:4]	ВЫХ	Низкий уровень

Примечание 6-2 LineState: эти сигналы отражают текущее состояние несимметричных приёмников Full-Speed. LineState[0] непосредственно отражает текущее состояние DP. LineState[1]

© 2023 Microchip Technology Inc. и её дочерние компании

непосредственно отражает текущее состояние DM. Когда DP = DM = 0, это называется «несимметричный ноль» (SE0). Когда DP = DM = 1, это называется «несимметричная единица» (SE1).


Незамаскированное прерывание может быть вызвано изменением состояния следующих компараторов: VbusVld, SessVld, SessEnd и IdGnd. Если какой-либо из этих сигналов изменит состояние в режиме пониженного энергопотребления и соответствующие биты включены в регистре USB Interrupt Enable Rising или USB Interrupt Enable Falling, будет установлен DATA[3]. В режиме пониженного энергопотребления прерывания компараторов VbusVld и SessEnd можно замаскировать для снижения тока в состоянии приостановки, как описано в Разделе 6.3.4.

В режиме пониженного энергопотребления шина данных управляется асинхронно, так как все тактовые сигналы приёмопередатчика остановлены.

6.3.2 ВЫХОД ИЗ РЕЖИМА ПОНИЖЕННОГО ЭНЕРГОПОТРЕБЛЕНИЯ

Для выхода из режима пониженного энергопотребления Link устанавливает STP. После установки STP USB3320 начнёт процедуру запуска. По завершении запуска приёмопередатчика он запустит тактовый сигнал на CLKOUT и снимет DIR. После снятия DIR Link может снять STP, когда будет готов, и начать работу в синхронном режиме. Приёмопередатчик автоматически установит бит SuspendM в 1 в регистре Function Control.

РИСУНОК 6-10: ВЫХОД ИЗ РЕЖИМА ПОНИЖЕННОГО ЭНЕРГОПОТРЕБЛЕНИЯ



Значение T_{START} приведено в Таблице 4-3.

Если Link снимет STP до снятия DIR, USB3320 воспримет это как ложный запрос возобновления и вернётся в режим пониженного энергопотребления. Подробно это описано в разделе 3.9.4 спецификации ULPI 1.1.

6.3.3 ЗАЩИТА ИНТЕРФЕЙСА

Протокол ULPI предполагает, что шина данных ULPI всегда управляется либо контроллером Link (при низком DIR), либо приёмопередатчиком (при высоком DIR). Единственное исключение — изменение состояния DIR, когда на 1 такт возникает такт разворота.

В USB-системе возможны ситуации, когда Link не устанавливает шину ULPI в известное состояние при низком DIR. Два примера таких ситуаций — медленный запуск Link или аппаратный сброс.

6.3.3.1 Защита при запуске

При запуске, когда приёмопередатчик снимает DIR, Link должен быть готов принимать команды и выставлять Idle на шину данных. Если Link не готов принимать команды или выставлять Idle, он должен установить STP до снятия DIR. Затем Link может снять STP, когда завершит свой запуск. Если Link не установит STP до того, как сможет принимать команды, приёмопередатчик может

интерпретировать состояние шины данных как TX CMD и передать недопустимые данные в шину USB или выполнить недопустимые записи регистров.

Когда USB3320 отправляет RXCMD, Link обязан вернуть шину данных в состояние покоя по окончании такта разворота. Если Link не вернёт шину данных в состояние покоя, USB3320 может воспринять информацию на шине данных как TXCMD и передавать данные на DP и DM, пока Link не установит stop. Если вывод ID плавающий, последний RXCMD от USB3320 останется на шине после снятия DIR, и USB3320 воспримет его как TXCMD.

Link следует проектировать так, чтобы после POR выход STP по умолчанию был в высоком уровне, а шина данных — в третьем состоянии. USB3320 имеет слабые стягивающие резисторы на шине данных, предотвращающие плавание этих входов, когда ими никто не управляет. Эти резисторы используются только для предотвращения плавания интерфейса ULPI в ситуациях, когда выводы ULPI контроллера Link могут находиться в третьем состоянии. Сопротивление стягивающих резисторов приведено в Таблице «Цифровые выводы ввода-вывода». Стягивающие резисторы недостаточно сильны, чтобы перевести шину данных в низкий уровень после ULPI RXCMD; Link должен выставить на шину данных состояние покоя после снятия DIR.

В некоторых случаях Link может настраиваться программно и не управлять своим выводом STP до запуска приёмопередатчика. В этом случае USB3320 имеет внутренний подтягивающий резистор на входе STP, который подтягивает STP к высокому уровню, пока выход STP контроллера Link находится в третьем состоянии. Подтягивающий резистор STP включается при POR и может быть отключён установкой бита 7 InterfaceProtectDisable регистра Interface Control.

Подтягивающий резистор STP удерживает вход STP в высоком уровне, пока Link не настроится и не установит STP в высокий уровень. После того как Link завершит запуск, STP можно синхронно перевести в низкий уровень.

Если Link устанавливает STP в высокий уровень при POR, он может отключить подтягивающий резистор на STP, установив бит InterfaceProtectDisable в 1. Это позволяет снизить ток в режиме приостановки: в режиме пониженного энергопотребления STP удерживается в низком уровне, что вызывало бы протекание тока через подтягивающий резистор на STP.

6.3.3.2 Тёплый перезапуск

Разработчикам также следует учитывать случай тёплого перезапуска Link, когда приёмопередатчик находится в режиме пониженного энергопотребления. После входа приёмопередатчика в режим пониженного энергопотребления DIR установлен, а тактовый сигнал остановлен. USB3320 ожидает установки STP, чтобы перезапустить тактовый сигнал и возобновить нормальную синхронную работу.

Если USB3320 приостановлен в режиме пониженного энергопотребления, а Link получает аппаратный сброс, приёмопередатчик должен иметь возможность выйти из режима пониженного энергопотребления и запустить тактовый сигнал. Если Link устанавливает STP при сбросе, приёмопередатчик выйдет из режима пониженного энергопотребления и запустит тактовый сигнал.

Если Link не устанавливает STP при сбросе, можно использовать подтягивающий резистор защиты интерфейса. При сбросе Link его выход STP перейдёт в третье состояние, и подтягивающий резистор установит STP в высокий уровень, сигнализируя приёмопередатчику о необходимости перезапустить тактовый сигнал.

6.3.4 МИНИМИЗАЦИЯ ТОКА В РЕЖИМЕ ПОНИЖЕННОГО ЭНЕРГОПОТРЕБЛЕНИЯ

Чтобы минимизировать ток приостановки в режиме пониженного энергопотребления, можно отключить компараторы OTG. В режиме пониженного энергопотребления компараторы VbusVld и SessEnd не нужны и могут быть отключены сбросом соответствующих битов в обоих регистрах USB Interrupt Enable Rising и USB Interrupt Enable Falling. При отключении прерывания в ОБОИХ регистрах (нарастания и спада) компараторы SessEnd и VbusVld выключаются. Биты IdFloatRise и IdFloatFall в регистре Carkit Interrupt Enable также следует сбросить, если они были установлены. При выходе из режима пониженного энергопотребления Link должен немедленно снова включить компараторы VbusVld и SessEnd, если требуется функциональность хоста или OTG.

© 2023 Microchip Technology Inc. и её дочерние компании

Помимо отключения компараторов OTG в режиме пониженного энергопотребления, Link может отключить схему защиты интерфейса. Установив бит InterfaceProtectDisable в регистре Interface Control, Link может отключить подтягивающий резистор на STP. Когда на RESETB низкий уровень, схема защиты интерфейса отключена.

6.4 Последовательные режимы Full Speed/Low Speed

USB3320 имеет два последовательных режима для поддержки унаследованных контроллеров Link, использующих 3-выводной или 6-выводной последовательный формат. Для входа в любой из последовательных режимов Link должен записать 1 в бит 6-pin FsLsSerialMode или 3-pin FsLsSerialMode регистра Interface Control. Последовательный режим можно использовать для экономии энергии при подключении к устройству, не поддерживающему Hi-Speed.

Вход в последовательные режимы выполняется так же, как вход в режим пониженного энергопотребления. Link записывает бит регистра Interface Control для конкретного последовательного режима. USB3320 установит DIR и выключит тактовый сигнал не менее чем через пять тактов. Затем шина данных переходит в формат выбранного последовательного режима. Перед входом в последовательный режим Link должен перевести приёмопередатчик ULPI в соответствующий режим согласно Таблице 5-1.

В режиме выходного тактирования ULPI приёмопередатчик выключит тактовый сигнал 60 МГц для экономии энергии. Если Link необходимо, чтобы тактовый сигнал 60 МГц продолжал работать в последовательном режиме, перед входом в последовательный режим следует установить бит 3 ClockSuspendM регистра Interface Control. При установленном бите тактовый сигнал 60 МГц будет присутствовать в последовательных режимах.

В последовательном режиме возможны прерывания от незамаскированных источников. Состояние каждого источника прерывания фиксируется перед установкой DIR и сравнивается с асинхронным уровнем от источника прерывания.

Выход из последовательных режимов аналогичен выходу из режима пониженного энергопотребления. Link должен установить STP, сигнализируя приёмопередатчику о выходе из последовательного режима. Когда приёмопередатчик может принять команду, DIR снимается, и приёмопередатчик ждёт, пока Link снимет STP, чтобы возобновить синхронную работу ULPI. Для сброса USB3320 и возврата в синхронный режим также можно подать импульс низкого уровня на вывод RESETB.

6.4.1 3-ВЫВОДНОЙ ПОСЛЕДОВАТЕЛЬНЫЙ РЕЖИМ FS/LS

В 3-выводном последовательном режиме выводы шины данных используются для последовательных функций, показанных в Таблице 6-5.

ТАБЛИЦА 6-5: НАЗНАЧЕНИЕ ВЫВОДОВ В 3-ВЫВОДНОМ ПОСЛЕДОВАТЕЛЬНОМ РЕЖИМЕ

Сигнал	Вывод	Направление	Описание
tx_enable	DATA[0]	ВХ	Разрешение передачи, активный высокий уровень.
data	DATA[1]	ВХ/ВЫХ	Дифференциальные данные TX на DP/DM при высоком tx_enable. Дифференциальные данные RX с DP/DM при низком tx_enable.
SE0	DATA[2]	ВХ/ВЫХ	TX SE0 на DP/DM при высоком tx_enable. RX SE0_b с DP/DM при низком tx_enable.
interrupt	DATA[3]	ВЫХ	Устанавливается при любом незамаскированном прерывании. Активный высокий уровень.
Reserved	DATA[7:4]	ВЫХ	Низкий уровень.

6.4.2 6-ВЫВОДНОЙ ПОСЛЕДОВАТЕЛЬНЫЙ РЕЖИМ FS/LS

В 6-выводном последовательном режиме выводы шины данных используются для последовательных функций, показанных в Таблице 6-6.

ТАБЛИЦА 6-6: НАЗНАЧЕНИЕ ВЫВОДОВ В 6-ВЫВОДНОМ ПОСЛЕДОВАТЕЛЬНОМ РЕЖИМЕ

Сигнал	Вывод	Направление	Описание
tx_enable	DATA[0]	ВХ	Разрешение передачи, активный высокий уровень.
tx_data	DATA[1]	ВХ	Дифференциальные данные Tx на DP/DM при высоком tx_enable.
tx_se0	DATA[2]	ВХ	Tx SE0 на DP/DM при высоком tx_enable.
interrupt	DATA[3]	ВЫХ	Устанавливается при любом незамаскированном прерывании. Активный высокий уровень.
rx_dp	DATA[4]	ВЫХ	Несимметричные принимаемые данные с DP.
rx_dm	DATA[5]	ВЫХ	Несимметричные принимаемые данные с DM.
rx_rcv	DATA[6]	ВЫХ	Дифференциальные принимаемые данные с DP и DM.
Reserved	DATA[7]	ВЫХ	Низкий уровень.

6.5 Режим Carkit

USB3320 имеет режим Carkit для поддержки USB UART и режима USB Audio.

При входе в режим Carkit потребление тока USB3320 минимизируется. При работе в режиме входного тактирования ULPI (режим REFCLK 60 МГц) CLKOUT по умолчанию останавливается для экономии энергии. Link может настроить продолжение работы тактового сигнала 60 МГц, установив бит ClockSuspendM регистра Interface Control перед входом в режим Carkit. При установленном бите тактовый сигнал 60 МГц продолжит работать в режиме Carkit.

В режиме Carkit возможны прерывания, если они разрешены в регистре Carkit Interrupt Enable. Состояние каждого источника прерывания фиксируется перед установкой DIR и сравнивается с асинхронным уровнем от источника прерывания. В режиме Carkit сигналы Linestate недоступны согласно спецификации ULPI.

Выход из режима Carkit аналогичен выходу из режима пониженного энергопотребления, описанному в Разделе 6.3.2. Link должен установить STP, сигнализируя приёмопередатчику о выходе из последовательного режима. Когда приёмопередатчик может принять команду, DIR снимается, и приёмопередатчик ждёт, пока Link снимет STP, чтобы возобновить синхронную работу ULPI. Для сброса USB3320 и возврата в синхронный режим также можно подать импульс низкого уровня на вывод RESETB.

6.5.1 РЕЖИМ USB UART

USB3320 можно перевести в режим UART, сначала установив биты TxdEn и RxdEn в регистре Carkit Control. Затем Link может установить бит CarkitMode в регистре Interface Control. Биты TxdEn и RxdEn должны быть записаны до бита CarkitMode.

ТАБЛИЦА 6-7: ПРИМЕР ПРОГРАММИРОВАНИЯ РЕГИСТРОВ ULPI ДЛЯ ВХОДА В РЕЖИМ UART

Чт/Зп	Адрес (HEX)	Значение (HEX)	Описание	Результат
W	04	49	Настройка неуправляющего режима Выбор скоростей фронтов передачи FS	OpMode = 01 XcvrSelect = 01
W	39	00	Установка стабилизатора на 3,3 В	UART RegOutput = 00
W	19	0C	Включение соединений UART	RxdEn = 1 TxdEn = 1
W	07	04	Включение режима carkit	CarkitMode = 1

© 2023 Microchip Technology Inc. и её дочерние компании

После установки бита CarkitMode интерфейс ULPI переопределяется, как описано в Таблице 6-8, и USB3320 будет передавать данные с DATA[0] на DM USB-разъёма и принимать данные с DP, передавая информацию контроллеру Link по DATA[1].

При входе в режим UART выход стабилизатора автоматически переключится на значение, заданное битами UART RegOutput в регистре USB IO & Power Management, и к DP и DM будет внутренне подключена подтяжка. Это удерживает UART в рабочем состоянии по умолчанию.

В режиме UART скорости фронтов передачи можно установить равными скоростям фронтов Full Speed USB или Low Speed USB с помощью битов XcvrSelect[1:0] в регистре Function Control.

ТАБЛИЦА 6-8: НАЗНАЧЕНИЕ ВЫВОДОВ В РЕЖИМЕ CARKIT

Сигнал	Вывод	Направление	Описание
txd	DATA[0]	ВХ	Сигнал UART TXD, направляемый на вывод DM, если установлен TxdEn в регистре Carkit Control.
rxd	DATA[1]	ВЫХ	Сигнал UART RXD, направляемый с вывода DP, если установлен бит RxdEn в регистре Carkit Control.
reserved	DATA[2]	ВЫХ	Низкий уровень.
int	DATA[3]	ВЫХ	Устанавливается при любом незамаскированном прерывании. Активный высокий уровень.
reserved	DATA[4:7]	ВЫХ	Низкий уровень.

6.5.2 РЕЖИМ USB AUDIO

Когда USB3320 работает в синхронном режиме, аудиоключи можно включить установкой битов SpkLeftEn или SpkRightEn в регистре Carkit Control. После завершения записи регистра USB3320 немедленно включит или выключит аудиоключ. Затем Link может установить бит CarkitMode в регистре Interface Control. Биты SpkLeftEn или SpkRightEn должны быть записаны до бита CarkitMode.

После установки бита CarkitMode интерфейс ULPI переопределяется, как описано в Таблице 6-8.

ТАБЛИЦА 6-9: ПРИМЕР ПРОГРАММИРОВАНИЯ РЕГИСТРОВ ULPI ДЛЯ ВХОДА В РЕЖИМ AUDIO

Чт/Зп	Адрес (HEX)	Значение (HEX)	Описание	Результат
W	04	48	Настройка неуправляющего режима	OpMode = 01
W	19	30	Включение аудиосоединений	SpkrRightEn = 1, SpkrLeftEn = 1
W	07	04	Включение режима carkit	CarkitMode = 1

6.6 Работа преобразователя RID

Преобразователь RID предназначен для считывания значения сопротивления ID относительно земли и передачи этого значения через интерфейс ULPI.

При подключении резистора на землю к выводу ID состояние компаратора IdGnd изменится с 1 на 0, как описано в Разделе 5.6.1. Если USB3320 находится в режиме ULPI, будет сформирован RXCMD с низким уровнем бита 6. Если USB3320 находится в режиме пониженного энергопотребления (или одном из других режимов, отличных от ULPI), сигнал прерывания DATA[3] перейдёт в высокий уровень.

После того как USB3320 обнаружил изменение состояния на выводе ID, для определения значения сопротивления ID можно использовать преобразователь RID. Чтобы начать измерение сопротивления ID, устанавливается бит RidConversionStart в регистре Vendor Rid Conversion.

Link может использовать один из двух методов, чтобы определить завершение преобразования RID. Первый метод — опрос бита RidConversionStart, как описано в Разделе 7.1.3.3. Предпочтительный метод — установить бит RidIntEn в регистре Vendor Rid Conversion. При установленном RidIntEn после завершения преобразования RID будет сформирован RXCMD. Как описано в Таблице 6-3, будет

© 2023 Microchip Technology Inc. и её дочерние компании

установлен бит alt_int в RXCMD.

После завершения преобразования RID Link может прочитать RidValue из регистра Vendor Rid Conversion.

6.7 Режим аудиогарнитуры (Headset Audio Mode)

Этот режим позволяет пользователю наблюдать состояние ряда сигналов при использовании аналоговой аудиогарнитуры с USB-разъёмом. Эта функция, эксклюзивная для Microchip, предоставляется как альтернатива режиму CarKit, определённому в Разделе 6.5. В режиме CarKit Link не может узнать источник прерывания по ID, кроме как вернувшись в синхронный режим для чтения регистров ULPI. Это вынуждает отключать аудиоключи и может вызвать помехи в аудиосигналах. Кроме того, Link не может изменить сопротивление на выводе ID, не запустив PHY для доступа к регистрам ULPI.

Вход в режим аудиогарнитуры выполняется записью в регистр Headset Audio Mode; режим позволяет Link получать доступ к состоянию выводов VBUS и ID во время передачи аудио без помех в аудиосоединении. Режим аудиогарнитуры также позволяет Link изменять сопротивление на выводе ID и переключать подключённую аудиогарнитуру с моно на стерео.

При входе в режим аудиогарнитуры интерфейс ULPI переопределяется, как показано в Таблице 6-10.

Выход из режима аудиогарнитуры аналогичен выходу из режима пониженного энергопотребления, описанному в Разделе 6.3.2. Link должен установить STP, сигнализируя PHY о выходе. Когда PHY может принять команду, DIR снимается, и PHY ждёт, пока Link снимет STP, чтобы возобновить синхронную работу ULPI. Для сброса USB3320 и возврата в синхронный режим также можно подать импульс низкого уровня на вывод RESETB.

ТАБЛИЦА 6-10: НАЗНАЧЕНИЕ ВЫВОДОВ В РЕЖИМЕ АУДИОГАРНИТУРЫ

Сигнал	Вывод	Направление	Описание
SessVld	DATA[0]	ВЫХ	Выход компаратора SessVld
VbusVld	DATA[1]	ВЫХ	Выход компаратора VbusVld (прерывание должно быть разрешено)
IdGndDrv	DATA[2]	ВХ	При установке подключает вывод ID к земле 0b: не подключён 1b: ID подключён к земле.
	DATA[3]	ВЫХ	Низкий уровень
IdGround	DATA[4]	ВЫХ	Устанавливается, когда вывод ID заземлён. 0b: вывод ID заземлён 1b: вывод ID плавающий
IdFloat	DATA[5]	ВЫХ	Устанавливается, когда вывод ID плавающий. Должен быть включён IdPullup или d_pullup330, как показано ниже.
IdPullup330	DATA[6]	ВХ	При включении к выводу ID подключается подтяжка 330 кОм. Этот бит также изменяет порог срабатывания компаратора IdGnd на значение, указанное в Таблице 4-7. 0b: подтягивающий резистор отключён 1b: подтягивающий резистор включён
IdPullup	DATA[7]	ВХ	Подключает подтягивающий резистор 100 кОм от вывода ID к VDD3.3 0b: подтягивающий резистор отключён 1b: подтягивающий резистор включён

© 2023 Microchip Technology Inc. и её дочерние компании

7.0 КАРТА РЕГИСТРОВ ULPI

7.1 Массив регистров ULPI

Приёмопередатчик USB3320 реализует все регистры ULPI, описанные в спецификации ULPI ревизии 1.1. Полный набор регистров ULPI USB3320 показан в Таблице 7-1. Все регистры 8-битные. В таблице также указано состояние каждого регистра по умолчанию после POR или снятия RESETB, как описано в Разделе 5.5.2. Бит RESET в регистре Function Control не сбрасывает биты массива регистров ULPI. Link не должен читать или записывать регистры, не указанные в этой таблице.

USB3320 поддерживает расширенный доступ к регистрам. К набору непосредственных регистров (00–3Fh) можно обращаться как по непосредственному, так и по расширенному адресу регистра.

ТАБЛИЦА 7-1: КАРТА РЕГИСТРОВ ULPI

Имя регистра	Состояние по умолчанию	Адрес (6 бит)			
		Чтение	Запись	Установка	Сброс
Vendor ID Low	24h	00h	-	-	-
Vendor ID High	04h	01h	-	-	-
Product ID Low	07h	02h	-	-	-
Product ID High	00h	03h	-	-	-
Function Control	41h	04-06h	04h	05h	06h
Interface Control	00h	07-09h	07h	08h	09h
OTG Control	06h	0A-0Ch	0Ah	0Bh	0Ch
USB Interrupt Enable Rising	1Fh	0D-0Fh	0Dh	0Eh	0Fh
USB Interrupt Enable Falling	1Fh	10-12h	10h	11h	12h
USB Interrupt Status (Примечание 7-1)	00h	13h	-	-	-
USB Interrupt Latch	00h	14h	-	-	-
Debug	00h	15h	-	-	-
Scratch Register	00h	16-18h	16h	17h	18h
Carkit Control	00h	19-1Bh	19h	1Ah	1Bh
Reserved (зарезервировано)	00h	1Ch			
Carkit Interrupt Enable	00h	1D-1Fh	1Dh	1Eh	1Fh
Carkit Interrupt Status	00h	20h	-	-	-
Carkit Interrupt Latch	00h	21h	-	-	-
Reserved (зарезервировано)	00h	22-30h			
HS TX Boost	00h	31h	31h	-	-
Reserved (зарезервировано)	00h	32h	32h	-	-
Headset Audio Mode	00h	33h	33h	-	-
Reserved (зарезервировано)	00h	34-35h			
Vendor Rid Conversion	00h	36-38h	36h	37h	38h
USB IO & Power Management	04h	39-3Bh	39h	3Ah	3Bh
Reserved (зарезервировано)	00h	3C-3Fh			

Примечание 7-1 Динамически обновляется, отражая текущее состояние источников прерываний.

7.1.1 НАБОР РЕГИСТРОВ ULPI

Следующие регистры используются для интерфейса ULPI.

7.1.1.1 Vendor ID Low

Адрес = 00h (только чтение)

Имя поля	Бит	Доступ	По умолч.	Описание
Vendor ID Low	7:0	rd	24h	Идентификатор производителя Microchip

7.1.1.2 Vendor ID High

Адрес = 01h (только чтение)

Имя поля	Бит	Доступ	По умолч.	Описание
Vendor ID High	7:0	rd	04h	Идентификатор производителя Microchip

7.1.1.3 Product ID Low

Адрес = 02h (только чтение)

Имя поля	Бит	Доступ	По умолч.	Описание
Product ID Low	7:0	rd	07h	Идентификатор изделия Microchip

7.1.1.4 Product ID High

Адрес = 03h (только чтение)

Имя поля	Бит	Доступ	По умолч.	Описание
Product ID High	7:0	rd	00h	Идентификатор изделия Microchip

7.1.1.5 Function Control

Адрес = 04–06h (чтение), 04h (запись), 05h (установка), 06h (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
XcvrSelect[1:0]	1:0	rd/w/s/c	01b	Выбирает требуемую скорость приёмопередатчика. 00b: включён приёмопередатчик HS 01b: включён приёмопередатчик FS 10b: включён приёмопередатчик LS 11b: включён приёмопередатчик FS для пакетов LS (автоматически добавляется преамбула FS)
TermSelect	2	rd/w/s/c	0b	Управляет согласованием DP и DM в зависимости от XcvrSelect, OpMode, DpPulldown и DmPulldown. Согласование DP и DM подробно описано в Таблице 5-1.
OpMode	4:3	rd/w/s/c	00b	Выбирает требуемый способ кодирования битов при передаче. 00b: нормальная работа 01b: неуправляющий режим (Non-Driving) 10b: отключение вставки битов и кодирования NRZI 11b: зарезервировано
Reset	5	rd/w/s/c	0b	Сброс приёмопередатчика, активный высокий уровень. Этот сброс не сбрасывает интерфейс ULPI и набор регистров. Автоматически сбрасывается после завершения сброса.
SuspendM	6	rd/w/s/c	1b	Приостановка PHY, активный низкий уровень. При сбросе бита приёмопередатчик входит в режим пониженного энергопотребления, как описано в Разделе 6.3. Автоматически устанавливается при выходе из режима пониженного энергопотребления.
Reserved	7	rd	0b	Только чтение, 0.

© 2023 Microchip Technology Inc. и её дочерние компании

7.1.1.6 Interface Control

Адрес = 07–09h (чтение), 07h (запись), 08h (установка), 09h (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
6-pin FsLsSerialMode	0	rd/w/s/c	0b	При установке интерфейс ULPI переопределяется в 6-выводной последовательный режим. Приёмопередатчик автоматически сбрасывает этот бит при выходе из последовательного режима.
3-pin FsLsSerialMode	1	rd/w/s/c	0b	При установке интерфейс ULPI переопределяется в 3-выводной последовательный режим. Приёмопередатчик автоматически сбрасывает этот бит при выходе из последовательного режима.
CarkitMode	2	rd/w/s/c	0b	При установке интерфейс ULPI переопределяется в интерфейс Carkit. Приёмопередатчик автоматически сбрасывает этот бит при выходе из режима Carkit.
ClockSuspendM	3	rd/w/s/c	0b	Позволяет Link включить CLKOUT 60 МГц в последовательном режиме или режиме Carkit. 0b: тактовый сигнал отключён в последовательном режиме или режиме Carkit. 1b: тактовый сигнал включён в последовательном режиме или режиме Carkit.
AutoResume	4	rd/w/s/c	0b	Применяется только в режиме хоста. Позволяет приёмопередатчику автоматически передавать сигнал возобновления. Эта функция подробно описана в Разделе 6.2.4.4.
IndicatorComplement	5	rd/w/s/c	0b	Инвертирует сигнал EXTVBUS. Эта функция подробно описана в Разделе 5.6.2. **Примечание:** сигнал EXTVBUS в USB3320 всегда в высоком уровне.
IndicatorPassThru	6	rd/w/s/c	0b	При установке отключает логическое И внутреннего компаратора VBUS с сигналом EXTVBUS. Эта функция подробно описана в Разделе 5.6.2. **Примечание:** сигнал EXTVBUS в USB3320 всегда в высоком уровне.
InterfaceProtectDisable	7	rd/w/s/c	0b	Используется для отключения встроенного подтягивающего резистора STP, используемого для защиты интерфейса. Эта функция подробно описана в Разделе 6.3.3.

7.1.1.7 OTG Control

Адрес = 0A–0Ch (чтение), 0Ah (запись), 0Bh (установка), 0Ch (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
IdPullup	0	rd/w/s/c	0b	Подключает подтягивающий резистор 100 кОм от вывода ID к VDD33 0b: подтягивающий резистор отключён 1b: подтягивающий резистор включён
DpPulldown	1	rd/w/s/c	1b	Включает стягивающий резистор 15 кОм на DP. 0b: стягивающий резистор не подключён 1b: стягивающий резистор подключён
DmPulldown	2	rd/w/s/c	1b	Включает стягивающий резистор 15 кОм на DM. 0b: стягивающий резистор не подключён 1b: стягивающий резистор подключён
DischrgVbus	3	rd/w/s/c	0b	Этот бит используется только во время SRP. Подключает резистор от VBUS к земле для разряда VBUS. 0b: резистор от VBUS к земле отключён 1b: резистор от VBUS к земле подключён
ChrgVbus	4	rd/w/s/c	0b	Этот бит используется только во время SRP. Подключает резистор от VBUS к VDD33 для заряда VBUS выше порога SessValid. 0b: резистор от VBUS к VDD33 отключён 1b: резистор от VBUS к VDD33 подключён

© 2023 Microchip Technology Inc. и её дочерние компании

Имя поля	Бит	Доступ	По умолч.	Описание
DrvVbus	5	rd/w/s/c	0b	Разрешает внешнему источнику 5 В подавать 5 В на VBUS. Этот сигнал объединяется по ИЛИ с DrvVbusExternal. 0b: не подавать Vbus, CPEN в низком уровне. 1b: подавать Vbus, CPEN в высоком уровне.
DrvVbusExternal	6	rd/w/s/c	0b	Разрешает внешнему источнику 5 В подавать 5 В на VBUS. Этот сигнал объединяется по ИЛИ с DrvVbus. 0b: не подавать Vbus, CPEN в низком уровне. 1b: подавать Vbus, CPEN в высоком уровне.
UseExternalVbus Indicator	7	rd/w/s/c	0b	Указывает приёмопередатчику использовать внешний индикатор перегрузки по току или напряжения VBUS. Эта функция подробно описана в Разделе 5.6.2. 0b: использовать внутренний компаратор VbusValid 1b: использовать вход EXTVBUS в качестве сигнала VbusValid. **Примечание:** сигнал EXTVBUS в USB3320 всегда в высоком уровне.

7.1.1.8 USB Interrupt Enable Rising

Адрес = 0D–0Fh (чтение), 0Dh (запись), 0Eh (установка), 0Fh (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
HostDisconnect Rise	0	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе Hostdisconnect из низкого уровня в высокий. Применяется только в режиме хоста.
VbusValid Rise	1	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе Vbusvalid из низкого уровня в высокий.
SessValid Rise	2	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе SessValid из низкого уровня в высокий.
SessEnd Rise	3	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе SessEnd из низкого уровня в высокий.
IdGnd Rise	4	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе IdGnd из низкого уровня в высокий.
Reserved	7:5	rd	000b	Только чтение, 0.

7.1.1.9 USB Interrupt Enable Falling

Адрес = 10–12h (чтение), 10h (запись), 11h (установка), 12h (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
HostDisconnect Fall	0	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе Hostdisconnect из высокого уровня в низкий. Применяется только в режиме хоста.
VbusValid Fall	1	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе Vbusvalid из высокого уровня в низкий.
SessValid Fall	2	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе SessValid из высокого уровня в низкий.
SessEnd Fall	3	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе SessEnd из высокого уровня в низкий.
IdGnd Fall	4	rd/w/s/c	1b	Формировать уведомление о прерывании при переходе IdGnd из высокого уровня в низкий.
Reserved	7:5	rd	000b	Только чтение, 0.

7.1.1.10 USB Interrupt Status

Адрес = 13h (только чтение)

Этот регистр динамически обновляется, отражая текущее состояние источников прерываний.

© 2023 Microchip Technology Inc. и её дочерние компании

Имя поля	Бит	Доступ	По умолч.	Описание
HostDisconnect	0	rd	0b	Текущее значение выхода UTMI+ Hi-Speed Hostdisconnect. Применяется только в режиме хоста.
VbusValid	1	rd	0b	Текущее значение выхода UTMI+ Vbusvalid.
SessValid	2	rd	0b	Текущее значение выхода UTMI+ SessValid.
SessEnd	3	rd	0b	Текущее значение выхода UTMI+ SessEnd.
IdGnd	4	rd	0b	Текущее значение выхода UTMI+ IdGnd.
Reserved	7:5	rd	000b	Только чтение, 0.

Примечание: Состояния по умолчанию будут соответствовать текущему состоянию компараторов. Приведённые значения соответствуют неподключённому OTG-устройству.

7.1.1.11 USB Interrupt Latch

Адрес = 14h (только чтение с автосбросом)

Имя поля	Бит	Доступ	По умолч.	Описание
HostDisconnect Latch	0	rd (Прим. 7-2)	0b	Устанавливается приёмопередатчиком в 1b при незамаскированном событии на Hostdisconnect. Сбрасывается при чтении этого регистра. Применяется только в режиме хоста.
VbusValid Latch	1	rd (Прим. 7-2)	0b	Устанавливается приёмопередатчиком в 1b при незамаскированном событии на VbusValid. Сбрасывается при чтении этого регистра.
SessValid Latch	2	rd (Прим. 7-2)	0b	Устанавливается приёмопередатчиком в 1b при незамаскированном событии на SessValid. Сбрасывается при чтении этого регистра.
SessEnd Latch	3	rd (Прим. 7-2)	0b	Устанавливается приёмопередатчиком в 1b при незамаскированном событии на SessEnd. Сбрасывается при чтении этого регистра.
IdGnd Latch	4	rd (Прим. 7-2)	0b	Устанавливается приёмопередатчиком в 1b при незамаскированном событии на IdGnd. Сбрасывается при чтении этого регистра.
Reserved	7:5	rd	000b	Только чтение, 0.

Примечание 7-2 rd: только чтение с автосбросом.

7.1.1.12 Debug

Адрес = 15h (только чтение)

Имя поля	Бит	Доступ	По умолч.	Описание
Linestate0	0	rd	0b	Содержит текущее значение Linestate[0].
Linestate1	1	rd	0b	Содержит текущее значение Linestate[1].
Reserved	7:2	rd	000000b	Только чтение, 0.

7.1.1.13 Scratch Register

Адрес = 16–18h (чтение), 16h (запись), 17h (установка), 18h (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
Scratch	7:0	rd/w/s/c	00h	Пустой байт регистра для целей тестирования. Программа может читать, записывать, устанавливать и сбрасывать этот регистр, не влияя на работу приёмопередатчика.

© 2023 Microchip Technology Inc. и её дочерние компании

7.1.2 РЕГИСТРЫ УПРАВЛЕНИЯ CARKIT

Следующие регистры используются для настройки и включения функций USB UART и USB Audio.

7.1.2.1 Carkit Control

Адрес = 19–1Bh (чтение), 19h (запись), 1Ah (установка), 1Bh (сброс)

Этот регистр используется для перевода USB3320 в режим Carkit и вывода из него. При входе в режим UART Link должен сначала установить нужные биты TxdEn и RxdEn, а затем перейти в режим Carkit, установив бит CarkitMode в регистре Interface Control. Когда RxdEn не установлен, вывод DATA[1] удерживается в высоком логическом уровне.

При использовании режима USB UART данные UART появятся на выводах SPK_L и SPK_R, если включены соответствующие ключи SpkLeftEn, SpkRightEn или MicEn.

При использовании USB Audio биты TxdEn и RxdEn не следует устанавливать, когда включены ключи SpkLeftEn, SpkRightEn или MicEn. Несимметричные приёмники USB, описанные в Разделе 5.2.1, отключаются при установке любого из битов SpkLeftEn, SpkRightEn или MicEn.

Имя поля	Бит	Доступ	По умолч.	Описание
CarkitPwr	0	rd	0b	Только чтение, 0.
IdGndDrv	1	rd/w/s/c	0b	Подключает вывод ID к земле
TxdEn	2	rd/w/s/c	0b	Соединяет UART TXD (DATA[0]) с DM
RxdEn	3	rd/w/s/c	0b	Соединяет UART RXD (DATA[1]) с DP
SpkLeftEn	4	rd/w/s/c	0b	Соединяет вывод DM с выводом SPK_L
SpkRightEn	5	rd/w/s/c	0b	Соединяет вывод DP с выводом SPK_R. См. примечание ниже.
MicEn	6	rd/w/s/c	0b	Соединяет вывод DP с выводом SPK_R. См. примечание ниже.
Reserved	7	rd	0b	Только чтение, 0.

Примечание: Если установлен SpkRightEn или MicEn, вывод DP будет соединён с SPK_R. Чтобы отсоединить вывод DP от вывода SPK_R, необходимо сбросить оба бита SpkrRightEn и MicEn.

7.1.2.2 Carkit Interrupt Enable

Адрес = 1D–1Fh (чтение), 1Dh (запись), 1Eh (установка), 1Fh (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
IdFloatRise	0	rd/w/s/c	0b	При включении формируется прерывание в бите alt_int байта RXCMD, когда вывод ID переходит из неплавающего состояния в плавающее. Должен быть установлен бит IdPullup в регистре OTG Control.
IdFloatFall	1	rd/w/s/c	0b	При включении формируется прерывание в бите alt_int байта RXCMD, когда вывод ID переходит из плавающего состояния в неплавающее. Должен быть установлен бит IdPullup в регистре OTG Control.
CarIntDet	2	rd	0b	Не реализовано. Читается как 0b.
CarDpRise	3	rd	0b	Не реализовано. Читается как 0b.
CarDpFall	4	rd	0b	Не реализовано. Читается как 0b.
RidIntEn	5	rd/w/s/c	0b	При включении формируется прерывание в бите alt_int байта RXCMD при установке бита RidConversionDone. **Примечание:** этот бит регистра объединяется по ИЛИ с битом RidIntEn регистра Vendor Rid Conversion, описанного в Разделе 7.1.3.3.
Reserved	7:6	rd	00b	Только чтение, 0.

© 2023 Microchip Technology Inc. и её дочерние компании

7.1.2.3 Carkit Interrupt Status

Адрес = 20h (только чтение)

Имя поля	Бит	Доступ	По умолч.	Описание
IdFloat	0	rd	0b	Устанавливается, когда вывод ID плавающий. Должен быть включён IdPullup.
CarIntDet	1	rd	0b	Не реализовано. Читается как 0b.
CarDp	2	rd	0b	Не реализовано. Читается как 0b.
RidValue	5:3	rd	000b	Значение преобразования резистора Rid 000: 0 Ом 001: 75 Ом 010: 102 кОм 011: 200 кОм 100: 440 кОм 101: ID плавающий 111: ошибка **Примечание:** RidValue также можно прочитать в регистре Vendor Rid Conversion, описанном в Разделе 7.1.3.3.
RidConversionDone	6	rd	0b	Автоматически устанавливается USB3320 по завершении преобразования Rid. Преобразование занимает 282 мкс. Этот бит автоматически сбрасывается при чтении RidValue из регистра Rid Conversion. Чтение RidValue из регистра Carkit Interrupt Status не сбрасывает ни один из битов состояния RidConversionDone. **Примечание:** RidConversionDone также можно прочитать в регистре Vendor Rid Conversion, описанном в Разделе 7.1.3.3.
Reserved	7	rd	0b	Только чтение, 0.

7.1.2.4 Carkit Interrupt Latch

Адрес = 21h (только чтение с автосбросом)

Имя поля	Бит	Доступ	По умолч.	Описание
IdFloat Latch	0	rd (Прим. 7-3)	0b	Устанавливается, если состояние вывода ID изменяется с неплавающего на плавающее при включённом бите IdFloatRise или с плавающего на неплавающее при включённом бите IdFloatFall.
CarIntDet Latch	1	rd	0b	Не реализовано. Читается как 0b.
CarDp Latch	2	rd	0b	Не реализовано. Читается как 0b.
RidConversionLatch	3	rd (Прим. 7-3)	0b	Устанавливается, если установлен RidIntEn и состояние бита RidConversionDone изменяется с 0 на 1.
Reserved	7:4	rd	0000b	Только чтение, 0.

Примечание 7-3 rd: только чтение с автосбросом.

7.1.3 ДОСТУП К РЕГИСТРАМ ПРОИЗВОДИТЕЛЯ

Регистры, специфичные для производителя, занимают диапазон от 30h до 3Fh. К ним можно обращаться с помощью непосредственного чтения/записи регистров ULPI.

7.1.3.1 HS TX Boost

Адрес = 31h (чтение/запись)

Имя поля	Бит	Доступ	По умолч.	Описание
Reserved	4:0	rd	00000b	Только чтение, 0.
Boost	6:5	rd/w	00b	Задаёт амплитуду передатчика HS, как описано в Разделе 5.2.1. 00b: номинальная 01b: увеличение силы драйвера на 11,1% 10b: увеличение силы драйвера на 7,4% 11b: увеличение силы драйвера на 3,7%

© 2023 Microchip Technology Inc. и её дочерние компании

Имя поля	Бит	Доступ	По умолч.	Описание
Reserved	7	rd	0b	Только чтение, 0.

7.1.3.2 Headset Audio Mode

Адрес = 33h (чтение/запись)

Имя поля	Бит	Доступ	По умолч.	Описание
HeadsetAudioEn	3:0	rd/w	0000b	При записи в это поле значения 1010 включается режим аудиогарнитуры, как описано в Разделе 6.7.
Reserved	7:4	rd	0h	Только чтение, 0.

7.1.3.3 Vendor Rid Conversion

Адрес = 36–38h (чтение), 36h (запись), 37h (установка), 38h (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
RidValue	2:0	rd/w	000b	Значение преобразования резистора Rid 000: 0 Ом 001: 75 Ом 010: 100 кОм 011: 200 кОм 100: 440 кОм 101: ID плавающий 111: ошибка **Примечание:** RidValue также можно прочитать в регистре Carkit Interrupt Status.
RidConversionDone	3	rd (Прим. 7-4)	0b	Автоматически устанавливается USB3320 по завершении преобразования Rid. Преобразование занимает 282 мкс. Этот бит автоматически сбрасывается при чтении RidValue из регистра Rid Conversion. Чтение RidValue из регистра Carkit Interrupt Status не сбрасывает ни один из битов состояния RidConversionDone. **Примечание:** RidConversionDone также можно прочитать в регистре Carkit Interrupt Status.
RidConversionStart	4	rd/w/s/c	0b	При установке этого бита записью или установкой регистра преобразователь Rid считывает значение резистора ID. По завершении преобразования этот бит автоматически сбрасывается.
Reserved	5	rd/w/s/c	0b	Этот бит должен оставаться равным 0.
RidIntEn	6	rd/w/s/c	0b	При включении формируется прерывание в бите alt_int байта RXCMD при установке бита RidConversionDone. **Примечание:** этот бит регистра объединяется по ИЛИ с битом RidIntEn регистра Carkit Interrupt Status.
Reserved	7	rd	0b	Только чтение, 0.

Примечание 7-4 rd: только чтение с автосбросом.

7.1.3.4 USB IO & Power Management

Адрес = 39–3Bh (чтение), 39h (запись), 3Ah (установка), 3Bh (сброс)

Имя поля	Бит	Доступ	По умолч.	Описание
Reserved	0	rd/w/s/c	0b	Только чтение, 0.
SwapDP/DM	1	rd/w/s/c	0b	При установке выводы DP и DM приёмопередатчика USB меняются местами. Этот бит можно использовать, чтобы избежать пересечения дорожек DP/DM на плате. В режиме UART он меняет местами маршрутизацию на выводы DP и DM. В режиме USB Audio он не влияет на выводы SPK_L и SPK_R.

© 2023 Microchip Technology Inc. и её дочерние компании

Имя поля	Бит	Доступ	По умолч.	Описание
UART RegOutput	3:2	rd/w/s/c	01b	Управляет выходным напряжением стабилизатора VBAT → VDD33 в режиме UART. При переключении приёмопередатчика из режима USB в режим UART выходное напряжение стабилизатора автоматически изменится на значение, заданное в этом регистре, при установке TxdEn. 00: 3,3 В 01: 3,0 В (по умолчанию) 10: 2,75 В 11: 2,5 В **Примечание:** в режиме USB Audio стабилизатор остаётся на 3,3 В. При использовании этого регистра рекомендуется, чтобы Link выходил из режима UART с помощью вывода RESETB.
ChargerPullupEnDP	4	rd/w/s/c	0b	При установке включает подтяжку для обнаружения USB-зарядного устройства на выводе DP. (В режиме UART подтяжка включается автоматически)
ChargerPullupEnDM	5	rd/w/s/c	0b	При установке включает подтяжку для обнаружения USB-зарядного устройства на выводе DM. (В режиме UART подтяжка включается автоматически)
USB RegOutput	7:6	rd/w/s/c	00b	Управляет выходным напряжением стабилизатора VBAT → VDD33 в режиме USB. Когда приёмопередатчик находится в синхронном режиме, последовательном режиме или режиме пониженного энергопотребления, выходное напряжение стабилизатора равно значению, заданному в этом регистре. 00: 3,3 В (по умолчанию) 01: 3,0 В 10: 2,75 В 11: 2,5 В

8.0 УКАЗАНИЯ ПО ПРИМЕНЕНИЮ

8.1 Схема применения

USB3320 требует небольшого числа внешних компонентов, как показано на схемах применения. Спецификация USB 2.0 ограничивает напряжение на выводе VBUS максимальным значением 5,25 В. В некоторых применениях напряжение будет превышать это значение, и USB3320 содержит встроенную схему защиты от перенапряжения. Схема защиты от перенапряжения работает совместно с внешним резистором (R_{VBUS}), снижая напряжение на выводе VBUS, как описано в Разделе 5.6.2.6.

После POR или аппаратного сброса напряжение на CLKOUT не должно превышать V_{IH_ED}, указанное в Таблице «Цифровые выводы ввода-вывода».

ТАБЛИЦА 8-1: НОМИНАЛЫ КОМПОНЕНТОВ НА СХЕМАХ ПРИМЕНЕНИЯ

Позиционное обозначение	Номинал	Описание	Примечания
C_{OUT}	2,2 мкФ	Блокировочный конденсатор на землю (ESR < 1 Ом) для устойчивости стабилизатора.	Размещать как можно ближе к приёмопередатчику.
C_{VBUS}	См. Таблицу 8-2	Конденсатор на землю, требуемый спецификацией USB. Microchip рекомендует ESR < 1 Ом.	Размещать рядом с USB-разъёмом.
C_{BYP}	Зависит от системы.	Блокировочный конденсатор на землю. Типовые значения — 0,1 или 0,01 мкФ.	Размещать как можно ближе к приёмопередатчику.
C_{DC_LOAD}	Зависит от системы.	Корпус USB-разъёма может быть соединён с землёй устройства через разделительный конденсатор (по переменному току).	По отраслевому соглашению экран кабеля заземляется только со стороны хоста.
R_{VBUS}	1 кОм или 10 кОм	Последовательный резистор для работы со встроенной защитой от перенапряжения. 10 кОм в применениях устройства. Требуемые значения для применений хоста или OTG см. в Таблице 5-7.	Сведения о рассеиваемой мощности см. в Разделе 5.6.2.6.
R_{BIAS}	8,06 кОм (±1%)	Последовательный резистор для задания опорного напряжения.	Сведения о рассеиваемой мощности см. в Разделе 5.3.

ТАБЛИЦА 8-2: ЗНАЧЕНИЯ ЁМКОСТИ НА VBUS USB-РАЗЪЁМА

Режим	МИН значение	МАКС значение
Хост	120 мкФ	
Устройство	1 мкФ	10 мкФ
OTG	1 мкФ	6,5 мкФ

© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 8-1: СХЕМА ПРИМЕНЕНИЯ USB3320 (УСТРОЙСТВО, РЕЖИМ ВЫХОДНОГО ТАКТИРОВАНИЯ ULPI, 24 МГЦ)






РИСУНОК 8-2: СХЕМА ПРИМЕНЕНИЯ USB3320 (УСТРОЙСТВО, РЕЖИМ ВХОДНОГО ТАКТИРОВАНИЯ ULPI, 60 МГЦ)



© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 8-3: СХЕМА ПРИМЕНЕНИЯ USB3320 (ХОСТ ИЛИ OTG, РЕЖИМ ВЫХОДНОГО ТАКТИРОВАНИЯ ULPI, 24 МГЦ)



Пояснения к надписям на рисунках 8-1...8-3: «R_{VBUS} must be installed to enable overvoltage protection of the VBUS pin» — резистор R_{VBUS} должен быть установлен для включения защиты вывода VBUS от перенапряжения; «The capacitor C_{VBUS} must be installed on this side of R_{VBUS}» — конденсатор C_{VBUS} должен быть установлен с этой стороны R_{VBUS}; «Signal at REFCLK must comply with V_{IH} and V_{IL}» — сигнал на REFCLK должен соответствовать V_{IH} и V_{IL}; «Optional Switched Signal to DP/DM» — необязательный коммутируемый сигнал на DP/DM; «For Host applications (non-OTG), the ID pin should be connected to GND» — в применениях хоста (без OTG) вывод ID следует подключить к GND; «Supply» — источник питания; «Resonator / Crystal and Caps» — резонатор / кварц и конденсаторы.

8.2 Эталонные проекты

Microchip разработала эталонные проекты подключения USB3320 к SoC с портом ULPI. За подробностями обращайтесь в торговое представительство Microchip.

© 2023 Microchip Technology Inc. и её дочерние компании

8.3 Устойчивость к ESD

USB3320 защищён от электростатических разрядов. Исключение необходимости во внешних устройствах защиты от ESD экономит площадь платы и позволяет производителю плат снизить стоимость. Усовершенствованные структуры защиты от ESD, интегрированные в USB3320, защищают устройство как при включённом, так и при выключенном питании.

8.3.1 УСТОЙЧИВОСТЬ ПО МОДЕЛИ ЧЕЛОВЕЧЕСКОГО ТЕЛА (HBM)

Испытание HBM проверяет способность выдерживать электростатические разряды, подобные возникающим при обращении с устройством и производстве, и проводится без подачи питания на ИС. Для прохождения испытания устройство не должно изменять работу или характеристики в результате воздействия. Все выводы USB3320, кроме выводов REFCLK, SPK_L и SPK_R, обеспечивают защиту ±8 кВ по HBM, как показано в Таблице 4-10.

8.3.2 УСТОЙЧИВОСТЬ ПО EN/IEC 61000-4-2

Спецификация ESD EN/IEC 61000-4-2 — это международный стандарт, посвящённый системной устойчивости к электростатическим разрядам во время работы конечного оборудования. В отличие от неё, испытания ESD по HBM проводятся на уровне устройства при выключенном питании.

Microchip заключает договоры с независимыми лабораториями на испытания USB3320 по EN/IEC 61000-4-2 в работающей системе. Отчёты предоставляются по запросу. Обратитесь к представителю Microchip и запросите информацию о результатах испытаний ESD третьей стороной. Отчёты показывают, что системы на основе USB3320 могут безопасно обеспечивать устойчивость к ESD, указанную в Таблице 4-10, без дополнительной защиты на уровне платы.

Помимо определения испытаний ESD, EN/IEC 61000-4-2 также классифицирует влияние разряда на работу оборудования (классификация результатов ESD). USB3320 обеспечивает классификацию результатов ESD 1 или 2 при воздействии разряда ESD по EN/IEC 61000-4-2 (уровень 4).

Документ EN/IEC 61000-4-2 определяет методики как воздушного, так и контактного разряда для создания нагрузочных условий.

8.3.3 ВОЗДУШНЫЙ РАЗРЯД

Для выполнения этого испытания заряженный электрод приближают к испытуемой системе до возникновения искры. Это испытание трудно воспроизвести, поскольку на разряд влияют такие факторы, как влажность, скорость приближения электрода и конструкция испытательного оборудования.


8.3.4 КОНТАКТНЫЙ РАЗРЯД

При подготовке этого испытания незаряженный электрод сначала касается USB-разъёма, а затем на наконечник щупа подаётся заряд. Это даёт более воспроизводимые результаты и является предпочтительным методом испытания. Независимые испытательные лаборатории, работающие по договору с Microchip, предоставляют результаты испытаний для обоих методов разряда.

© 2023 Microchip Technology Inc. и её дочерние компании

9.0 ИНФОРМАЦИЯ О КОРПУСЕ

9.1 Информация о маркировке корпуса




ЛЕГЕНДА МАРКИРОВКИ: 32-ВЫВОДНОЙ QFN (5 × 5 × 0,85 MM)

Обозначение	Значение
USB3320C	Номер изделия
R	Основная ревизия изделия
YYWW	Год и рабочая неделя сборки
XXXX	Внутренний технический код
YYWWNNNA	Код прослеживаемости
V	Завод сборки
COO	Страна происхождения
e3	Обозначение JEDEC® бессвинцового покрытия — матовое олово (Sn)

9.2 Детали корпуса

USB3320 выпускается в компактном 32-выводном корпусе QFN.


РИСУНОК 9-1: 32-ВЫВОДНОЙ QFN, КОРПУС 5 × 5 ММ, ШАГ 0,5 ММ



Примечание:	Самые актуальные чертежи корпусов см. в спецификации Microchip Packaging Specification по адресу http://www.microchip.com/packaging


© 2023 Microchip Technology Inc. и её дочерние компании

РИСУНОК 9-1: 32-ВЫВОДНОЙ QFN, КОРПУС 5 × 5 ММ, ШАГ 0,5 ММ (ПРОДОЛЖЕНИЕ)



Примечание:	Самые актуальные чертежи корпусов см. в спецификации Microchip Packaging Specification по адресу http://www.microchip.com/packaging

РИСУНОК 9-2: QFN 5 × 5 — РАЗМЕРЫ ЛЕНТЫ И ОРИЕНТАЦИЯ КОМПОНЕНТА



Пояснения к надписям на чертежах: TOP VIEW — вид сверху; BOTTOM VIEW — вид снизу; SIDE VIEW — вид сбоку; 3-D VIEWS — трёхмерные виды; EXPOSED PAD (ePAD) — открытая контактная площадка; TERMINAL #1 IDENTIFIER AREA — зона ключа вывода 1; COMMON DIMENSIONS — общие размеры (A — общая высота корпуса, A1 — зазор, A2 — толщина компаунда, D/E — размер корпуса по X/Y, D1/E1 — размер компаунда по X/Y, D2/E2 — размер открытой площадки по X/Y, L — длина вывода, b — ширина вывода, k — зазор от вывода до ePAD, e — шаг выводов); NOTES: все размеры в миллиметрах; размер «b» относится к покрытым выводам и измеряется между 0,15 и 0,30 мм от конца вывода; детали ключа вывода 1 необязательны, но он должен располагаться в указанной зоне. DIRECTION OF UNREELING — направление сматывания ленты; SECTION A—A — сечение A—A.

© 2023 Microchip Technology Inc. и её дочерние компании

ПРИЛОЖЕНИЕ A: ИСТОРИЯ ИЗМЕНЕНИЙ ТЕХНИЧЕСКОГО ОПИСАНИЯ

ТАБЛИЦА A-1: ИСТОРИЯ ИЗМЕНЕНИЙ

Редакция и дата	Раздел/рисунок/пункт	Исправление
DS00001792F (19.12.23)	Раздел 4.2 «Тепловые характеристики корпуса», стр. 11	Раздел добавлен.
DS00001792E (31.05.16)	Таблица 4-11 «Характеристики кварцевого резонатора для USB3320»	Изменены заголовки столбцов.
DS00001792D (13.04.16)	Таблица 4-4 «Временные параметры интерфейса ULPI»	Исправлен заголовок таблицы: «TYP» заменено на «MAX»
DS00001792C (28.03.16)	Таблица 4-4 «Временные параметры интерфейса ULPI»	Исправлен заголовок таблицы: «MAX» заменено на «Units»
	Раздел 9.1 «Информация о маркировке корпуса», стр. 63	Добавлена информация о маркировке корпуса.
	Обновлены страницы с товарными знаками и списком торговых представительств	
DS00001792B (30.04.15)	Диапазон температур во всём документе обновлён: оставлен единственный вариант от −40 до +85 °C, коды заказа изделий скорректированы соответствующим образом	
DS00001792A (14.08.14)	Заменяет предыдущую версию SMSC ред. 1.0 (14.07.09)	
Ред. 1.0 (14.07.09)	Первоначальный выпуск	

© 2023 Microchip Technology Inc. и её дочерние компании

САЙТ MICROCHIP

Microchip предоставляет онлайн-поддержку на нашем сайте www.microchip.com. Этот сайт служит для того, чтобы файлы и информация были легко доступны клиентам. Сайт, доступный через любой интернет-браузер, содержит следующую информацию:

- **Поддержка продукции** — технические описания и перечни ошибок, указания по применению и примеры программ, ресурсы для проектирования, руководства пользователя и документы по аппаратной поддержке, последние выпуски программного обеспечения и архив ПО
- **Общая техническая поддержка** — часто задаваемые вопросы (FAQ), запросы на техническую поддержку, онлайн-форумы, список участников консультационной программы Microchip
- **Деятельность Microchip** — руководства по выбору продукции и оформлению заказов, последние пресс-релизы Microchip, список семинаров и мероприятий, список торговых представительств, дистрибьюторов и заводских представителей Microchip

СЛУЖБА УВЕДОМЛЕНИЯ КЛИЕНТОВ ОБ ИЗМЕНЕНИЯХ

Служба уведомления клиентов Microchip помогает клиентам быть в курсе информации о продукции Microchip. Подписчики будут получать уведомления по электронной почте при любых изменениях, обновлениях, новых редакциях или перечнях ошибок, касающихся выбранного семейства продукции или интересующего средства разработки.

Для регистрации зайдите на сайт Microchip www.microchip.com. В разделе «Support» выберите «Customer Change Notification» и следуйте инструкциям по регистрации.

ПОДДЕРЖКА КЛИЕНТОВ

Пользователи продукции Microchip могут получить помощь по нескольким каналам:

- Дистрибьютор или представитель
- Местное торговое представительство
- Инженер по применению (FAE)
- Техническая поддержка

Клиентам следует обращаться за поддержкой к своему дистрибьютору, представителю или инженеру по применению (FAE). Помочь клиентам также могут местные торговые представительства. Список торговых представительств и их адресов приведён в конце этого документа.

Техническая поддержка доступна на сайте: http://www.microchip.com/support

© 2023 Microchip Technology Inc. и её дочерние компании

СИСТЕМА ОБОЗНАЧЕНИЯ ПРОДУКЦИИ

Для заказа или получения информации, например о ценах или сроках поставки, обращайтесь на завод или в указанное торговое представительство.

НОМЕР ИЗДЕЛИЯ	-	**XXX**	-	**[X](1)**
Устройство		Корпус		Вариант лента/катушка

Устройство:	USB3320C
Диапазон температур:	от −40 °C до +85 °C
Корпус:	EZK = 32-выводной корпус QFN, соответствующий RoHS
Вариант ленты и катушки:	Пусто = стандартная упаковка (лоток) TR = лента и катушка(1)

Примеры:

a) USB3320C-EZK

b) USB3320C-EZK-TR

Примечание 1: Идентификатор ленты и катушки указывается только в описании каталожного номера изделия. Этот идентификатор используется для оформления заказа и не наносится на корпус устройства. Уточните наличие корпуса в варианте поставки на ленте и катушке в торговом представительстве Microchip.

Данная публикация и содержащаяся в ней информация могут использоваться только с продукцией Microchip, включая проектирование, тестирование и интеграцию продукции Microchip в ваше приложение. Использование этой информации любым иным способом нарушает настоящие условия. Информация о применении устройств предоставляется только для вашего удобства и может быть заменена обновлениями. Вы несёте ответственность за то, чтобы ваше приложение соответствовало вашим техническим требованиям. За дополнительной поддержкой обращайтесь в местное торговое представительство Microchip или на https://www.microchip.com/en-us/support/design-help/client-support-services.

ДАННАЯ ИНФОРМАЦИЯ ПРЕДОСТАВЛЯЕТСЯ MICROCHIP «КАК ЕСТЬ». MICROCHIP НЕ ДАЁТ НИКАКИХ ЗАВЕРЕНИЙ ИЛИ ГАРАНТИЙ, ЯВНЫХ ИЛИ ПОДРАЗУМЕВАЕМЫХ, ПИСЬМЕННЫХ ИЛИ УСТНЫХ, УСТАНОВЛЕННЫХ ЗАКОНОМ ИЛИ ИНЫХ, В ОТНОШЕНИИ ДАННОЙ ИНФОРМАЦИИ, ВКЛЮЧАЯ, НО НЕ ОГРАНИЧИВАЯСЬ, ЛЮБЫЕ ПОДРАЗУМЕВАЕМЫЕ ГАРАНТИИ НЕНАРУШЕНИЯ ПРАВ, ТОВАРНОЙ ПРИГОДНОСТИ И ПРИГОДНОСТИ ДЛЯ ОПРЕДЕЛЁННОЙ ЦЕЛИ, А ТАКЖЕ ГАРАНТИИ, СВЯЗАННЫЕ С ЕЁ СОСТОЯНИЕМ, КАЧЕСТВОМ ИЛИ ХАРАКТЕРИСТИКАМИ.

НИ ПРИ КАКИХ ОБСТОЯТЕЛЬСТВАХ MICROCHIP НЕ НЕСЁТ ОТВЕТСТВЕННОСТИ ЗА КАКИЕ-ЛИБО КОСВЕННЫЕ, СПЕЦИАЛЬНЫЕ, ШТРАФНЫЕ, СЛУЧАЙНЫЕ ИЛИ ПОСЛЕДУЮЩИЕ ПОТЕРИ, УЩЕРБ, ИЗДЕРЖКИ ИЛИ РАСХОДЫ ЛЮБОГО РОДА, СВЯЗАННЫЕ С ДАННОЙ ИНФОРМАЦИЕЙ ИЛИ ЕЁ ИСПОЛЬЗОВАНИЕМ, НЕЗАВИСИМО ОТ ПРИЧИНЫ, ДАЖЕ ЕСЛИ MICROCHIP БЫЛА УВЕДОМЛЕНА О ТАКОЙ ВОЗМОЖНОСТИ ИЛИ УЩЕРБ БЫЛ ПРЕДСКАЗУЕМ. В МАКСИМАЛЬНОЙ СТЕПЕНИ, ДОПУСКАЕМОЙ ЗАКОНОМ, ОБЩАЯ ОТВЕТСТВЕННОСТЬ MICROCHIP ПО ВСЕМ ПРЕТЕНЗИЯМ, КАКИМ-ЛИБО ОБРАЗОМ СВЯЗАННЫМ С ДАННОЙ ИНФОРМАЦИЕЙ ИЛИ ЕЁ ИСПОЛЬЗОВАНИЕМ, НЕ ПРЕВЫШАЕТ СУММЫ СБОРОВ (ЕСЛИ ТАКОВЫЕ ИМЕЮТСЯ), УПЛАЧЕННЫХ ВАМИ НЕПОСРЕДСТВЕННО MICROCHIP ЗА ЭТУ ИНФОРМАЦИЮ.

Использование устройств Microchip в системах жизнеобеспечения и/или обеспечения безопасности осуществляется полностью на риск покупателя, и покупатель обязуется защищать, освобождать от ответственности и ограждать Microchip от любых убытков, претензий, исков или расходов, возникающих в результате такого использования. Никакие лицензии на права интеллектуальной собственности Microchip не передаются, явно или иным образом, если не указано иное.

Товарные знаки

Название и логотип Microchip, логотип Microchip, а также Adaptec, AVR, логотип AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, логотип Microsemi, MOST, логотип MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, логотип PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, логотип SST, SuperFlash, Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron и XMEGA являются зарегистрированными товарными знаками Microchip Technology Incorporated в США и других странах.

AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, логотип ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider и ZL являются зарегистрированными товарными знаками Microchip Technology Incorporated в США.

Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, логотип MPLAB Certified, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-I.S., storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect и ZENA являются товарными знаками Microchip Technology Incorporated в США и других странах.

SQTP является знаком обслуживания Microchip Technology Incorporated в США.

Логотип Adaptec, Frequency on Demand, Silicon Storage Technology и Symmcom являются зарегистрированными товарными знаками Microchip Technology Inc. в других странах.

GestIC является зарегистрированным товарным знаком Microchip Technology Germany II GmbH & Co. KG, дочерней компании Microchip Technology Inc., в других странах.

Все остальные упомянутые здесь товарные знаки являются собственностью соответствующих компаний.

© 2023, Microchip Technology Incorporated и её дочерние компании. Все права защищены.

ISBN: 9781668335724

Информацию о системах менеджмента качества Microchip см. на www.microchip.com/quality.

Обратите внимание на следующие сведения о функции защиты кода в продукции Microchip:

- Продукция Microchip соответствует характеристикам, указанным в её техническом описании Microchip.
- Microchip считает, что её семейства продукции безопасны при использовании по назначению, в пределах рабочих характеристик и в нормальных условиях.
- Microchip ценит и активно защищает свои права интеллектуальной собственности. Попытки взлома функций защиты кода продукции Microchip строго запрещены и могут нарушать Закон об авторском праве в цифровую эпоху (DMCA).
- Ни Microchip, ни любой другой производитель полупроводников не может гарантировать безопасность своего кода. Защита кода не означает, что мы гарантируем «невзламываемость» продукта. Защита кода постоянно развивается. Microchip стремится постоянно совершенствовать функции защиты кода своей продукции.

© 2023 Microchip Technology Inc. и её дочерние компании

Продажи и обслуживание по всему миру

АМЕРИКА

Головной офис
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Тел.: 480-792-7200
Факс: 480-792-7277
Техническая поддержка: http://www.microchip.com/support
Веб-адрес: www.microchip.com

Атланта
Duluth, GA
Тел.: 678-957-9614
Факс: 678-957-1455

Остин, Техас
Тел.: 512-257-3370

Бостон
Westborough, MA
Тел.: 774-760-0087
Факс: 774-760-0088

Чикаго
Itasca, IL
Тел.: 630-285-0071
Факс: 630-285-0075

Даллас
Addison, TX
Тел.: 972-818-7423
Факс: 972-818-2924

Детройт
Novi, MI
Тел.: 248-848-4000

Хьюстон, Техас
Тел.: 281-894-5983

Индианаполис
Noblesville, IN
Тел.: 317-773-8323
Факс: 317-773-5453
Тел.: 317-536-2380

Лос-Анджелес
Mission Viejo, CA
Тел.: 949-462-9523
Факс: 949-462-9608
Тел.: 951-273-7800

Роли, Северная Каролина
Тел.: 919-844-7510

Нью-Йорк
Тел.: 631-435-6000

Сан-Хосе, Калифорния
Тел.: 408-735-9110
Тел.: 408-436-4270

Канада — Торонто
Тел.: 905-695-1980
Факс: 905-695-2078

АЗИЯ/ТИХООКЕАНСКИЙ РЕГИОН

Австралия — Сидней
Тел.: 61-2-9868-6733

Китай — Пекин
Тел.: 86-10-8569-7000

Китай — Чэнду
Тел.: 86-28-8665-5511

Китай — Чунцин
Тел.: 86-23-8980-9588

Китай — Дунгуань
Тел.: 86-769-8702-9880

Китай — Гуанчжоу
Тел.: 86-20-8755-8029

Китай — Ханчжоу
Тел.: 86-571-8792-8115

Китай — САР Гонконг
Тел.: 852-2943-5100

Китай — Нанкин
Тел.: 86-25-8473-2460

Китай — Циндао
Тел.: 86-532-8502-7355

Китай — Шанхай
Тел.: 86-21-3326-8000

Китай — Шэньян
Тел.: 86-24-2334-2829

Китай — Шэньчжэнь
Тел.: 86-755-8864-2200

Китай — Сучжоу
Тел.: 86-186-6233-1526

Китай — Ухань
Тел.: 86-27-5980-5300

Китай — Сиань
Тел.: 86-29-8833-7252

Китай — Сямэнь
Тел.: 86-592-2388138

Китай — Чжухай
Тел.: 86-756-3210040

АЗИЯ/ТИХООКЕАНСКИЙ РЕГИОН

Индия — Бангалор
Тел.: 91-80-3090-4444

Индия — Нью-Дели
Тел.: 91-11-4160-8631

Индия — Пуна
Тел.: 91-20-4121-0141

Япония — Осака
Тел.: 81-6-6152-7160

Япония — Токио
Тел.: 81-3-6880-3770

Корея — Тэгу
Тел.: 82-53-744-4301

Корея — Сеул
Тел.: 82-2-554-7200

Малайзия — Куала-Лумпур
Тел.: 60-3-7651-7906

Малайзия — Пенанг
Тел.: 60-4-227-8870

Филиппины — Манила
Тел.: 63-2-634-9065

Сингапур
Тел.: 65-6334-8870

Тайвань — Синьчжу
Тел.: 886-3-577-8366

Тайвань — Гаосюн
Тел.: 886-7-213-7830

Тайвань — Тайбэй
Тел.: 886-2-2508-8600

Таиланд — Бангкок
Тел.: 66-2-694-1351

Вьетнам — Хошимин
Тел.: 84-28-5448-2100

ЕВРОПА

Австрия — Вельс
Тел.: 43-7242-2244-39
Факс: 43-7242-2244-393

Дания — Копенгаген
Тел.: 45-4485-5910
Факс: 45-4485-2829

Финляндия — Эспоо
Тел.: 358-9-4520-820

Франция — Париж
Тел.: 33-1-69-53-63-20
Факс: 33-1-69-30-90-79

Германия — Гархинг
Тел.: 49-8931-9700

Германия — Хан
Тел.: 49-2129-3766400

Германия — Хайльбронн
Тел.: 49-7131-72400

Германия — Карлсруэ
Тел.: 49-721-625370

Германия — Мюнхен
Тел.: 49-89-627-144-0
Факс: 49-89-627-144-44

Германия — Розенхайм
Тел.: 49-8031-354-560

Израиль — Раанана
Тел.: 972-9-744-7705

Италия — Милан
Тел.: 39-0331-742611
Факс: 39-0331-466781

Италия — Падуя
Тел.: 39-049-7625286

Нидерланды — Друнен
Тел.: 31-416-690399
Факс: 31-416-690340

Норвегия — Тронхейм
Тел.: 47-7288-4388

Польша — Варшава
Тел.: 48-22-3325737

Румыния — Бухарест
Тел.: 40-21-407-87-50

Испания — Мадрид
Тел.: 34-91-708-08-90
Факс: 34-91-708-08-91

Швеция — Гётеборг
Тел.: 46-31-704-60-40

Швеция — Стокгольм
Тел.: 46-8-5090-4654

Великобритания — Уокингем
Тел.: 44-118-921-5800
Факс: 44-118-921-5820

14.09.21