

Universidad del Cauca

Facultad de Ingeniería Electrónica y Telecomunicaciones

Diseño de Circuitos Digitales con VHDL

Segundo Microproyecto

Sistema con Memorias ROM y RAM

Sergio Estiven Castro

Profesor: Cristian Heidelberg Valencia Payán

Popayán - Cauca

Periodo 2026-1

1. Introducción

En este trabajo se desarrolló un sistema digital en VHDL implementado en una FPGA, el cual integra una memoria ROM y una memoria RAM controladas mediante una máquina de estados finitos (FSM). El objetivo fue analizar el flujo de datos entre memorias y su visualización en hardware.

El sistema permite leer datos desde la ROM, almacenarlos en la RAM y mostrarlos en displays de siete segmentos, asegurando sincronización mediante señales de control y reloj. Este tipo de arquitectura es ampliamente utilizada en sistemas embebidos y diseño digital moderno.

2. Fundamentos Teóricos

La memoria ROM almacena datos fijos definidos en el diseño, mientras que la RAM permite lectura y escritura durante la ejecución. Ambas fueron implementadas de forma sincrónica, lo que implica un retardo de un ciclo de reloj.

La FSM coordina el sistema mediante estados que controlan la lectura y escritura de datos, permitiendo una ejecución ordenada. Además, se utilizó un divisor de frecuencia para adaptar la velocidad del sistema y facilitar su visualización en dispositivos físicos.

3. Metodología

El sistema se diseñó con los siguientes módulos:

- Memoria ROM (16x8)
- Memoria RAM (16x8)
- Máquina de estados (FSM)
- Divisor de frecuencia
- Decodificador de 7 segmentos

La FSM sigue la secuencia: lectura de ROM $\rightarrow$ escritura en RAM $\rightarrow$ lectura de RAM $\rightarrow$ visualización.

A continuación, se presenta el diagrama de la máquina de estados que controla el sistema:

Figura 1: Diagrama de la máquina de estados del sistema




Figura 2: Enter Caption

4. Resultados

La simulación en ModelSim permitió verificar el comportamiento del sistema. Se observó que los datos se transfieren correctamente de la memoria ROM hacia la memoria RAM, cumpliendo con la lógica de control definida.

Además, se evidenció un retardo de un ciclo de reloj en la lectura de datos, característico de sistemas sincrónicos, lo cual fue correctamente manejado por la máquina de estados. Esto confirma que el diseño es funcional y estable.

A continuación, se muestra la simulación obtenida:




Figura 3: Resultados de simulación en ModelSim

5. Conclusiones

El proyecto permitió comprender el funcionamiento de memorias en FPGA y el uso de máquinas de estados para el control secuencial de sistemas digitales.

Se evidenció la importancia de la sincronización y del correcto manejo de señales de control en sistemas basados en hardware. Además, la simulación resultó fundamental para validar el diseño antes de su implementación física, reduciendo errores y mejorando la eficiencia del desarrollo.