





Instituto de Investigación en Informática LIDI. Entorno virtual de enseñanza y aprendizaje.

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	ENTITY	8	0%
•	WAIT	•	100%
8	PACKAGE	⊗	0%
8	CONFIGURATION	⊗	0%

Comentarios por parte del docente:

2-

# ¿Cuál de las asignaciones de señal en VHDL NO es correcta?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	Salida <= entrada <b>AFTER</b> 10 <b>NS</b> ;	8	0%
8	Salida <b>&lt;= TRANSPORT</b> entrada <b>AFTER</b> 10 <b>NS</b> ;	⊗	0%
8	Salida <= INERTIAL entrada AFTER 10 NS;	⊗	0%
•	Salida <= REJECT 3 NS entrada AFTER 10 NS;	•	100%

Puntaje obtenido: 1 de: 1
Cantidad de intentos: 1

Comentarios por parte del docente:

V

3-

# ¿Cuál de las siguientes sentencias VHDL NO es secuencial?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	IF	8	0%
8	LOOP	⊗	0%
•	BLOCK	•	100%
8	CASE	⊗	0%

Puntaje obtenido: 1 de: 1
Cantidad de intentos: 1

Comentarios por parte del docente:

4-

# ¿Qué es el período de una señal?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
⊗	Es el máximo lapso de tiempo que separa dos instantes en los que la señal se encuentra exactamente en el mismo estado: mismas posiciones, mismas velocidades, mismas amplitudes.	⊗	0%
⊗	Es la velocidad del cambio de la forma de la señal.	8	0%
	Es el mínimo lapso de tiempo que separa dos instantes en los que la señal se encuentra exactamente en el mismo estado: mismas posiciones, mismas velocidades, mismas amplitudes.		100%
⊗	Es el tiempo que tarda el cambio de forma de la señal.	8	0%

Comentarios por parte del docente:

V

5-

¿Cuál es el tiempo de retardo de cada una de las compuertas lógicas que conforman el flip-flop D?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	0 NS	8	0%
•	1 NS	•	100%
⊗	2 NS	8	0%
8	3 NS	8	0%

Puntaje obtenido: 1 de: 1
Cantidad de intentos: 1

Comentarios por parte del docente:

6-

# ¿Cuál es el mínimo periodo de reloj en el que funciona el FFD?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	1 NS	⊗	0%
8	2 NS	•	100%
•	3 NS	8	0%
8	No es posible determinarlo.	8	0%

Puntaje obtenido: 0 de: 1
Cantidad de intentos: 1

Comentarios por parte del docente:

7-

# ¿Qué valor deben poseer las entradas "Preset" y "Clear" del flip-flop para que el estado del mismo sea inválido?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
⊗	Tanto "Preset" como "Clear" deben poseer un valor alto.	⊗	0%
•	Tanto "Preset" como "Clear" deben poseer un valor bajo.	<b>⊘</b>	100%
⊗	"Preset" debe poseer un valor bajo y "Clear" un valor alto.	⊗	0%
⊗	Ninguna de las anteriores.	8	0%

Puntaje obtenido: 1 de: 1

Cantidad de intentos: 1

Comentarios por parte del docente:

٧

8-

# ¿Cómo definiría el mínimo ancho de pulso de "Preset"?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
⊗	Tiempo mínimo necesario que debe mantenerse la entrada "Clear" en bajo para que la salida "Q" adquiera un valor bajo y "QBar", uno alto, y que ambas logren permanecer estables en el tiempo.	⊗	0%
⊗	Tiempo mínimo necesario que debe mantenerse la entrada "Preset" en alto para que la salida "Q" adquiera un valor alto y "Qbar", uno bajo, y que ambas logren permanecer estables en el tiempo.	⊗	0%
<b>⊗</b>	Tiempo máximo necesario que debe mantenerse la entrada "Preset" en alto para que la salida "Q" adquiera un valor bajo y "Qbar", un valor alto, y que ambas logren permanecer estables en el tiempo.	⊗	0%
•	Ninguna de las anteriores	•	100%

Puntaje obtenido: 1 de: 1
Cantidad de intentos: 1

Comentarios por parte del docente:

**V** 

9-

# ¿Cuál es la expresión correcta para describir el tiempo mínimo de "hold"?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
•	Tiempo mínimo que debe mantenerse un determinado valor en la entrada "Data", a partir de un flanco ascendente de reloj, para que la salida "Q" alcance dicho valor y tanto ella como "Qbar" permanezcan	<b>⊘</b>	100%

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
	estables		
<b>&amp;</b>	Tiempo mínimo que debe mantenerse un determinado valor en la entrada "Data", a partir de un flanco descendente de reloj, para que la salida "Q" alcance dicho valor y tanto ella como "Qbar" permanezcan estables	8	0%
⊗	Tiempo mínimo que debe mantenerse un determinado valor en la entrada "Data", previamente a un flanco ascendente de reloj, para que pueda reflejarse dicho valor en las salidas "Q" y "Qbar", y éstas perma	⊗	0%
⊗	Tiempo mínimo que debe mantenerse un determinado valor en la entrada "Data", previamente a un flanco descendente de reloj, para que pueda reflejarse dicho valor en las salidas "Q" y "Qbar", y éstas perm	⊗	0%

Comentarios por parte del docente:



10-

# ¿Es igual el mínimo tiempo de "setup" para los dos tipos de eventos posibles en la entrada "Data"?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	Sí, es igual para ambos tipos de eventos.	8	0%
⊗	No, es mayor si la entrada "Data" cambia de un nivel bajo a uno alto.	⊗	0%
•	No, es mayor si la entrada "Data" cambia de un nivel alto a uno bajo.		100%
8	No, no es posible determinarlo.	8	0%

Comentarios por parte del docente:

•

11-

¿Qué correspondencia existe entre las entradas "Pre" y "Clr" y la señal de reloj "Clk" del latch de 8 bits?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	Tanto "Pre" como "Clr" son síncronas respecto a "Clk".	8	0%
8	"Pre" es síncrona y "Clr" asíncrona respecto a "Clk".	8	0%
8	"Pre" es asíncrona y "Clr" síncrona respecto a "Clk".	⊗	0%
•	No existe ninguna correspondencia: tanto "Pre" como "Clr" son asíncronas respecto a"Clk".	<b>⊘</b>	100%

Puntaje obtenido: 1 de: 1
Cantidad de intentos: 1

Comentarios por parte del docente:

٧

12-

¿Todos los eventos ocurridos en la entrada "D" durante la ejecución del bucle demoran el mismo tiempo en reflejarse en la salida "Q" del latch?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	Sí, todos los eventos demoran el mismo tiempo.	8	0%

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	No, todos los eventos demoran distintos tiempos.	×	0%
•	No, el evento sucedido en la primera iteración demora menos tiempo en reflejarse en la salida "Q" que todos los demás eventos posteriores del bucle.	•	100%
8	No, el evento acontecido en la última iteración demora más tiempo en reflejarse en la salida "Q" que todos los demás eventos anteriores del bucle.	⊗	0%

Comentarios por parte del docente:



13-

# ¿Qué operación se realiza sobre la variable "Temp" en cada iteración del bucle antes de asignar su valor a la entrada "D" en la próxima iteración?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
⊗	Se realiza un AND entre los siete bits más significativos y el bit menos significativo, permaneciendo inalterable el valor de este último.	⊗	0%
	Se rotan todos los bits un lugar hacia la derecha, preservando el bit menos significativo y ubicándolo en la posición más significativa.	<b>⊘</b>	100%
8	Se rotan todos los bits un lugar hacia la izquierda, preservando el bit mas significativo y ubicándolo en la posición menos significativa.	⊗	0%
⊗	Se desplazan todos los bits un lugar hacia la derecha, descartando el bit menos significativo.	⊗	0%

Puntaje obtenido: 1 de: 1			
Cantidad de intentos: 1			

Comentarios por parte del docente:



14-

¿Cuál es el nivel de severidad del mensaje asociado a la sentencia "Assert" del testbench?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
⊗	Note	8	0%
8	Warning	⊗	0%
8	Failure	8	0%
•	Ninguna de las anteriores	•	100%

Puntaje obtenido: 1 de: 1
Cantidad de intentos: 1

Comentarios por parte del docente:



15-

¿Cuál de las siguientes series de asignaciones para la señal de reloj "Clk" en cada iteración posibilita que no se despliegue nunca el aviso vinculado a la sentencia "Assert"?

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	'1' de 0 a 3 ns; '0' de 3 a 9ns; '1' de 9 a 10 ns.	×	0%
8	'0' de 0 a 5 ns; '1' de 5 a 6 ns; '0' de 6 a 10 ns.	8	0%
•	'1' de 0 a 2ns; '0' de 2 a 4ns; '1' de 4 a 10 ns.	•	100%

Respuestas del alumno	Respuestas disponibles	Respuestas correctas	Porcentaje de la respuesta
8	'0' de 0 a 7ns; '1' de 7 a 10ns.	8	0%

Comentarios por parte del docente:

#### Resumen de la corrección

# Número de preguntas

15

### Tiempo de realización

0 días 0 horas 56 minutos

# Comentarios generales acerca de la corrección

# **Puntaje**

1: 1,00

2: 1,00 3: 1,00 4: 1,00

5: 1,00

6: 0,00

7: 1,00

8: 1,00

9: 1,00

10: 1,00

11: 1,00

12: 1,00

13: 1,00

14: 1,00

15: 1,00

Nota: 14,00