

Escuela de Ingeniería y Arquitectura Universidad Zaragoza



Departamento de Informática e Ingeniería de Sistemas Universidad Zaragoza



AOC2 Segunda Parte – Jerarquía de Memoria

- 1. Principios de funcionamiento de la jerarquía de memoria
- 2. Organización de una cache: Correspondencia
- 3. Tamaño de bloque y reemplazo
- 4. Escrituras
- 5. Control comportamiento
- 6. Caches multinivel
- 7. Memoria Principal



Escuela de Ingeniería y Arquitectura Universidad Zaragoza



Departamento de Informática e Ingeniería de Sistemas Universidad Zaragoza



Tema 5 – Principios de Funcionamiento de la Jerarquía de Memoria

P. Ibáñez, J.L. Briz, V. Viñals, J. Alastruey, J. Resano Arquitectura y Tecnología de Computadores Departamento de Informática e Ingeniería de Sistemas

Objetivos del tema


Motivar la existencia de la jerarquía de memoria

 Conocer los principios en que se basa la organización jerárquica

 Describir la estructura y el funcionamiento básico de una memoria cache

Guión del tema

- Motivación: velocidad procesador vs. memoria
- Problema: cómo construir un almacén
 - O Grande, rápido y barato
- Propiedad de los programas
 - Localidad espacial y temporal
- Jerarquía de memoria
 - Memoria cache
- Ejemplos de memoria cache
- Descripción de una cache



Tiempo de ciclo del procesador


■ Tabla de frecuencias y tiempo de ciclo de varios procesadores entre 1986 y 2001


año	procesador	frecuencia (MHz)	ciclo (nsg.)
1988	motorola 88000	25	40,0
1990	intel i860	40	25,0
1991	HP 730	66	15,0
1991	mips R4000	100	10,0
1992	Alpha 21064	150	6,7
1993	Alpha 21064	200	5,0
1993	HP PA7100	100	10,0
1994	Alpha 21064	275	3,6
1994	HyperSparc	100	10,0
1995	PowerPC 604	133	7,5
1995	Alpha 21164	333	3,0
1996	Alpha 21164	500	2,0

año	procesador	frecuencia (MHz)	ciclo (nsg.)
1996	HP PA8000	180	5,6
1997	pentium II	300	3,3
1997	Alpha 21164	600	1,7
1998	Alpha 21264	800	1,3
1998	mips R12000	300	3,3
1999	pentium III	733	1,4
1999	Sparc Ultra II	300	3,3
2000	pentium III	1130	0,9
2000	HP PA8600	550	1,8
2001	pentium 4	2000	0,5
2001	PowerPC 74XX	733	1,4

Motorola Alpha
Intel
PA-Risc Sparc
Mips PowerPC

Tiempo de ciclo del procesador






-23.6% cada año

- Expresión para Tiempo de ciclo (Tc) en función del año:
 - o Tc (año) = 21.9 * 0.764 (año-1990) ns
 - \circ Tc (2001) = 1.138ns (880 MHz)

Tiempo de acceso a memoria DRAM

Tabla y gráfica de tiempos de acceso a memorias DRAM

DRAM: tiempo de acceso RAS		
año	tiempo de acceso	
1980	150	
1983	120	
1986	100	
1989	80	
1992	60	
1995	50	




-7.2% cada año

- Expresión para Tiempo de acceso (Ta) en función del año:
 - \circ Ta (año) = 156 * 0,928^(año-1980) ns
 - \circ Ta (2001) = 32,5ns (307,7 MHz)

Discrepancia entre procesador y memoria DRAM

Speed gap, memory wall




Tiempo de acceso a memoria medido en ciclos de procesador:

Tiempo de acceso a memoria

Tiempo de ciclo de procesador


+21% cada año

○ Ta (2001) = 27.4 ciclos por acceso



Guión del tema

- Motivación: velocidad procesador vs. memoria
- Problema: cómo construir un almacén
 - Grande, rápido y barato
- Propiedad de los programas
 - Localidad espacial y temporal
- Jerarquía de memoria
 - Memoria cache
- Ejemplos de memoria cache
- Descripción de una cache



Problema: cómo construir un almacén

- Grande: datos e instrucciones del programa completo
- Rápido: velocidad del procesador
- Barato: poco coste por bit (= muchos bits / mm²)

Memoria dinámica DRAM

Grande y barata

Memoria estática SRAM

Rápida

... y que además consuma poca energía ? ...

Memoria SRAM vs. DRAM¹

	Celda de almacenamiento	Capacidad (chip 2008)	Precio/MByte	Velocidad
DRAM	1 Condensador + 1Transistor	grande	barato	lenta
DRAM	alta densidad	2048 Mbits	0,18\$	12.5 ns
CDAM	4Trans. + 2Trans.	pequeña	caro	rápida
SRAM	baja densidad (16-25x DRAM)	32 Mbits	~ 18\$	0.4 ns

■ Ejemplo: 2048 Mbits de memoria principal para un PC

o DRAM: 16 chips, 20 €

SRAM: 64 chips, ~2.000 € (¡ sólo los chips!)


Otros problemas de SRAM:

- Encaminamiento aumentaría mucho el tiempo de acceso de SRAM
- Consumo mucho mayor en SRAM

^{1.} The Stacked Capacitor DRAM Cell and Three-Dimensional Memory. Mitsumasa Koyanagi, January 2008 IEEE Solid State Circuits Society Journal. http://www.ieee.org/portal/site/sscs/menuitem.f07ee9e3b2a01d06bb9305765bac26c8/index.jsp?&pName=sscs_level1_article&TheCat=2171&path=sscs/08Winter&file=Koyanagi.xml

Guión del tema

- Motivación: velocidad procesador vs. memoria
- Problema: cómo construir un almacén
 - Grande, rápido y barato
- Propiedad de los programas
 - Localidad espacial y temporal
- Jerarquía de memoria
 - Memoria cache
- Ejemplos de memoria cache
- Descripción de una cache



Localidad espacial y temporal

- Propiedad de los programas:
 - Si un procesador referencia una posición de memoria
 - Es probable que vuelva a referenciar pronto
 la misma posición de memoria
 - →Localidad temporal
 - Es probable que referencie pronto posiciones de memoria cercanas
 - →Localidad espacial

Localidad en código

- Secuenciamiento implícito
 - Después de la instrucción i
 se ejecuta la instrucción i+1


=> Localidad espacial

- Ejecución de bucles
 - Cada N instrucciones se ejecuta la instrucción i

=> Localidad temporal

```
for (i=0; i<max; i++)
    A[i] = B[i] + C[i];
@ memoria
500
              0, r4
      mov
bucle:
       sll
504
             r4, 2, r5
       fload [r6+r5], f2
508
512
      fload [r7+r5], f3
516
      fadd f2, f3, f2
520
       fstore f2, [r8+r5]
524
       add
             r4, 1, r4
528
             r4, max
       cmp
532
      bl
             bucle
```


Localidad de instrucciones en acción




Localidad en código

Regla empírica

El 90% de las instrucciones ejecutadas (dinámico) es atribuible a un 10% de las instrucciones (estático)




Localidad en datos



Guión del tema

- Motivación: velocidad procesador vs. memoria
- Problema: cómo construir un almacén
 - Grande, rápido y barato
- Propiedad de los programas
 - Localidad espacial y temporal
- Jerarquía de memoria
 - Memoria cache
- Ejemplos de memoria cache
- Descripción de una cache



Jerarquía de memoria: Cache


Características de las memorias

- DRAM barata y lenta
- SRAM cara y rápida

Propiedad de los programas

Localidad espacial y temporal (+ regla 90/10)

- Solución: dos almacenes
 - Mem. principal: DRAM, grande y lenta almacén global
 - Mem. cache: SRAM, pequeña y rápida subconjunto más usado




Memoria Cache: memoria pequeña y rápida que contiene el subconjunto más usado de memoria principal

Jerarquía de memoria

Varios niveles de almacenamiento

procesador



Cache externa (SRAM)

Memoria principal (DRAM) Almacenamiento secundario (disco)

Tiempo (ciclos)
Capacidad (bytes)


	1	1-2	5-10	40	~ 80	10 M
)	160 * 8	8-64 KB	~ 1 MB	~ 32 MB	Gigabytes	Terabytes

incremento de velocidad

incremento de capacidad

Jerarquía de memoria


Responsable de cada nivel



La memoria cache es transparente al nivel de lenguaje máquina


Guión del tema

- Motivación: velocidad procesador vs. memoria
- Problema: cómo construir un almacén
 - Grande, rápido y barato
- Propiedad de los programas
 - Localidad espacial y temporal
- Jerarquía de memoria
 - Memoria cache
- Ejemplos de memoria cache
- Descripción de una cache




Ejemplos de memoria cache

Organización de la memoria cache




Evolución de la jerarquía en la familia Intel


486 (1989)




Pentium (1993)



Pentium Pro (1995)



Pentium II-III (1997-1999)





L2 CACHE
System bus
L3 CACHE


AOC2 - EINA(UZ) - Tema 5

Ejemplos de memoria cache: capacidad

■ Chart Watch (nov-2009)

Procesador	L1i + L1d	L2	L3
Intel 2-core Xeon X5270	2 x (32 + 32) KB	6 MB	A SE
AMD 2-core Opteron X5270	2 x (64 + 64) KB	2 x 1 MB	
Intel 4-core Xeon X7350	4 x (32 + 32) KB	2 x 4 MB	
AMD 4-core Opteron 8360E	4 x (64 + 64) KB	4 x 512 KB	2 MB
Intel 6-core Xeon X7460	6 x (32 + 32) KB	3 x 3 MB	16 MB
Intel Itanium 2 9150M	2 x (16 + 16) KB	2 x (1MB + 256 KB)	12 MB
IBM Power6 (2-core)	2 x (64 + 64) KB	2 x 4 MB	32 M (off)
Fujitsu SPARC64 VII	4 x (64 + 64) KB	6 MB	
Sun UltraSPARC T2+ (8-core)	8 x (8 + 16) KB	4 MB	116


MIPS R10K (1996-1998)



	i	d
Capacidad	32 KB	32 KB
Total	64 KB	
% transistores	65%	
% area	~19%	

6,8 Mtransistores 297 mm2


Alpha 21264 (1998-2000)



	i	d
Capacidad	64 KB	64 KB
Total	128 KB	
% transistores	s nd	
% area	~2	7%

15 Mtransistores 15.8 x 19 mm = 300 mm2


HP PA-8700 (2001-2002)



	i	d	
Capacidad	768 KB	1536 KB	
Total	2.25 MB		
% transistores	~9	0%	
% area	~7	'5%	

186 Mtransistores 16 x 19 mm = 304 mm2

Intel Penryn Dual-Core (2008)




	i	d	
L1	2x32 KB	2x32 KB	
L2	2 x 3 MB		
L3			
Total	6.125 MB		
% transist.	~80%		
% area	~60% (a ojo)		

410 Mtransistores 12.3 x 8.6 mm = 107 mm2 @ 65 nm

2 - EINA(UZ) - Tema 5


AMD Quad Core, K10 Barcelona (2008)



	i	d	
1	4x64 KB	4x64 KB	
L2	4 x 512 KB		
L3	2 MB		
Total	4.5 MB		
% transist.	. ~50%		
% area	nd		

463 Mtransistores 283 mm2 @ 65 nm

Intel Dunnington: 6-core Xeon X7460 (3Q 2008)



	i	d
L1	6x32 KB	6x32 KB
L2	3 x 3	B MB
L3	L3 16 MB	
(4)	(≈100 ciclos)	
Total	25.3 MB	
% transist.	nd	
% area	nd	

1.9 Gtransistores 503 mm2 @ 45 nm high-K 2.66 GHz, 130W \$2729 1K unidades Feb 2010 2 threads/core


Intel Xeon 7460: Six Cores to Bulldoze Opteron


Date: Sep 23, 2008. Author: Johan De Gelas

http://www.anandtech.com/printarticle.aspx?i=3414

SoCs para servidores: ARM vs Intel 2016

Cache and Memory Hierarchy





48 cores ARMv8 a 2 GHz

SoCs para servidores: ARM vs Intel 2016

Cache and Memory Latency Comparisons

Specifications

© CAVIUM THUNDERX

Cavium ThunderX

- Dedicated L1 cache (78kB instr/32kB data)
- Shared L2 cache (16MB behind crossbar)
- No L3 cache
- DDR4: 4 channels/CPU, up to 2400

MEL * 200 * Property Parallesses

Intel® Xeon® D-1581

- Dedicated L1 cache (32kB instr/32kB data)
- Dedicated L2 cache (256kB/core)
- Shared L3 cache (2.5MB per core)
- DDR4: 2 channels/CPU, up to 21331



Intel® Xeon® E5-2640 v4

- Dedicated L1 cache (32kB instr/32kB data)
- Dedicated L2 cache (256kB/core)
- Shared L3 cache (2.5MB per core)
- DDR4: 4 channels/CPU, up to 2133¹

Measurements (nsec)

10	N/W	er	15	ner	ter

Latency Measurement	Cavium ThunderX_CP (48C, 2GHz)	Intel® Xeon® D-1581 (16C, 1.8GHz)	Intel® Xeon® E5-2640 v4 (10C, 2.6GHz)
L1 Cache read	1.51	1.67 Up to 10% slower	1.17 Up to 22% faster
L2 Cache read	20.4	5.01 Up to 75% faster	3.53 Up to 82% faster
L3 Cache read	No L3 cache	19.3	14.9
DDR4 read	142-218**	63.7 Up to 55% - 70% faster	61.1 Up to 56% - 71% faster


"Memory latencies vary from 142 to 218 nsec for unknown reasons

"Workloads that contain large sequential portions or are highly sensitive to latency are a poor match [for ThunderX]." David Kanter, Microprocessor Report, 2/1/2016

Intel va a añadir pronto una L4 en los Skylake Xeons!


Guión del tema

- Motivación: velocidad procesador vs. memoria
- Problema: cómo construir un almacén
 - o Grande, rápido y barato
- Propiedad de los programas
 - Localidad espacial y temporal
- Jerarquía de memoria
 - Memoria cache
- Ejemplos de memoria cache
- Descripción de una cache




Descripción funcional


- Acceso del procesador
 - O Primero se mira en cache
 - ◆ Acierto (hit): se encuentra la palabra buscada
 - ◆ Fallo (*miss*): no se encuentra la palabra buscada
 - Sólo en caso de fallo se accede a memoria principal



Descripción funcional: gestión de contenidos

- Capacidad de Cache << capacidad de Memoria
 - o ¿qué datos se guardan en cache?
- Aprovechar localidad temporal
 - Si CPU pide una palabra, probablemente la volverá a pedir
 - ◆ Guardar palabra en cache
- Aprovechar localidad espacial
 - Si CPU pide una palabra, probablemente pedirá las cercanas
 - ◆ Guardar varias palabras contiguas: bloque






Prestaciones

■ Tasas

o Tasa de fallos (m)


Tasa de aciertos (h)

$$h + m = 1$$




Costes (en tiempo o en nº de ciclos)

- Coste de acierto: Ta (ns) o Ca (ciclos)
 - Mirar en cache y entregar palabra al procesador
- Penalización de fallo: Tp (ns) o Cp (ciclos)
 - Desde que se detecta un fallo hasta que se sirve la palabra al procesador (leer bloque de MP, escribir bloque en cache ...)



Coste efectivo de acceso a memoria (Tef, Cef)

■ Tiempo medio de acceso a memoria



Ejemplo

h = 0.9 m = 0.1	Sin cache	Cef = 50 ciclos
Ca = 1 ciclo Cp = 50 ciclos	Con cache	Cef = 1 + 0.1*50 = 6 ciclos

Ejercicio

- Hay que seleccionar entre dos alternativas de cache:
 - a) 4 KB
 - b) 32 KB
- Tasas de fallos
 - a) 10%
 - b) 7.5%
- Calcula el CPI en cada caso sabiendo que:
 - O El número medio de accesos a memoria por instrucción es 1,3
 - El CPI *ideal* es 3 (ideal = todos los accesos a memoria tardan un ciclo)
 - El coste de acierto es un ciclo, y la penalización de fallo son 10 ciclos
- La opción a) permite una frecuencia (procesador y cache) de 150MHz, mientras que la opción b) permite sólo 100MHz. ¿Qué opción da mejor rendimiento?

- Capacidad de la cache
 - Cuántos bloques puede albergar
- Tamaño de bloque
 - Cuántos bytes tiene un bloque
- Correspondencia
 - Regla de colocación y localización
- Algoritmo de reemplazo
 - O Si la cache está llena, qué bloque expulsamos
- Política de escritura
 - O Qué ocurre cuando el procesador escribe


cache 8 KBytes

cache


64 KBytes


menor tasa de fallos mayor tiempo de acierto

- Capacidad de la cache
 - Cuántos bloques puede albergar
- Tamaño de bloque
 - Cuántos bytes tiene un bloque
- Correspondencia
 - Regla de colocación y localización
- Algoritmo de reemplazo
 - O Si la cache está llena, qué bloque expulsamos
- Política de escritura
 - O Qué ocurre cuando el procesador escribe




- Capacidad de la cache
 - Cuántos bloques puede albergar
- Tamaño de bloque
 - Cuántos bytes tiene un bloque
- Correspondencia
 - Regla de colocación y localización
- Algoritmo de reemplazo
 - O Si la cache está llena, qué bloque expulsamos
- Política de escritura
 - O Qué ocurre cuando el procesador escribe






menor tasa de fallos mayor tiempo de acierto

- Capacidad de la cache
 - Cuántos bloques puede albergar
- Tamaño de bloque
 - Cuántos bytes tiene un bloque
- Correspondencia
 - Regla de colocación y localización
- Algoritmo de reemplazo
 - Si la cache está llena, qué bloque expulsamos
- Política de escritura
 - O Qué ocurre cuando el procesador escribe



¿qué bloque se expulsa?

- Capacidad de la cache
 - Cuántos bloques puede albergar
- Tamaño de bloque
 - Cuántos bytes tiene un bloque
- Correspondencia
 - O Regla de colocación y localización
- Algoritmo de reemplazo
 - O Si la cache está llena, qué bloque expulsamos
- Política de escritura
 - Qué ocurre cuando el procesador escribe



Resumen

- Memorias: las DRAM son muy lentas, las SRAM muy caras
- Localidad: los programas acceden a memoria con alta localidad espacial y temporal
- Jerarquía de memoria: almacenes cercanos al procesador rápidos y pequeños, almacenes lejanos lentos y grandes
- Memoria cache: memoria pequeña y rápida que contiene el subconjunto más usado de memoria principal
- Modelo de prestaciones

$$Tef = Ta + m*Tp$$

Ejercicio de clase

- Calcular la tasa de fallos de una cache de datos. Suponer que:
 - El tamaño de bloque es de K elementos
 - El número de bloques de la cache de datos (capacidad) es menor que el número de filas de la matriz A

Alg. 1

```
for (i = 0; i < max; i++)
  for (j = 0; j < max; j++)
    A[i][j] = 0;</pre>
```

Alg. 2

```
for (i = 0; i < max; i++)
  for (j = 0; j < max; j++)
    A[j][i] = 0;</pre>
```