



**Escuela de  
Ingeniería y Arquitectura**  
**Universidad Zaragoza**



**Departamento de  
Informática e Ingeniería  
de Sistemas**  
**Universidad Zaragoza**



# Tema 9 – Descripción de Comportamiento

AOC2  
Grado en Ing. Informática

P. Ibáñez, J.L. Briz, V. Viñals, J. Alastruey, J. Resano  
Arquitectura y Tecnología de Computadores  
Departamento de Informática e Ingeniería de Sistemas

# Guión del tema

---

- Notación
- Descripción mediante Diagrama de estados
- Ejercicio: diagrama para *write once*
- Descripción mediante Algoritmo
- Calculo de Tiempo Efectivo de Acceso, ejemplos

# Notación (1 de 3)

## 1. Datos y direcciones

- Palabra: minúscula con prima
- Bloque: minúsculas
  - *que referencia el procesador*
  - *expulsado de Mc*
- Dirección de
- Dato y su dirección: mayúscula

$x'$



Bloque  $x$

$x$

$u$

víctima

@

$X = \langle @x, x \rangle$

bloque

$U = \langle @u, u \rangle$

bloque

$X' = \langle @x', x' \rangle$

palabra

# Notación (2 de 3)

---

## 2. Enviar comando desde Mc a Mp

**evento**: comp\_destino (**comando**, item)

**rh**: read hit  
**wh**: write hit  
**rm**: read miss  
**wm**: write miss  
**rpl**: replacement

Mp

**rB**: read block  
**wB**: write block  
**rW**: read word  
**wW**: write word

parámetros del  
comando: @x, U, ...

Comandos entre otras parejas de componentes;  
por ejemplo *desde* Mc1 *hacia* Mc2

**evento**: Mc1>Mc2 (**comando**, item)

# Notación (3 de 3)

---

## 3. Cargar bloque o palabra en Mc

- Operador "+"

$Mc + x$ ; después de un fallo,  
el bloque  $x$  se carga en  $Mc$


## 4. Invalidar bloque en Mc

- Operador "-"

$Mc - u$ ; invalida el bloque  $u$   
el contenedor puede recibir un nuevo bloque



# Papel del controlador de bus y Mc



- Estado *S* de cada bloque según las reglas de escritura y reemplazo
  - validez, sucio/limpio, ...
  - Estado de reemplazo
- Primer nivel en chip normalmente separado: datos e instrucciones
- Sigüientes niveles en chip normalmente unificados

- $K_{Mc}$ : implementa comunicación con el procesador y cambio de estado
- $K_{bus}$ : implementa el autómata de comunicación con el bus

# $K_{\text{BUS}} + K_{\text{Mc}}$ : una máquina de estados

---

- Describimos un contenedor cualquiera de  $\text{Mc}$
- Sólo detallamos relación  $\text{Mc} - \text{Bus}$ 
  - P.e. no ponemos  $\text{CPU}+x$  o  $\text{Mc}+x$

## 1. Localizar

- selección de contenedor  
→ el que contiene el bloque  $x$  o el bloque víctima  $u$
- comprobación de acierto/fallo


Esto no se ve en el diagrama de estados

**2. Acierto:** 1 transición ( $\text{rh}$  o  $\text{wh}$ )

**Fallo:** 1 transición ( $\text{rp1}$ ) + 1 transición ( $\text{rm}$  o  $\text{wm}$ )

# Escritura Inmediata – *Write Through* + *AF*

2 estados: Inválido y Limpio. Un solo bit por bloque (V bit)



Fallo en escritura:  
*Fetch on write-miss (AF)*

COPIAS en Mc  
COHERENTES con Mp

Comandos	¿cuándo?	comentario
$Mp(rB, @x)$	m (r ó w)	leemos bloque en fallo
$Mp(wW, X')$	w (h ó m)	escribimos palabra en Mp siempre



# Escritura Retardada – *Copy-Back* + *AF*


3 estados: Inválido, Limpio y Sucio. Dos bits por bloque: V bit + D bit

**I**: V=no, D=?

**L**: V=si, D=no

**S**: V=si, D=si

Fallo en escritura:  
*Fetch on write-miss (AF)*



Comandos	¿cuándo?	comentario
$Mp(wW,$	<b>nunca</b>	No es posible
$Mp(wB,$	<b>rpl</b> ^ <b>S</b>	El algoritmo de reemplazo selecciona un bloque víctima $u$ y lo envía a memoria principal
$Mp(rB,$	<b>m</b>	Se carga el bloque $x$ . En caso de escritura se cambia el valor de $x'$ en el bloque recién traído

# Ejercicio: Write Once

---

Aplica Write-Through en el primer acierto o fallo de escritura.

En el resto aplica Write-Back.

Política de carga de bloques: fetch on write-miss (AF)

Utilizado en el Motorola M88200

4 estados: Inválido, Limpio 0, Limpio 1 y Sucio.

Dos bits por bloque: V bit + D bit

M88200: chip con 16KB de SRAM cache + controlador pensado para funcionar con el micro Motorola 88000 (1990)

# Escritura Inmediata Sin Buffering + AF

## ■ Algoritmo

Especificación	Tiempos
<code>look-up(@x);</code>	1
<code>if miss(@x) {Mp(rB,@x); waitfor Mp; Mc+X;}</code>	CrB + 1
<code>MRU(@x);</code>	0
<code>switch (proc_r/w)</code>	
<code>case proc_r: ret x';</code>	0
<code>case proc_w: {Mc+x'; Mp(wW,X'); waitfor Mp; ret;}</code>	CwW

- CrB    lectura de bloque desde Mp (latencia + transferencia)
- CwW    escritura de palabra en Mp

# Escritura Inmediata Sin Buffering + AF

---

- Duración media de un acceso a datos = ciclos efectivos de acceso (ciclos/ref)

$$C_{eff} = 1 + \frac{\sum wh \times C_{wW}}{\sum refs} + \frac{\sum rm \times (CrB + 1)}{\sum refs} + \frac{\sum wm \times (CrB + 1 + C_{wW})}{\sum refs}$$

- $CrB + 1$  penalización de fallo en lectura
- $CrB + 1 + C_{wW}$  penalización de fallo en escritura

# Escritura Retardada sin Buffering + AF

## ■ Algoritmo

Especificación	Tiempos
<code>look-up(@x);</code>	1
<code>if miss(@x) {     u=LRU(); Mc-u;</code>	0
<code>if sucio (u)</code>	
<code>    {Mp(wB,U); <b>waitfor</b> Mp;}</code>	CwB
<code>Mp(rB,@x); waitfor Mp; Mc+X;</code>	CrB+1
<code>MRU(@x);</code>	0
<code>switch (proc_r/w)</code>	
<code>    case proc_r: <b>ret</b> x';</code>	0
<code>    case proc_w: {Mc+x'; sucio(x)=true; <b>ret</b>;} }</code>	1

- CwB escritura del bloque hacia Mp (transferencia + latencia)
- CrB lectura de bloque desde Mp (latencia + transferencia)



# Escritura Retardada Sin Buffering

---

- Cálculo del tiempo efectivo en ciclos (ciclos/ref)

$$C_{eff} = 1 + \frac{\sum wh \times 1}{\sum refs} + \frac{\sum rm \times (CrB + 1)}{\sum refs} + \frac{\sum wm \times (CrB + 2)}{\sum refs} + \frac{\sum (m \wedge sucio) \times CwB}{\sum refs}$$

- $CrB + 1$  penalización de fallo en lectura
- $CrB + 2$  penalización de fallo en escritura
- $CwB$  penalización de fallo sucio