## Vectorización en ARMv8 Multiprocesadores - Grado Ingeniería Informática Esp. en Ingeniería de Computadores Universidad de Zaragoza

Sergio García Esteban

2-julio-2020

## Vectorización en ARMv8

1. ¿Cuántas instrucciones se ejecutan en el bucle interno?

Calcula la reducción en el número de instrucciones respecto la versión esc.

versión	icount	$\mathrm{reducci\acute{o}n}(\%)$	reducción(factor)
esc	6144	0	1.0
vec	1536	75	4.0

Indica muy brevemente cómo has calculado los anteriores valores.

El cuerpo del bucle consta de 6 instrucciones ARM, tanto en escalar como en vectorial, el vector x[] tiene 1024 elementos y cada elemento ocupa 32 bits.

La version escalar calcula 1 elemento por iteración, ejecutará 6144 instrucciones.

La version vectorial hace uso de la unidad NEON de cálculo vectorial de 128 bits, calcula el resultado de 4 elementos del vector en cada iteración, por lo que ejecutará 4 veces menos iteraciones.

Nota: todas las versiones han sido compiladas con optimización 03,

las versiones escalares con la opción "-fno-tree-vectorize" y las versiones FMA con la opción "-funsafe-math-optimizations".

```
esc
    400868: bd400000 ldr s0, [x0]
    40086c: 1e280800 fmul s0, s0, s8
    400870: 1e292800 fadd s0, s0, s9
    400874: bc004400 str s0, [x0], #4
    400878: eb13001f cmp x0, x19
    40087c: 54ffff61 b.ne 400868 <scale_shift+0x50>
esc+fma
    400870: bd400000 ldr s0, [x0]
    400874: 1f082400 fmadd s0, s0, s8, s9
    400878: bc004400 str s0, [x0], #4
    40087c: eb13001f cmp x0, x19
    400880: 54ffff81 b.ne 400870 <scale_shift+0x50>
vec
    400868: 3dc00000 ldr q0, [x0]
    40086c: 6e23dc00 fmul v0.4s, v0.4s, v3.4s
    400870: 4e22d400 fadd v0.4s, v0.4s, v2.4s
    400874: 3c810400 str q0, [x0], #16
    400878: eb00027f cmp x19, x0
    40087c: 54ffff61 b.ne 400868 <scale_shift+0x50>
vec+fma
    400870: 4ea21c41 mov v1.16b, v2.16b
    400874: 3dc00000 ldr q0, [x0]
    400878: 4e23cc01 fmla v1.4s, v0.4s, v3.4s
    40087c: 3c810401 str q1, [x0], #16
    400880: eb00027f cmp x19, x0
    400884: 54ffff61 b.ne 400870 <scale_shift+0x50>
```

- 2. A partir de los tiempos de ejecución obtenidos, calcula las siguientes métricas para todas las versiones ejecutadas:
  - Aceleraciones (*speedups*) de las versiones optimizadas.
  - Rendimiento (R) en GFLOPS.
  - Rendimiento pico (R<sub>pico</sub>) teórico de un núcleo (*core*), en GFLOPS.
  - Velocidad de ejecución de instrucciones (V<sub>I</sub>), en Ginstrucciones por segundo (GIPS).

Indica brevemente cómo has realizado los cálculos.

versión	tiempo(ns)	speed-up	R(GFLOPS)	$R_{\rm pico}({\rm GFLOPS})$	$V_{\rm I}({ m GIPS})$
esc	718.3	1.0	2.78	6	8.55
esc+fma	795.5	0.9	2.51	12	7.72
vec	184.9	3.8	10.81	24	8.30
${\rm vec+fma}$	203.9	3.5	9.80	48	7.53

La frecuencia a la que funcionan todos los cores a la vez es 2.6 Ghz, pero si sólo funciona un core a máxima carga, la frecuencia turbo es de 3.0 GHz.

La arquitectura Taishan V110 consta de una unidad NEON de ejecución vectorial con 2 pipelines asimétricas de 128 bits.

tiempo -> medido en ejecución

speed-up -> tiempo base / nuevo tiempo

 $R \rightarrow (FLOPs / tiempo(s)) 10^-9$ 

 $R_{pico} \rightarrow UF \;\; \mathrm{ops/UF} * \mathrm{CPU}_{\mathrm{freq}} \; (2 \; \mathrm{UF} \; \mathrm{y} \; 3 \; \mathrm{GHz} \; \mathrm{turbo})$ 

V<sub>I</sub> -> icount / tiempo

¿La velocidad de ejecución de instrucciones es un buen indicador de rendimiento?

No, ya que todas las intrucciones no son igual de productivas ni igual de costosas.