# Resultado del test



## Universidad de Granada - Grado en Ingeniería Informática Estructura de Computadores (B,C)



## Test nº 10 que realiza usted en esta asignatura

1 Elección única [T1.2]

¿En qué pareja de registros están el dato/instrucción que se leerá o escribirá en memoria, y la dirección de memoria?

Usuario/a Correcta

- a) MAR y ACUMULADOR
- b) MBR y PC
- c) IR y ACUMULADOR



~

d) MBR y MAR

Puntuación: **1,00** [T1.2ConBas] [E12FebTeo18] [E12SepTeo13]

**2** Elección única

[T3.3]

¿Cómo actúa el indicador Z del registro de indicadores de estado?

Usuario/a Correcta

- a) Se pone a 1 cuando el resultado es negativo
- b) Se pone a 0 cuando el resultado es negativo



- c) Se pone a 1 cuando el resultado de una operación es 0
- d) Se pone a 1 cuando el resultado es positivo

Puntuación: **1,00** [T3.3CtrlUp] [E12SepTeo19]

**S** Elección única

[T5.3]

Las interrupciones iniciadas por un dispositivo de E/S son normalmente:

Usuario/a Correcta

- a) internas
- b) software



~

- c) externas
- d) espurias

Puntuación: **1,00** [T5.3ES\_IRQ] [E14SepTeo27]

**4** Elección

única

[T6.2]

Sólo una de las siguientes afirmaciones sobre memorias ROM es correcta. ¿Cuál?

Usuario/a Correcta



- a) Para fabricar una ROM se deben conocer los datos que se desea que almacene
- b) Una EEPROM (Erasable EPROM) se puede grabar (eléctricamente), y borrar (usando rayos ultravioleta)

- c) Una PROM (Programmable ROM) se puede grabar usando un dispositivo programador que selectivamente funde contactos aplicándoles altas temperaturas mediante diminutas cabezas soldadoras ("equipo de puntas")
- d) Una EPROM (Electrically Progr. ROM) se puede grabar eléctricamente, sin fundir contactos, pero no se puede borrar

Puntuación: **0,00** [T6.2RAMROM] [E13SepTeo13]

# 5 Elección única

#### [T5.1]

Respecto al sistema de Entrada / Salida, ¿cuál de las siguientes afirmaciones es incorrecta?

Usuario/a Correcta

a) Un controlador se encarga de la comunicación con la CPU.



- b) La mayoría de los periféricos trabajan a velocidad muy superior a la CPU; por eso es necesario sincronizar.
- c) Un protocolo sirve para "ponerse de acuerdo" en cosas como velocidad, paridad, nº de bits, etc.
- d) La CPU se comunica con el periférico por medio del controlador y de software de E/S.

Puntuación: **1,00** [T5.1FunE/S] [E12SepTeo22]

# **6** Elección única

#### [12.2.4]

Si A y B son dos enteros almacenados respectivamente en %eax y %ebx, ¿cuál de las siguientes implementaciones de if (!A && !B) {...then part...} es incorrecta?

%ebx, %eax

a) or

Usuario/a Correcta

```
ine not true
       ...then part...
   not true:
   de Morgan
   equivale a if (!(A||B)) {... then_part ...}
b) test %eax, %eax
       jne
             not true
       test %ebx, %ebx
             not true
       ine
       ...then part...
    not true:
   short-circuit
   gcc usa test %eax,%eax para comprobar cmp $0,%eax
c) cmp $0, %eax
             not true
       jne
```

\$0, %ebx

not true

...then part...

cmp ine

not true: short-circuit (!A && !B) d) test %ebx, %eax jne not\_true ...then part... not true: test hace AND, no OR equivale a if (A&&B) {... then part ...} Puntuación: **0,00** [T2.2.4SalCon] [E16SepTeo19] de Morgan: (!A && !B) == ! (A || B) short-circuit: en cuanto alguno de A o B sea cierto (no-cero), falla el AND [P2T] El switch de gcc para que únicamente compile de lenguaje C a ensamblador, y Elección no realice ningún paso adicional (ensamblar, enlazar, etc), es... única Usuario/a Correcta a) -c de C/asm a objeto, .c/.s→.o para incorporar info depuración c) -S para nombrar el ejecutable Puntuación: 1,00 [P2Tutorial] [E16SepPra01] [T2.2.2] ¿Cuál es la diferencia entre los desplazamientos a la derecha lógico y Elección aritmético? única Usuario/a Correcta a) El lógico inserta siempre ceros en el bit más a la derecha b) Ninguna, la diferencia es entre los desplazamientos a la izquierda c) El aritmético inserta en el bit más a la derecha una copia del bit de signo d) Insertan de forma distinta el bit más a la izquierda Puntuación: 1,00 [T2.2.2OpArit] [E15FebTeo04] [T2.2.2] La instrucción xor \$3, %eax tiene como resultado: Elección Usuario/a Correcta única a) Poner a 0 los últimos 3 bits del registro EAX b) Cambiar 0<->1 (complemento a 1 de) los últimos 2 bits del registro EAX c) Poner a 1 el último bit del registro EAX

d) Ninguno de los anteriores resultados

Puntuación: **0,00** [T2.2.2OpArit] [E13FebTeo04]

# 10 Elección única

## [P2.2]

Si ECX vale 0, la instrucción adc \$-1,%ecx

ección Usuario/a Correcta

- a) Pone CF=1
- ✓ b) No cambia CF
  - c) Pone CF=0
  - d) Cambia CF

Puntuación: **0,00** [P2.2SumSgn] [T2.2.2OpArit] [E15FebPra07]

# 11 Elección única

[T5.3]

Alguna de las siguientes técnicas NO es de utilidad para determinar la causa de una interrupción

Usuario/a Correcta

- a) Múltiples líneas de interrupción INT1#, INT2#...
- b) Interrupciones vectorizadas
- c) Línea de reconocimiento INTA#
- d) Consulta de estado, o polling

Puntuación: **1,00** [T5.3ES\_IRQ] [E14SepTeo11]

12 Elección única [P2T]

¿Qué modificador (switch) de gcc hace falta para compilar .s → .o sin llamar al enlazador?

Usuario/a Correcta

V

- a) Eso no se puede hacer con gcc
- b) gcc -S

~

- c) gcc -c
- d) gcc -s

Puntuación: -0,33 [P2Tutorial] [E13SepPra13]

13 ección [T2.2.3]

La instrucción seta %al (seta significa "set if above"):

Elección única

Usuario/a Correcta

- ✓ a) Pone AL a 1 si CF=0 y ZF=0
  - b) Pone AL a 1 si CF=1 o ZF=1
  - c) Pone AL a 1 si CF=0 o ZF=0
  - d) Pone AL a 1 si CF=1 y ZF=0

Puntuación: **0,00** [T2.2.3CodCon] [E15FebTeo05]

14 Elección única [T4.3]

Un procesador de 1GHz tarda 4ns en realizar 4 instrucciones sin realizar segmentación de cauce. ¿Cuanto tardaría en realizar 9 instrucciones un procesador con segmentación de cauce de 4 etapas si no existiera ningún retraso en ninguna de las instrucciones?

Usuario/a Correcta

- a) 2 ns
- b) 9 ns
- **/**
- c) 3 ns
  - d) 4.5 ns

Puntuación: **1,00** [T4.3Aceler] [E13FebTeo22]

15 Elección

## [P3.2]

Para averiguar la paridad de un número se puede usar la operación:

Elección única

Usuario/a Correcta

- a) NOT
- ~
- b) XOR
- c) AND
- d) OR

Puntuación: **1,00** [P3.2Parity] [E13FebPra08] [E14FebPra10]

16 Elección única

#### [T6.2] La memoria DRAM:

Usuario/a Correcta



- ~
- a) Se denomina dinámica porque para mantener almacenado un dato hay que recargarlo cada cierto tiempo en un ciclo de refresco
- b) Necesita 6 transistores por cada celda
- c) Es menos densa que la memoria SRAM
- d) Se inventó en la década de los 90

Puntuación: **1,00** [T6.2RAMROM] [E13SepTeo29]

Elección única

#### [T5.1]

Supongamos dos CPU con idéntica anchura tanto en el bus de direcciones como en el de datos. Si una de ellas emplea E/S independiente y la otra mapeada en memoria, ¿cuál podrá acceder a una mayor cantidad de memoria?

Usuario/a Correcta



- ~
- a) La CPU con E/S independiente
- b) La CPU con E/S mapeada en memoria
- c) Ambas podrán acceder a la misma cantidad de memoria
- d) Depende de la técnica de E/S utilizada

Puntuación: 1,00

[T5.1FunE/S] [E12SepTeo20]

# 18 Elección única

## [T4.3]

¿Cuál de las siguientes afirmaciones sobre la segmentación de cauce es cierta?

Usuario/a Correcta

- a) La predicción de saltos es una técnica para minimizar los riesgos de datos
- b) Un cauce ("pipeline") de instrucciones inicialmente vacío y con 3 etapas tardará siempre 5 ciclos de reloj en ejecutar 3 instrucciones si cada una de ellas utiliza las 3 etapas
- c) El CPI de un cauce superescalar es siempre 1 o menor que 1





d) En general, un operación segmentada ("pipelined") requiere el mismo tiempo o más, desde el principio hasta el fin, que la misma operación en una implementación no segmentada

Puntuación: **1,00** [T4.3Aceler] [E14SepTeo25]

# 19 Elección única

#### [T6.5]

¿A qué tipo de memoria cache corresponde la siguiente afirmación: "permite que cualquier dirección se pueda almacenar en cualquier marco de bloque de cache"?

Usuario/a Correcta



- a) Con correspondencia directa
- b) Totalmente asociativa
- c) Asociativa por conjuntos
- d) Ninguna de las anteriores

Puntuación: **1,00** [T6.5MCache] [E12FebTeo28] [E12SepTeo24]

20

única

Elección

## [T1.4]

Para obtener una única velocidad comparativa final, el benchmark SPEC CPU combina las velocidades de ejecución de una serie de tests, respecto a un ordenador de referencia, usando la media...

Usuario/a Correcta

- a) aritmética
- b) ponderada





- c) geométrica
- [T1.4Rendto] tr.58
- d) armónica

Puntuación: **1,00** [T1.4Rendto] [E16SepTeo11]

# 21

#### [T4.4]

La predicción de saltos está relacionada con...

Elección única Usuario/a Correcta

- a) Los riesgos estructurales (intenta evitar el efecto de un fallo de cache)
- b) Los riesgos de transferencia (intenta agrupar las posibles transferencias de un conjunto de instrucciones)
- .
- c) Los riesgos de (dependencia de) datos (intenta que el dato esté disponible anticipadamente)
- d) Los riesgos de control (intenta determinar de antemano el flujo de control)

Puntuación: -0,33 [T4.4Riesgs] [E15FebTeo13]

22 Elección

única

## [T2.3.1]

La primera instrucción ensamblador de una subrutina compilada con gcc en Linux/x86 cdecl suele ser:

Usuario/a Correcta

- a) mov %esp, %ebp
- b) pop %ebx
- •
- c) push %ebp
- d) push %ebx

Puntuación: **1,00** [T2.3.1MarcoP] [E13FebTeo19]

23
Elección única

#### [T2.3.1]

GCC/Linux IA32 resuelve el ajuste de marco de pila mediante las instrucciones:

Usuario/a Correcta

- , ,
- a) movl %esp, %ebp; popl %espb) pushl %ebp; movl %esp, %ebp
- c) movl %ebp, %esp; popl %ebp
- d) pushl %esp; movl %ebp, %esp

Puntuación: **1,00** [T2.3.1MarcoP] [E13FebTeo06]

24 Elección única

#### [T6.1]

¿Cuál de las siguientes afirmaciones acerca de la jerarquía de memoria es \*FALSA\*?

Usuario/a Correcta

- a) Acceder a los discos es órdenes de magnitud más lento que acceder a la RAM
- b) Un computador puede tener una pequeña cantidad de memoria rápida además de una gran cantidad de memoria más lenta
- c) Una memoria principal constituida por la tecnología más rápida es órdenes de magnitud más cara que la DRAM





d) La velocidad de acceso a la memoria principal ha crecido proporcionalmente a la velocidad del procesador

Puntuación: **1,00** [T6.1ConLoc] [E16FebTeo30]

25

[T6.3]

Para construir una DRAM de 4GB con pastillas de 512Mx4bit hacen falta

Elección única

Usuario/a Correcta

- a) 64 pastillas
  - b) 8 pastillas
  - c) 32 pastillas
  - d) 16 pastillas

Puntuación: -0,33 [T6.3Diseño] [E13SepTeo15]

26 Elección única [T5.1]

¿Qué tipo de sincronización es más conveniente en el caso de tener dispositivos con distintos requisitos de temporización?

Usuario/a Correcta

a) Síncrona

**/** 

- b) Asíncrona
- c) No se pueden conectar dispositivos con distintos requisitos de temporización
- d) Ninguna de las anteriores

Puntuación: **1,00** [T5.1FunE/S] [E12SepTeo15]

27
Elección única

[T5.3]

Al método de interacción con los periféricos, en los que el procesador vigila periódicamente el estado de los dispositivos mediante una encuesta activa se le denomina:

Usuario/a Correcta

- a) daisy-chain
- b) DMA
- c) interrupción

~

~

d) polling

Puntuación: **1,00** [T5.3ES\_IRQ] [E14FebTeo14] [E16FebTeo26]

28 Elección

única

[T6.2]

¿Cuál de las siguientes afirmaciones acerca de las memorias RAM dinámicas es cierta?

Usuario/a Correcta

- a) Los datos permanecen en cada celda indefinidamente
- b) Las operaciones de escritura sirven como operaciones de refresco
  - c) Las celdas de almacenamiento son complejas
  - d) Las operaciones de lectura no son destructivas

Puntuación: -0,33 [T6.2RAMROM] [E12FebTeo29] [E12SepTeo25]

29 Elección

## [T2.4.2]

Si declaramos int val[5]={1,5,2,1,3}; entonces

leccion Usuario/a Correcta única



- ~
- a) &val[2] es de tipo int\* y vale lo mismo que (void\*)val+8
   En Sep15 faltaba (void\*) y entonces sería falsa por aritmética de punteros
- b) val[5] es de tipo int y vale 3 val[4]==3, val[5] apunta fuera del array
- c) val+4 es de tipo int\* y se cumple que \*(val+4)==5
  Por aritmética de punteros, \*(val+4)==val[4]==3
- d) val+1 es de tipo int y vale 2 val+1==&val[1] es int\*

Puntuación: **1,00** [T2.4.2Arrays] [E15SepPra12]

30 Elección única

## [T3.3]

¿Qué circuito suele utilizarse para traducir el código de operación de una instrucción máquina a dirección de comienzo en la memoria de control del microprograma correspondiente?

Usuario/a Correcta



a) Una memoria



- b) Un demultiplexor
- c) Un multiplexor
- d) Un contador

Puntuación: -0,33 [T3.3CtrlUp] [E13FebTeo13]

Puntuación: 18,33 (6,11 sobre 10)