1

Elección única

El sufijo I de la instrucción movl significa:

Usuario/a Correcta

a) Que la instrucción afecta a los 16 bits menos significativos de los operandos (low word).



- b) Que la instrucción trabaja con operandos de 32 bits (long word).
- c) Que la instrucción afecta a la parte de 16 bits más a la izquierda de los operandos (left word).
- d) Que la instrucción usa ordenación de bytes little-endian en lugar de big-endian.

Puntuación: 1,00

2 Elección

única

¿Cuál es la principal ventaja de un bus único avanzado frente a un bus único? Usuario/a Correcta



- a) La posibilidad de utilizar acceso directo a memoriab) La desconexión de los periféricos del bus del procesador
- c) La posibilidad de utilizar E/S mediante interrupciones
- d) La posibilidad de funcionar de forma síncrona

Puntuación: 0,00

S Elección única

¿Cuántos niveles de interrupción podremos gestionar si disponemos de 7 controladores de interrupciones programables 8259?

Usuario/a Correcta



- a) 50
- b) 48
- c) 45
- d) 56

Puntuación: 0,00

4

Si usamos una estructura de bus con DMA:

Elección única Usuario/a Correcta

 a) al bus del sistema sólo se conecta la CPU y la MP, ya que el DMA se conecta directamente a MP para realizar las transferencias de datos.



- b) la CPU puede dejar las transferencias entre MP y periféricos en manos de este controlador (DMA) y seguir ejecutando otras instrucciones.
- c) podemos prescindir de controladores de E/S ya que el controlador de DMA se ocupa de controlar las transferencias hacia/desde los periféricos.
- d) la velocidad de este controlador establece la velocidad del bus del sistema.

Puntuación: 1,00


5 Elección

única

[T1.3]

Un computador con 13 líneas de direcciones utiliza E/S mapeada a memoria. Si se supone que cada uno de los periféricos ocupa 4 direcciones y que el número de periféricos que se planea conectar es de 2^10, ¿qué tamaño de memoria admite el computador?

Usuario/a Correcta



10 Elección

única

[P3.2]

La práctica "parity" debía calcular la suma de paridades impar (XOR de todos los bits) de los elementos de un array. Un estudiante entrega la siguiente versión de parity4:

```
int parity4(unsigned* array, int len){
 int val,i,res=0;
 unsigned x;
 for (i=0; i<len; i++){
  x=array[i];
  val=0;
  asm("\n"
"ini3:
              \ln t
  "xor %[x], %[v] \ln t"
  "shr %[x]
                  \n\t"
  "test %[x], %[x]\n\t"
  "ine ini3 \n\t"
  :[v]"+r" (val)
  :[x] "r" (x)
  );
  val = val \& 0x1;
  res+=val;
 return res;
}
```

Esta función parity4:

Usuario/a Correcta





a) produce siempre el resultado correcto

solemos escribir res+=val&0x1, en lugar de ponerlo en 2 sentencias C adicionalmente, shr afecta al flag ZF de manera que sobra test %[x],%[x]

- b) fallaría con array={0,1,2,3}
- c) fallaría con array={1,2,4,8}
- d) no siempre produce el resultado correcto, pero el error no se manifiesta en los ejemplos propuestos, o se manifiesta en ambos

Puntuación: 1,00 [P3.2Parity] [E16SepPra14]

11 Elección

única

¿En qué tipo de ciclo de refresco RAS# permanece a 1?

Usuario/a Correcta

- a) Sólo RAS#
- b) CAS# antes de RAS#
- c) Refresco transparente



d) En ninguno de los anteriores

Puntuación: **0,00** [T6.2RAMROM]

12 Elección única

[T2.2.2]

¿Cuál de las siguientes afirmaciones sobre compilación C->ASM es falsa? Usuario/a Correcta





- a) Puede que el compilador altere por optimización el orden de los parámetros pasados en una llamada a función, si el marco de pila resultante es más eficiente
- b)

Puede que el compilador altere el orden del código C, apareciendo antes la traducción de sentencias C posteriores

- c) Puede suceder que varias sentencias C se traduzcan por una única instrucción ASM
- d) Puede que el compilador elimine por optimización construcciones C enteras (como un bucle for completo), si se conoce el resultado en tiempo de compilación

Puntuación: 1,00 [T2.2.2OpArit] [P1]

13 Elección única

Un controlador de DMA de un sistema de que emplee buses separados avanzados suele ser programado con la siguiente información relativa a una operación de E/S:

Usuario/a Correcta

- a) tipo de operación, tamaño de bloque a transferir, dirección final de memoria
- b) tipo de operación, tamaño de bloque a transferir, dirección inicial de memoria
 - c) tipo de operación, dirección inicial de memoria, dirección final de memoria
 - d) Ninguna de las anteriores respuestas es cierta

Puntuación: 0,00

14 Elección única [T6.3]

¿Qué necesitamos para construir una memoria de 1K x 8 bits?

Usuario/a Correcta

- a) 64 memorias de 128 x 1 bits
- b) 8 memorias de 512 x 2 bits

- c) 8 memorias de 256 x 4 bits y un decodificador de 2 a 4



d) Ninguna de las anteriores respuestas es cierta

Puntuación: -0.33 [T6.3Diseño]

15 Elección única

Sea un formato de microinstrucción que incluye dos campos independientes de 10 bits cada uno. Si se rediseña de modo que se solapen los dos campos, ¿cuántos bits se ahorran en cada microinstrucción?

Usuario/a Correcta

- a) 9
- b) 14
- c) 13
- d) 10

Puntuación: -0,33

16

En el 8086, la dirección efectiva de la cabecera de pila vendrá dada por:

Usuario/a Correcta

Elección única

- - a) SS * 10h + SP
 - b) BP
 - c) SS * 10h + BP

d) SP

Puntuación: -0,33

17 Elección

[T2.3.1]

Respecto a la convención de llamada usada en Linux/gcc:

unica Usuario/a Correcta

a) Hay registros modificables, otros que deben ser restaurados, y las subrutinas anidadas deben respetar los registros modificables que están en uso por otras subrutinas

~ ~

- b) Hay registros que pueden ser modificados libremente por las subrutinas, y otros que, si se modifican, se deben restaurar posteriormente. Y también hay registros especiales
- c) Una subrutina que modifique algún registro debe restaurar su valor anterior antes de retornar
- d) Todos los registros pueden ser modificados libremente por todas las subrutinas

Puntuación: **1,00** [T2.3.1MarcoP] [P3Tutorial] [E12SepTeo06]

18 Elección

única

¿Cuál de las siguientes instrucciones de IA32 (en sintaxis Intel) no es una instrucción de transferencia?

Usuario/a Correcta

- a) mov eax, 15h
- b) cmp eax, 15h
 - c) lea eax, etiqueta
 - d) push eax

Puntuación: -0,33

19 Elección

única

[T4.4]

La precaptación (cola de instrucciones) está relacionada con...

Usuario/a Correcta

a) Los riesgos de control (intenta determinar de antemano el flujo de control)

~

- b) Los riesgos de (dependencia de) datos (intenta que el dato esté disponible anticipadamente)
- c) Los riesgos estructurales (intenta evitar el efecto de un fallo de cache)
- d) Los riesgos de transferencia (intenta agrupar las posibles transferencias de un conjunto de instrucciones)

Puntuación: -0,33 [T4.4Riesgs] [E15FebTeo12]

20 Elección

única

[P4T]

Respecto a las bombas estudiadas en la práctica "bomba digital", ¿en cuál de los siguientes tipos de bomba sería más difícil descubrir la(s) contraseña(s)? Se distingue entre enteros definidos en el código fuente de la bomba, y enteros

solicitados al usuario mediante scanf(). Por "procesar" podemos entender calcular el n-ésimo elemento de la serie de Fibonacci, por ejemplo.

Usuario/a Correcta

- a) 1 entero del fuente se procesa, y se compara con el entero del usuario
- b) 2 enteros del usuario se suman, se procesa la suma, y se compara con el entero del fuente



- c) 2 enteros del usuario se procesan, se suman los resultados, y se compara con el entero del fuente
- d) Las 2 (o 3) opciones más difíciles son de la misma dificultad, así que no se puede marcar ninguna como la más difícil

Puntuación: **1,00** [P4Tutorial] [E13FebPra15]

21

única

No en todas las instrucciones máquina

Elección Usuario/a Correcta

a) hay una fase de ejecución



- b) hay una fase de captura de operandos
- c) hay una fase de captación
- d) hay una fase de decodificación

Puntuación: -0,33

22 Elección única

[T5.3]

Alguna de las siguientes técnicas NO es de utilidad para determinar la causa de una interrupción

Usuario/a Correcta



- a) Consulta de estado, o polling
- b) Línea de reconocimiento INTA#
- c) Múltiples líneas de interrupción INT1#, INT2#...
- d) Interrupciones vectorizadas

Puntuación: **1,00** [T5.3ES_IRQ] [E14SepTeo11]

23

[T2.2.4]

La instrucción cmovb %edx, %eax

Elección Usuario/a Correcta única

- a) copia en %eax el byte de memoria apuntado por la dirección contenida en %edx
 inventado, sería (%edx) y además %eax es de tama
 - inventado, sería (%edx) y además %eax es de tamaño l (long)
- b) copia el byte bajo de %edx en el byte bajo de %eax la b en cmovb significa below (conditional move if below)



c) copia en %eax el contenido de %edx si el indicador de acarreo es 1

"below" equivale a CF

d) copia en %eax el contenido de %edx si %eax es menor que %edx

haría falta cmp %edx, %eax previo para ajustar CF

Puntuación: **1,00** [T2.2.4SalCon] [E16FebTeo10]

24 Elección única Si se necesitan 60 ns para escribir una palabra de datos de caché en memoria principal y cada bloque de caché tiene 8 palabras, ¿cuántas veces seguidas se tiene que escribir en un mismo bloque para que una caché de postescritura sea más eficiente que una de escritura inmediata?

Usuario/a Correcta



- a) Más de 8 veces.
- ~
- b) Depende de la tasa de aciertos.
- c) La caché de postescritura no puede ser más eficiente que la de escritura inmediata.
- d) La caché de postescritura siempre será más eficiente que la de escritura inmediata.

Puntuación: -0,33

25
Elección única

El programa RISC Id r4,(r2) Id r5,(r3) add r6,r4,r5 st (r1),r6

Usuario/a Correcta



a) Almacena la suma de los contenidos de las posiciones de memoria direccionadas por los registros r2 y r3, y almacena el resultado en la posición de memoria direccionada por el registro r1.

~

- b) Almacena el contenido del registro r4 en la posición de memoria apuntada por el registro r2, almacena el contenido del registro r5 en la posición de memoria apuntada por el registro r3, suma los registros r4 y r5 y carga la suma finalmente en el registro r6 el contenido de la posición de memoria apuntada por r1.
- c) Suma los contenidos de los registros r2 y r3 y almacena el resultado en el registro r1.
- d) Guarda en la posición de memoria apuntada por r1 la suma de las posiciones de memoria apuntadas por los registros r4 y r5.

Puntuación: -0,33

26
Elección única

[16.5]

En un sistema Linux IA32, ¿cuántos enteros se podrían almacenar en una línea de cache, si la cache del procesador fuera de 4 KB, asociativa por conjuntos de 4-vías, y contuviera 4 conjuntos?

Usuario/a Correcta



~

a) 64

en realidad casi no hay que saber de cache basta entender que si hay 4 vías es como si fueran 4 caches de 1K (un conjunto son las 4 "oportunidades" de una línea) y si hay 4 conjuntos cada línea son 2^10/2^2=2^8=256 bytes = 2^8/2^2 B/int=2^6 = 64 ints

b) 32

c) 16 d) 128 Puntuación: 1,00 [T6.5MCache] [E16SepTeo29] [T2.2.1] 27 ¿Cuál de las siguientes instrucciones convierte %eax = 5 * %eax? Elección 1) mov (%eax, %eax, 4), %eax única 2) lea (%eax, %eax, 4), %eax Usuario/a Correcta a) Sólo 2 b) Sólo 1 c) Ninguna d) Ambas 1 y 2 Puntuación: 1,00 [T2.1.3ConASM] [T2.2.1ModDir] [E14FebTeo02] ¿Cuál de los siguientes elementos no forma parte de un canal de un 28 controlador de acceso directo a memoria? Elección Usuario/a Correcta única a) Registro contador b) Registro de prioridades c) Registro de dirección d) Registro de órdenes Puntuación: 1,00 ¿Cuál es el tamaño de la marca de caché en un ordenador capaz de 29 direccionar 1 MB de memoria principal y 32 KB de memoria caché, que emplea Elección un tamaño de palabra de 32 bits y correspondencia asociativa por conjuntos única con 16 palabras por bloque y 8 bloques por conjunto, suponiendo que las direcciones de memoria utilizan 20 bits? Usuario/a Correcta a) 8 bits b) 7 bits c) 6 bits d) 10 bits Puntuación: 0,00 [P3.2] 30 La práctica "parity" debía calcular la suma de paridades impar (XOR de todos Elección los bits) de los elementos de un array. Un estudiante entrega la siguiente única versión de parity3: int parity3(unsigned* array, int len){ int i,res=0,val; unsigned x; for (i=0; i<len; i++){ x=array[i];

val=0;

```
do {
   val += x;
   x >>= 1;
  } while (x);
  val \&= 0x1;
  res+=val;
  }
 return res;
Esta función parity3:
Usuario/a Correcta
                  a) produce siempre el resultado correcto
                      solemos escribir res+=val&0x1, en lugar de ponerlo en 2
                      sentencias C
                  b) fallaría con array={0,1,2,3}
                  c) fallaría con array={1,2,4,8}
                  d) no siempre produce el resultado correcto, pero el error
                      no se manifiesta en los ejemplos propuestos, o se
                      manifiesta en ambos
Puntuación: 1,00
[P3.2Parity]
[E16SepPra13]
```

Puntuación: 12,00 (4,00 sobre 10)