# Resultado del test



# Universidad de Granada - Grado en Ingeniería Informática Estructura de Computadores (B,C)



## Test nº 11 que realiza usted en esta asignatura

Elección única

### [T3.3]

Una unidad de control microprogramada se denomina "con secuenciamiento" de microinstrucciones explícito" según tenga o no tenga

Usuario/a Correcta

- a) un multiplexor para seleccionar la fuente de la dirección de la memoria de control
  - todos los diseños en las transparencias tienen un MUX en la dirección de la memoria de control (o en el micro-PC)
- b) ROM/PLA para traducir el codop en dirección de inicio de microprograma (goto f(IR))
  - todos los diseños implícitos en las transparencias usan ROM traducción, pero también se podría añadir ROM al explícito
- c) microcódigo de decodificación que analice el codop bit a bit de izquierda a derecha con ROM traductora (goto f(IR)) no haría falta ese análisis
- d) micro-contador de programa atacando a las líneas de dirección de la memoria de control

si y sólo si tiene micro-PC, sería implícito

Puntuación: **0,00** [T3.3CtrlUp] [E16SepTeo22]

#### IT1.2ConBas1

El direccionamiento directo a memoria utiliza

Elección Usuario/a Correcta única

- a) dos desplazamientos contenidos en la propia instrucción
- b) un registro
- c) un desplazamiento



d) un registro y un desplazamiento contenidos en la propia instrucción

Puntuación: -0,33 [T1.2ConBas] [T2.2.1ModDir] [E15FebTeo08]

Elección

única

### [P4T]

Respecto a las bombas estudiadas en la práctica "bomba digital", ¿en cuál de los siguientes tipos de bomba sería más difícil descubrir la contraseña? Se distingue entre enteros definidos en el código fuente de la bomba, y enteros solicitados al usuario mediante scanf(). Por "procesar" se entiende calcular el n-ésimo elemento de la serie de Fibonacci.

Usuario/a Correcta

 a) 1 entero del usuario se procesa, y se compara con el entero del fuente

> En los otros dos casos usando el debugger se puede ver el resultado literal que hay que introducir como contraseña, parando justo antes de comparar

- b) 2 enteros del fuente se suman, se procesa la suma, y se compara el resultado con el entero del usuario
- c) 2 enteros del fuente se procesan, se suman los resultados, y se compara la suma con el entero del usuario
- d) Las opciones más difíciles son de la misma dificultad, así que no se puede marcar ninguna como la más difícil

Puntuación: **1,00** [P4Tutorial] [E13SepPra10]

4

## [T4.4]

En la técnica de salto retardado:

Elección única

Usuario/a Correcta

- a) El compilador no puede insertar operaciones NOP en los huecos de retardo
- b) El compilador puede reorganizar el código para rellenar los huecos de retardo con instrucciones útiles
- c) Las instrucciones en los huecos de retardo se ejecutan unas veces y otras no
- d) El salto se realiza varios ciclos antes de la instrucción de salto

Puntuación: **1,00** [T4.4Riesgs] [E14FebTeo11] [E16FebTeo25]

Elección única

#### [P2.3]

En la práctica "media" se pide calcular la media y resto de una lista de 32 enteros CON signo de 32bits en una plataforma de 32bits sin perder precisión, esto es, evitando desbordamiento. ¿Qué (media : resto) se debe obtener para una lista rellena a -1 salvo el primer elemento, que valiera -31?

Usuario/a Correcta

a) (-1:-31)

/ /

b) (-1:-30)

c) (-2:2)

d) (-2:1)

Puntuación: **1,00** [P2.3SumMed] [E14SepPra05]

6 Elección única

### [T2.2.3]

¿Cuál de las siguientes parejas de mnemotécnicos de ensamblador IA32 corresponden a la misma instrucción máquina?

Usuario/a Correcta

a) JC (saltar si acarreo), JL (saltar si menor, para números con signo)

- b) CMP (comparar), SUB (restar)
- c) SAR (desplazamiento aritmético a la derecha) / SHR (desplazamiento lógico a la derecha)
- d) JZ (saltar si cero), JE (saltar si igual)

Puntuación: -0,33

[T2.2.2OpArit]

[T2.2.3CodCon]

[T2.2.4SalCon] [E12FebTeo15]

7 [T5.3]

Elección

única

Tipos de interrupción que suelen contemplar las CPUs comerciales actuales (señalar la opción incorrecta)

Usuario/a Correcta

- a) externas (IRQs hardware): generadas por un dispositivo externo a la CPU, activan la línea INTR# (o equivalente)
- b) internas (excepciones o traps): generadas internamente por la CPU para indicar una condición que requiere atención (división por cero, codop inválido, etc)
- **~ ~**
- c) firmware (faults): generadas por el microcódigo de la CPU (segmentation fault, page fault, etc)
- d) software: generadas al ejecutar la instrucción INT (o equivalente)

Puntuación: **1,00** [T5.3ES\_IRQ] [E15SepTeo23]

Elección única

[T4.3]

Un procesador de 1GHz tarda 4ns en realizar 4 instrucciones sin realizar segmentación de cauce. ¿Cuanto tardaría en realizar 9 instrucciones una versión de dicho procesador con segmentación de cauce de 4 etapas si no existiera ningún retraso en ninguna de las instrucciones?

Usuario/a Correcta

~

~

- a) 3 ns
- b) 2 ns
- c) 9 ns
- d) 4.5 ns

Puntuación: **1,00** [T4.3Aceler] [E14FebTeo28]

Elección única

[T2.3.2]

La convención de llamada Linux/GCC x86-32 considera, respecto a convenios de uso de registros:

Usuario/a Correcta

- a) 8 registros salva-invocado, y
   2 especiales
- b) 3 registros salva-invocante, 3 registros salva-invocado, y 2 especiales
- c) Algunos registros para pasar argumentos, otros salvainvocante, otros salva-invocado, dos especiales

d) Algunos registros salva-invocante, otros salva-invocado, uno especial

Puntuación: **1,00** [T2.3.2Conven] [E13FebTeo08]

10 Elección única

## [T2.4.1]

¿Cuál de las siguientes listas menciona registros x86-64 del mismo tipo respecto a convenio de uso? (salva-invocante, invocado, etc)

Usuario/a Correcta



- a) RBX, RSI, RDI
- b) RAX, RBX, RCX, RDX
- c) CL, DX, R8d, R9
  - d) RSP, RBP

Puntuación: **-0,33** [T2.4.1x86-64] [E13SepTeo09]

11 Elección

única

# [T6.5]

Utilizar una cache en el mismo chip del procesador:

Usuario/a Correcta



- ~
- a) reduce los tiempos de ejecución
- b) aumenta el tamaño de los bloques enviados entre cache y procesador
- c) aumenta la tasa de aciertos
- d) reduce el tamaño del bus

Puntuación: **1,00** [T6.5MCache] [E16SepTeo28]

12 Elección única

### [T2.1.2]

¿Cuál de las siguientes afirmaciones sobre la instrucción leave es cierta? Usuario/a Correcta

- a) Equivale a pop %ebp seguida de mov %ebp,%esp en realidad es mov %ebp,%esp; pop %ebp
- b) Se ejecuta justo después de retornar de un procedimiento
   lo típico después de retornar (de una función C) es

pop/add \$n,%esp y/o mov %eax,...

**~ ~** 

- c) No es obligatorio usarla. En su lugar puede realizarse una secuencia explícita de operaciones mov y pop
- d) Equivale a mov %esp,%ebp seguida de pop %ebp mov al revés

Puntuación: **1,00** [T2.1.2Lngjes] [T2.3.1MarcoP] [E16FebTeo11]

13 Elección

única

#### [T5.3]

Para determinar la causa de una interrupción se pueden usar las siguientes técnicas: (señalar la respuesta falsa)

Usuario/a Correcta





- a) línea de reconocimiento INTA#
- b) múltiples líneas de interrupción INT1#, INT2#...
- c) interrupciones vectorizadas
- d) consulta de estado, o polling

Puntuación: **1,00** [T5.3ES\_IRQ] [E16SepTeo27]

14 Elección

única

[T5.1]

¿Qué técnica de E/S requiere menos atención por parte del procesador?

Usuario/a Correcta

- a) E/S mediante interrupciones
- b) E/S programada
- c) Todas requieren la misma atención





d) E/S mediante acceso directo a memoria

Puntuación: **1,00** [T5.1FunE/S] [E12FebTeo26]

15 Elección única [T2.3.2]

En cdecl/x86, ¿cuál de los siguientes registros tiene que ser guardado por la función llamada si es alterado por ésta?

Usuario/a Correcta





- a) ebx
- b) eax
- c) edx
- d) ecx

Puntuación: **1,00** [T2.3.2Conven] [E13FebTeo20]

16 Elección

única

[T4.4]

La predicción de saltos está relacionada con...

Usuario/a Correcta

- a) Los riesgos de (dependencia de) datos (intenta que el dato esté disponible anticipadamente)
- b) Los riesgos estructurales (intenta evitar el efecto de un fallo de cache)
- c) Los riesgos de transferencia (intenta agrupar las posibles transferencias de un conjunto de instrucciones)





d) Los riesgos de control (intenta determinar de antemano el flujo de control)

Puntuación: **1,00** [T4.4Riesgs] [E15FebTeo13]

17 Elección

única

[P2T

Considerar los siguientes dos bloques de código almacenados en dos ficheros distintos:

/\* main.c \*/

```
int i = 0;
int main() {
    func();
    return 0;
}

/* func.c */
int i = 1;
void func() {
    printf("%d", i);
}
```

¿Qué sucederá cuando se compile, enlace y ejecute este código?

Usuario/a Correcta

- a) Escribe "0"
- b) Error al compilar o enlazar, no se obtiene ejecutable
- c) A veces escribe "0" y a veces "1"
- d) Escribe "1"

Puntuación: **1,00** [P2Tutorial] [E13SepPra01]

18 Elección

única

[T2.1.3]

¿Cuál de los siguientes no es un modo de direccionamiento IA32?

Usuario/a Correcta

- a) Memoria
- b) Registro
- c) Inmediato





d) Cache

no existe, ver [T2.1.3ConASM] tr.27

Puntuación: **1,00** [T2.1.3ConASM] [E16SepTeo07]

19 Elección

única

[P5.1]

Sea un computador de 32 bits con una memoria cache L1 para datos de 32 KB y líneas de 64 bytes asociativa por conjuntos de 2 vías. Dado el siguiente fragmento de código:

```
int v[262144];
for (i = 0; i < 262144; i += 2)
v[i] = 9;
```

¿Cuál será la tasa de fallos aproximada que se obtiene en la primera ejecución del bucle anterior?

Usuario/a Correcta

- a) 0 (ningún fallo)
- b) 1/2 (mitad aciertos, mitad fallos)





- c) 1/8 (un fallo por cada 8 accesos)
- d) 1 (todo son fallos)

Puntuación: 1,00

[P5.1Line] [E14FebPra16] [E16FebPra18]

# 20 Elección

única

## [T4.3]

Alguno de los siguientes NO es un motivo de que no se alcance la ganancia ideal en un cauce segmentado

Usuario/a Correcta

- a) La duración del ciclo de reloj impuesta por la etapa más lenta
- b) El propio coste de la segmentación (carga de los registros de acoplo, etc...)



- c) La emisión múltiple (y posiblemente desordenada) de instrucciones
- d) Los riesgos (hazards)

Puntuación: **1,00** [T4.3Aceler] [E14SepTeo08]

# 21 Elección

única

## [T5.3]

Las interrupciones generadas por el teclado interrumpirán al procesador:

Usuario/a Correcta





- a) sólo si el procesador tiene activado el indicador de habilitación de interrupciones
- b) sólo cuando el procesador no esté realizando un trabajo útil
- c) siempre que el usuario pulse una tecla en el teclado
- d) sólo si el procesador está chequeando el estado del teclado

Puntuación: **1,00** [T5.3ES\_IRQ] [E14SepTeo26]

22

## [P2T]

Compilar .s  $\rightarrow$  ejecutable, usando sólo as y ld, sin gcc...

Elección Usuario/a Correcta



a) Se puede, usando en as y ld los modificadores (switches) que corresponda



- b) No se puede
- c) Basta usar ld, con los modificadores que corresponda
- d) Basta usar as, con los modificadores que corresponda

Puntuación: -0,33 [P2Tutorial] [E13SepPra15]

23

### [T2.4.3]

Elección única Al traducir la sentencia C r->i = val; gcc genera el código ASM movl %edx, 12(%eax). Se deduce que

Usuario/a Correcta





- a) el desplazamiento de i en \*r es 12
  - y en concreto r está en %eax
- b) r es un puntero que apunta a la posición de memoria 12

r es puntero a struct y seguramente valdrá 0x0804XXXX en ejecutables x86

- c) val es un entero que vale 12 val está en %edx
- d) i es un entero que vale 12 después de la asignación, i vale lo que había en %edx (que es val)

Puntuación: **1,00** [T2.4.3Struct] [E15SepPra13]

24 Elección

única

## [T.2.3.1]

Para crear espacio en la pila para variables locales sin inicializar suele realizarse la siguiente operación:

Usuario/a Correcta

- a) Sumar una cantidad positiva a EBP
- b) Restar una cantidad positiva a EBP
- c) Sumar una cantidad positiva a ESP

~



d) Restar una cantidad positiva a ESP

Puntuación: **1,00** [T2.3.1MarcoP] [E16FebTeo12]

25
Elección
única

### [T3.3]

La salida de un campo del registro de microinstrucción que solapa dirección de salto y algunas señales de control han de conectarse a:

Usuario/a Correcta

- a) la memoria de control
- b) una ROM o PLA



- c) un demultiplexor controlado por el tipo de salto
- d) el registro de instrucción

Puntuación: **0,00** [T3.3CtrlUp] [E13SepTeo25]

26
Elección única

## [T6.3]

Se desea construir una memoria de SRAM de tamaño 3G X 8 a partir de elementos de memoria SRAM más pequeños. Cuál de las siguientes soluciones sería correcta:

Usuario/a Correcta

- a) 256 chips de 16Mx 1 bits
- b) 16 chips de 512 M x 2 bits

**/** \



- c) 12 chips de 512M x 4 bits
- d) Ninguna de las anteriores es correcta

Puntuación: **1,00** [T6.3Diseño] [E13FebTeo21]

**27** 

Elección única

### [P2A2]

¿Qué valor contendrá %edx tras ejecutar las siguientes instrucciones?

xor %eax, %eax

sub \$1, %eax cltd idiv %eax

Usuario/a Correcta

- a) 1
- ~
- c) no puede saberse con los datos del enunciado
- d) -1

b) 0

Puntuación: 0,00

[T2.2.2OpArit]

[P2.3SumMed]

[P2Apendice2]

[E14SepPra16]

[E16FebPra08]

# **28** [T2.4.2]

Elección única En un sistema de 32bits, ¿cuál de las siguientes expresiones C es equivalente a la expresión (x[2] + 4)[3]?

(Asumir que x se ha declarado como int \*\*x. Recordar que C usa aritmética de punteros. Notar que muchos de los paréntesis no son necesarios, sólo se han añadido para evitar confusiones por precedencia de operadores)

Usuario/a Correcta



~

a) 
$$*((*(x + 2)) + 7)$$

b) 
$$*((*(x + 8)) + 28)$$

c) 
$$*(((*x) + 2) + 7)$$

d) 
$$(**(x + 2) + 7)$$

Puntuación: **1,00** [T2.4.2Arrays] [E13FebTeo10]

29 Elección

única

[T2.3.1]

GCC/Linux IA32 resuelve el ajuste de marco de pila mediante las instrucciones:

Usuario/a Correcta

- a) movl %ebp, %esp; popl %ebp
- b) movl %esp, %ebp; popl %esp





- c) pushl %ebp; movl %esp, %ebp
- d) pushl %esp; movl %ebp, %esp

Puntuación: **1,00** [T2.3.1MarcoP] [E13FebTeo06]

30 Elección única [P2.3]

La(s) instrucción(es) necesaria(s) para cargar el dividendo 0xa30bf18a en la pareja edx:eax como paso previo a una división sin signo son:

Usuario/a Correcta



- a) movl \$0xa30bf18a,%eax xorl %edx,%edx
- b) movl \$0xf18a,%eax movl \$0xa30b,%edx



c)

movl \$0xa30bf18a,%eax cltd

d) movq \$0xa30bf18a,%rax

Puntuación: -0,33 [P2.3SumMed] [E14SepPra12]

Puntuación: 20,33 (6,78 sobre 10)