

# Resultado del test



Universidad de Granada - Grado en Ingeniería Informática  
Estructura de Computadores (B,C)



Test nº 9 que realiza usted en esta asignatura

1

Elección  
única

[T1.3]

¿Cuál de los siguientes no es un tipo de bus?

Usuario/a

Correcta



a) Secuencial

opuestos a buses paralelos son los buses serie  
opuestos a programas secuenciales son los programas  
paralelos

b) Sistema

c) Paralelo

d) E/S

Puntuación: **1,00**

[T1.3EstBus]

[E16SepTeo09]

2

Elección  
única

[T2.3.1]

Considere una función C declarada así:

```
void fun4arg(int a, int b, int c, int d);
```

Suponiendo que fun4arg se ha compilado para una máquina x86 IA32 con enteros de 4 bytes, ¿cuál sería la dirección del argumento b relativa a %ebp, en el marco de pila de fun4arg?

Usuario/a

Correcta



a) %ebp + 8

b) %ebp + 20

c) %ebp + 12

d) %ebp + 16

Puntuación: **1,00**

[T2.3.1MarcoP]

[E14SepTeo04]

[E16FebPra03]

3

Elección  
única

[T1.3]

El bus del sistema es

Usuario/a

Correcta



a) el que conecta las distintas partes del sistema: UC, ALU, E/S, M

b) el que conecta CPU-M, ya sea un sistema con bus único o con múltiples buses

c) en un sistema con bus único, todo el bus salvo la parte relacionada con E/S (SATA, GPU, USB, Ethernet, etc)

d) en un sistema con buses separados, el que conecta el sistema E/S con el resto

Puntuación: **1,00**

[T1.3EstBus]

[E15SepTeo04]

**4**

Elección  
única

[T6.5]

Si se necesitan 60 ns para escribir una palabra de datos de cache en memoria principal y cada bloque de cache tiene 8 palabras, ¿cuántas veces "seguidas" (sin que haya reemplazo) se tiene que escribir en un mismo bloque para que una cache de postescritura sea más eficiente que una de escritura inmediata?

Usuario/a Correcta



- a) Más de 8 veces
- b) No se puede responder con los datos proporcionados
- c) La cache de postescritura no puede ser más eficiente que la de escritura inmediata
- d) La cache de postescritura siempre será más eficiente que la de escritura inmediata

Puntuación: **0,00**

[T6.5MCache]

[E12SepTeo30]

**5**

Elección  
única

[T4.3]

La ganancia en velocidad de un cauce de K etapas de igual duración ejecutando un programa de N instrucciones es:

Usuario/a Correcta



- a)  $S = KN/(K-N+1)$
- b)  $S = NT/(N+K-1)T$
- c)  $S = NKT/(N-K+1)T$
- d)  $S = KN/(K+N-1)$

Puntuación: **1,00**

[T4.3Aceler]

[E13FebTeo25]

**6**

Elección  
única

[T1.1]

Una instrucción máquina del tipo "Add M,R" podría formar parte del repertorio de

Usuario/a Correcta



- a) una máquina pila  
sería ADD
- b) una máquina con arquitectura M/M  
podría ser también ADD M,M
- c) una máquina de acumulador  
sería ADD M
- d) una máquina con arquitectura R/R  
sería ADD R1,R2

Puntuación: **1,00**

[T1.1UniFun]

[E16SepTeo06]

**7**

Elección  
única

[T6.3]

Se desea construir una memoria de SRAM de tamaño 3G X 8 a partir de elementos de memoria SRAM más pequeños. Cuál de las siguientes soluciones sería correcta:

Usuario/a Correcta

- a) 256 chips de 16Mx 1 bits
- b) 16 chips de 512 M x 2 bits
- c) 12 chips de 512M x 4 bits
- d) Ninguna de las anteriores es correcta

Puntuación: -0,33

[T6.3Diseño]

[E13FebTeo21]

8

Elección  
única

[T5.1]

Parecidos y diferencias entre los métodos de E/S (señalar la opción incorrecta)

Usuario/a Correcta

- a) la consulta del estado del dispositivo por parte de la CPU se suele/puede incluir en E/S programada y en E/S por IRQ  
originalmente redactado "se suele/puede hacer con E/S progr y con E/S IRQ" - redacción actual más clara, cubre los casos de bucle de espera ocupada y varios dispositivos conectados a la misma IRQ
- b) sólo E/S por DMA libera a la CPU de realizar la transferencia de los datos de E/S
- c) se suele avisar a la CPU (con una IRQ) de que debe realizar alguna tarea, tanto en E/S por IRQ como en E/S por DMA  
cubre los casos de IRQ de dispositivo e IRQ de DMA
- d) sólo E/S por DMA libera a la CPU de realizar la consulta de estado del dispositivo  
no cubre el caso de E/S programada para dispositivos "sin estado" (ej: display 7 segmentos en las diapositivas)

Puntuación: -0,33

[T5.1FunE/S]

[E15SepTeo22]

9

Elección  
única

[T4.3]

Un procesador de 1GHz tarda 4ns en realizar 4 instrucciones sin realizar segmentación de cauce. ¿Cuanto tardaría en realizar 9 instrucciones una versión de dicho procesador con segmentación de cauce de 4 etapas si no existiera ningún retraso en ninguna de las instrucciones?

Usuario/a Correcta

- a) 2 ns
- b) 9 ns
- c) 3 ns
- d) 4.5 ns

Puntuación: 1,00

[T4.3Aceler]

[E14FebTeo28]

10

Elección  
única

[T1.1]

En una CPU de 32 bits con memoria de bytes, el problema es que...

Usuario/a Correcta

- a) No tiene sentido, un registro no cabría en memoria
- b)

Hay que respetar el ordenamiento de bytes y reglas de alineamiento con que se diseñó la CPU

- c) No hay problema, cuando se salva un registro a memoria se escribe en la posición deseada
- d) Hay que usar 4 instrucciones de lectura (o escritura) para leer (o escribir) un registro completo

Puntuación: **1,00**

[T1.1UniFun]

[E13FebTeo01]

**11**

Elección  
única

[T4.3]

Respecto a la segmentación:

Usuario/a Correcta

- a) Cuanto más parecidos sean el tiempo de ejecución de una instrucción sin segmentar y el tiempo de una etapa en el procesador segmentado, mayor será la ganancia máxima que se puede obtener
- b) Cuando el número de instrucciones ejecutadas en un procesador segmentado crece, la ganancia máxima que se puede obtener tiende a 1
- c) Cuando el número de instrucciones ejecutadas tiende al número de etapas de un procesador segmentado, la ganancia máxima que se puede obtener tiende a infinito
- ✓ d) Cuanto mayor sea la relación entre el tiempo de ejecución de una instrucción sin segmentar y el tiempo de una etapa en el procesador segmentado, mayor será la ganancia máxima que se puede obtener

Puntuación: **0,00**

[T4.3Aceler]

[E15FebTeo10]

**12**

Elección  
única

[P1]

El primer parámetro de printf:

Usuario/a Correcta

- a) es un char
- b) puede ser de cualquier tipo, incluso no existir
- c) es un entero
- ✓ d) es un puntero

Puntuación: **0,00**

[P1]

[P2Tutorial]

[P3Tutorial]

[E13SepPra17]

**13**

Elección  
única

[T2.2.1]

Respecto a registros base e índice en IA32, la excepción es que

Usuario/a Correcta



- a) EBP no puede ser registro base
- b) ESP no puede ser registro índice
- c) EBP no puede ser registro índice
- d) ESP no puede ser registro base

Puntuación: **1,00**

14

Elección  
única

[T1.1]

Una memoria que está estructurada en palabras de 8 bits tiene una capacidad de 64 Kbits. ¿Cuántas líneas de dirección tiene dicha memoria?

Usuario/a Correcta

- a) 8
- b) 24
- c) 12
- d) 13



Puntuación: 0,00

[T1.1UniFun]

[T1.3EstBus]

[E15FebTeo22]

15

Elección  
única

[T1.5]

El primer computador electrónico basaba su funcionamiento en:

Usuario/a Correcta



- a) tubos de vacío  
1ª generación
- b) núcleos de ferrita  
2ª-3ª generación, tecnología RAM, no tecnología de conmutación  
[https://en.wikipedia.org/wiki/Magnetic-core\\_memory](https://en.wikipedia.org/wiki/Magnetic-core_memory)
- c) circuitos integrados LSI  
3ª-4ª generación
- d) amplificadores operacionales  
computadores analógicos

Puntuación: 1,00

[T1.5Histor]

[E16SepTeo12]

evitar esta pregunta, no se ha comentado el uso de amplificadores operacionales en computadores analógicos (que también eran electrónicos), y no queda claro por qué escogemos tubos de vacío y no núcleos de ferrita que también se indica en las transparencias que son de la 1ª generación (finales de la 1ª, más bien de la 2ª) (se indican, aunque no tan prominentemente como los tubos de vacío, que se ponen en el propio título)

<http://www.tomshardware.com/reviews/upgrade-repair-pc,3000-2.html>

16

Elección  
única

[T6.2]

En una memoria DRAM que permite el acceso en modo página se accede a la palabra 0x1234. Si emplea páginas de 256 palabras, ¿Cuál será la menor dirección a la que podremos acceder rápidamente?

Usuario/a Correcta

- a) 0x1000
- b) 0x1200
- c) 0x1230
- d) Otra



Puntuación: 0,00

[T6.2RAMROM]

[E13FebTeo28]

17

Elección  
única

[T1.2]

¿Cuál de los siguientes registros se utiliza para guardar la dirección de memoria donde se localiza la instrucción siguiente?

Usuario/a Correcta



- a) Program Counter
- b) Instruction Register
- c) Memory Address Register
- d) Memory Data Register

Puntuación: 1,00

[T1.2ConBas]

[E14SepTeo24]

18

Elección  
única

[P2T]

¿Qué modificador (switch) de gcc hace falta para compilar .c→.s (de fuente C a fuente ASM)?

Usuario/a Correcta



- a) Eso no se puede hacer con gcc
- b) gcc -S
- c) gcc -c
- d) gcc -s

Puntuación: 1,00

[P2Tutorial]

[E13FebPra03]

19

Elección  
única

[T6.5]

En un sistema con direcciones de 32bits, memoria de bytes, cache de 1MB asociativa por conjuntos de 4 vías y líneas de 64B, el campo etiqueta en el formato de dirección cache es de

Usuario/a Correcta



- a) 16 bits
- b) 10 bits
- c) 14 bits
- d) 12 bits

Puntuación: -0,33

[T6.5MCache]

[E15SepTeo30]

20

Elección  
única

[T2.4.2]

Los arrays bidimensionales en lenguaje C se almacenan en orden...

Usuario/a Correcta



- a) "mayor-de-columna" (column-major)
- b) "de fila a columna" (file-to-column)
- c) "mayor-de-fila" (row-major)
- d) "de mayor a menor" (major-to-minor)

Puntuación: 0,00

[T2.4.2Arrays]

[E15FebTeo06]

21

[T2.2.4]

¿Cuál de las siguientes instrucciones no modifica necesariamente la secuencia de ejecución del programa?

Elección  
única

Usuario/a Correcta



- a) JMP dir
- b) RET
- c) JNE dir
- d) CALL dir

Puntuación: **-0,33**

[T2.2.4SalCon]

[T2.3.1MarcoP]

[E12FebTeo14]

**22**

Elección  
única

[T6.2]

Los módulos de memoria dinámica compactos que suelen usarse en los portátiles se denominan:

Usuario/a Correcta



- a) SIMM
- b) MIN
- c) SODIMM
- d) SLIM

Puntuación: **1,00**

[T6.2RAMROM]

[E13SepTeo30]

**23**

Elección  
única

[P2.2]

En la práctica "media" se programa la suma de una lista de 32 enteros de 4 B para producir un resultado de 8 B, primero sin signo y luego con signo. Si la lista se rellena con el valor que se indica a continuación, ¿en qué caso ambos programas producen el mismo resultado?

Usuario/a Correcta



- a) 0x1111 1111  
resultado 0x0000 0002 2222 2220  
porque es positivo incluso en complemento a 2  
todos los demás valores se interpretan como negativos,  
lo primero que hace la suma con signo es extenderlos a  
64bit de manera que se activan los 32 bits superiores...  
resultado radicalmente distinto
- b) 0xFFFF FFFF  
0x0000 001f ffff ffe0 != 0xffff ffff ffff ffe0
- c) 0x9999 9999  
0x0000 0013 3333 3320 != 0xffff fff3 3333 3320
- d) 0xAAAA AAAA  
0x0000 0015 5555 5540 != 0xffff fff5 5555 5540

Puntuación: **1,00**

[P2.2SumSgn]

[E16SepPra06]

Recordar que multiplicar por 32 es desplazar 5 posiciones a la izquierda

**24**

Elección  
única

[T1.3]

El instrumento GIADA de la sonda espacial ROSETTA (diseñado en Granada) está basado en un microprocesador 8086 y el siguiente mapa de memoria:  
RAM volátil: 00000 - 0FFFF

RAM no volátil: 10000 - 1FFFF

ROM: F0000 - FFFFF

¿Cuál es el tamaño total de la memoria?

Usuario/a Correcta

- ✓
- a) 48KB
  - b) 3MB
  - c) 192KB
  - d) 2MB

Puntuación: **0,00**

[T1.3EstBus]

[T6.3Diseño]

[E15FebTeo21]

**25**

Elección  
única

[T1.1]

En un procesador de la familia 80x86 las posiciones de memoria que representan una variable long (entero 4B compl.2) contiene los bytes: F0 FF FF FF. ¿Cuánto vale dicha variable?

Usuario/a Correcta

- ✓ ✓
- a) -16
  - b) 4294967280
  - c) 4043309055
  - d) 16

Puntuación: **1,00**

[T1.1UniFun]

[E13FebPra20]

**26**

Elección  
única

[P3.2]

La práctica “parity” debía calcular la suma de paridades impar (XOR de todos los bits) de los elementos de un array. Un estudiante entrega la siguiente versión de parity6:

```
int parity6(unsigned* array, int len){
    int i,j,res=0;
    unsigned x;
    for (i=0; i<len; i++){
        x=array[i];
        asm("\n"
            "mov %[x],%%edx \n\t"
            "shr $16, %%edx \n\t"
            "xor %%edx,%[x] \n\t"
            "mov %[x],%%edx \n\t"
            "mov %%dh, %%dl \n\t"
            "xor %%edx, %[x]\n\t"
            "setpo %%cl \n\t"
            "movzx %%cl, %[x]"
            :[x] "+r" (x)
            :
            : "edx", "ecx"
        );
        res+=x;
    }
    return res;
}
```



La sentencia asm() del listado anterior tiene las siguientes restricciones

Usuario/a Correcta

- a) ninguna
- b) arquitectura de 32 bits
- c) dos entradas y una salida
- ✓ d) un registro y dos sobrescritos (clobber)  
el registro es [x] "+r" y los sobrescritos son "edx", "ecx"

Puntuación: 0,00

[P3.2Parity]

[E16SepPra18]

27

Elección  
única

[P2T]

El switch -l para indicar librerías \*NO\* funciona con la herramienta...

Usuario/a Correcta

- a) gcc  
gcc pasa -L/-l a ld
- ✓ b) as
- c) ld  
-L/-l son switches propios de ld
- d) no se puede marcar una y solo una de las anteriores

Puntuación: 0,00

[P2Tutorial]

[E16SepPra03]

28

Elección  
única

[T2.1.4]

¿Cuál afirmación es FALSA al comparar las arquitecturas x86 y x86-64?

Usuario/a Correcta

- ✓ a) El tamaño de un double es el mismo
- ✓ b) El tamaño de un puntero es el mismo
- c) El tamaño de un entero (int) es el mismo
- d) El tamaño de las posiciones de memoria es el mismo

Puntuación: 1,00

[T2.1.4x86-64]

[E12SepTeo03]

29

Elección  
única

[T2.1.3]

Respecto a los registros enteros en arquitectura IA32

Usuario/a Correcta

- ✓ a) Hay 8, y en cada uno puede accederse a todos los 32 bits (p.ej. EAX), a los 16 bits menos significativos (p.ej. AX) ó a los 8 LSBs (p.ej. AL)
- b) Son de 32bits en las aplicaciones de 32bit, y de 64bits en las aplicaciones de 64bit
- ✓ c) Hay 8 de cada tamaño (32, 16, 8 bits), aunque no todos los registros tienen versión en 8 y 16 bits
- d) No hay distintos tamaños, son sólo registros de 32 bits, como corresponde a dicha arquitectura

Puntuación: -0,33

[T2.1.3ConASM]

[E12FebTeo07]

30

Elección  
única

[T2.1.4]

En un sistema Linux x86-64, ¿cuál de las siguientes variables ocupa más bytes en memoria?

Usuario/a Correcta



- a) char a[7]
- b) float d
- c) short b[3]
- d) int \*c

Puntuación: **-0,33**

[T2.1.4x86-64]

[E15FebPra04]

[E16FebPra05]

Puntuación: **13,00 (4,33 sobre 10)**