
# DIMM





- Módulo de memoria o tarjeta de circuito impreso que físicamente incorpora varios chips de memoria y lógicamente formado por al menos un Rank.
- También accede a 64 bits.




# DIMM

- Módulo DIMM de 2 Rank




# DIMM

- Sided: chips por una cara o por las 2




# DIMM




https://www.cgdirector.com/single-vs-double-sided-memory/

# DIMM

Número de bits por chip



Kingston TECHNOLOGY PRODUCTS SOLUTIONS SUPPORT COMPANY

| Part Number | Capacity | Kit | Chip Organization | Ranking | Specs | |
|---|---|---|---|---|---|---|
| KVR48U40BS6-8 | 8GB | Single Module | X16 | 1R | PDF | Buy |
| KVR48U40BS6K2-16 | 8GB | Kit of 2 | X16 | 1R | PDF | Buy |
| KVR48U40BS8-16 | 16GB | Single Module | X8 | 1R | PDF | Buy |
| KVR48U40BS8K2-32 | 16GB | Kit of 2 | X8 | 1R | PDF | Buy |
| KVR48U40BD8-32 | 32GB | Single Module | X8 | 2R | PDF | Buy |
| KVR48U40BD8K2-64 | 32GB | Kit of 2 | X8 | 2R | PDF | Buy |


**Source: Kingston**

https://www.kingston.com/datasheets/KVR48U40BS6-8.pdf

# DIMM


- Notación: rRxb, por ejemplo, 1Rx16
  - r número de Ranks,
  - b número de bits por chip

**KVR48U40BS6-8**
8GB 1Rx16 1G x 64-Bit
PC5-4800 CL40 288-Pin DIMM




**DESCRIPTION**

This document describes ValueRAM's KVR48U40BS6-8 is a 1G x 64-bit (8GB) DDR5-4800 CL40 SDRAM (Synchronous DRAM), 1Rx16, memory module, based on four 1G x 16-bit FBGA components. The SPD is programmed to JEDEC standard latency DDR5-4800 timing of 40-39-39 at 1.1V. Each 288-pin DIMM uses gold contact fingers.



https://www.kingston.com/datasheets/KVR48U40BS6-8.pdf


# DIMM





Sided: chips por una cara o por las 2

Rank: 1, 2, o 4

# DIMM


DRAM Ranks
1Rx8
1Rx4
2Rx8
64b
8b
Single Rank
4b
Single Rank
Dual-Rank
Georgia Institute of Technology
12

# DRAM Organization




- DIMM
- Rank
- Chip
- Bank


All banks within the rank share all address and control pins

All banks are independent, but can only talk to one bank at a time

x8 means each DRAM outputs 8 bits, need 8 chips for DDRx (64-bit)

Why 9 chips per rank? 64 bits data, 8 bits ECC

Dual-rank x8 (2Rx8) DIMM Single Sided




# Detección y corrección de errores

Chapter 1

## Memory configurations

You may install 2 GB, 4 GB, 8 GB, 16 GB, and 32 GB unbuffered and non-ECC DDR4 DIMMs into the DIMM sockets.

You may install varying memory sizes in Channel A and Channel B. The system maps the total size of the lower-sized channel for the dual-channel configuration. Any excess memory from the higher-sized channel is then mapped for single-channel operation.

- The default memory operation frequency is dependent on its Serial Presence Detect (SPD), which is the standard way of accessing information from a memory module. Under the default state, some memory modules for overclocking may operate at a lower frequency than the vendor-marked value.
- For system stability, use a more efficient memory cooling system to support a full memory load or overclocking condition.
- Always install the DIMMS with the same CAS Latency. For an optimum compatibility, we recommend that you install memory modules of the same version or data code (D/C) from the same vendor. Check with the vendor to get the correct memory modules.

# Detección y corrección de errores

- En la memoria pueden producirse errores
- Algunos módulos de memoria incorporan mecanismos de detección y corrección de errores
  - Detección: únicamente comprueba si hay errores, hay o no hay errores (dentro de unos límites)
  - Corrección: corrige algunos errores indicando el bit o los bits que han cambiado de valor
- ECC: Error Correcting Code
- Las memorias ECC suelen ser SECDED: Single Error Correcting and Double Error Detecting

http://computadoras.about.com/od/memorias/fl/iquestQueacute-es-una-memoria-RAM-ECC-y-una-NON-ECC.htm

# Detección y corrección de errores

En la memoria principal, los contenidos son almacenados en forma de código binario, en otras palabras, están compuestos por unos y ceros para que el ordenador pueda procesarlos. Los dígitos binarios se conocen como bits. Factores como

- fluctuaciones del voltaje,
- overclocking,
- módulos de memoria defectuosos y viejos
- o radiación de alta energía

pueden generar un **error de bit,** modificando, como consecuencia, un registro en la memoria. Estos fallos de bit se presentan cuando un bit toma el valor falso, es decir "1" en vez de "0" y viceversa. En muchas aplicaciones, las consecuencias de estos fallos son apenas perceptibles. Por ejemplo, si aparece un error de bit cuando se trabaja con un programa de edición de imágenes, puede que uno de los pixeles reciba un color diferente al esperado, un detalle mínimo que no es detectable por el ojo humano. Sin embargo, el panorama es diferente en el caso de bases de datos o aplicaciones de cálculo complejas donde el más mínimo error de bit puede tener consecuencias desastrosas. En algunos casos, estos errores pueden ocasionar fallos en el sistema, especialmente cuando tienen lugar en una zona de memoria que es utilizada por el sistema operativo.

https://www.ionos.es/digitalguide/servidores/know-how/memoria-ecc-almacenamiento-seguro-de-datos/

# Detección y corrección de errores

➲ En las memorias, la información almacenada debería ser fiable:

- Fallo o error: alteración espontánea del valor almacenado en uno o más bits.

➲ Tipos de fallos:

- Fallos permanentes: defectos físicos de la memoria que producen que determinadas celdas no funcionen correctamente.
- Fallos transitorios: eventos aleatorios no destructivos (problemas de la fuente de alimentación, impacto de partículas alfa) que alteran el contenido de una o más celdas sin dañar a la memoria.

➲ Para poder detectar o incluso corregir posibles errores en la información, es preciso añadir información redundante de comprobación.


- Redundancia ($R$): información añadida a los datos ($D$) de acuerdo con una ley matemática conocida y elegida por convenio.

➲ El proceso de detección de errores consiste en comprobar si el conjunto datos-redundancia ($D$,$R$) cumple o no la ley antedicha.

- Si la ley se cumple, se asume que la información es correcta.
- Si la ley no se cumple, está claro que la información contiene errores.


# Detección y corrección de errores

- Una función matemática conocida genera una redundancia que también se guarda en memoria



# Detección y corrección de errores

- La detección de errores la realiza la memoria y la placa base.



# Detección y corrección de errores

- PARIDAD: Sirve para detectar un número impar de errores.

- Consisten en añadir un bit a cada dato transmitido con objeto de que pase a tener en total un número par o impar de bits a 1.
  - Criterio de paridad par: número par de bits a 1. NÚMERO PAR DE 1s
  - Criterio de paridad impar: número impar de bits a 1.

- Cálculo de la redundancia
  - Paridad par: OR exclusivo de los bits de datos.

$$P = d_{n-1} \oplus d_{n-2} \oplus \ldots \oplus d_1 \oplus d_0$$

  - Paridad impar: OR exclusivo negado de los bits de datos.

$$I = \overline{d_{n-1} \oplus d_{n-2} \oplus \ldots \oplus d_1 \oplus d_0}$$

Ejemplo: ASCII B → 1000010, bit de paridad en negrita.
Criterio de paridad par: B → 1000010**0**
Criterio de paridad impar: B → 1000010**1**

# Detección y corrección de errores

➲ Detección de errores

•Paridad par: OR exclusivo de los bits de datos junto con el de paridad. Si el resultado es 0, se asume que no hay error; si es 1, sí lo hay.

$$\text{Error} = d_{n-1} \oplus d_{n-2} \oplus \ldots \oplus d_1 \oplus d_0 \oplus P$$

•Paridad impar: OR exclusivo negado de los bits de datos junto con el de paridad. Si el resultado es 0, se asume que no hay error; si es 1, sí lo hay.

$$\text{Error} = \overline{d_{n-1} \oplus d_{n-2} \oplus \ldots \oplus d_1 \oplus d_0 \oplus I}$$

Ejemplo: ASCII B $\rightarrow$ 1000010; con paridad par B $\rightarrow$ 1000010**0**

Un error en el séptimo bit produce 10000110 $\Rightarrow$ código no válido

Comentario: al añadir un bit de paridad a un código denso, su distancia pasa a ser 2.


Ejemplo: ASCII

B $\rightarrow$ 1000010; C $\rightarrow$ 1000011; $d = 1$

Con paridad par: B $\rightarrow$ 1000010**0**; C $\rightarrow$ 1000011**1**; $d = 2$


# Detección y corrección de errores

- Ejemplo **Paridad Par**, ningún error.




# Detección y corrección de errores

- Ejemplo **Paridad Par**, un error, sí detecta y no corrige




# Detección y corrección de errores

- Ejemplo **Paridad Par**, dos errores, no detecta.




# Detección y corrección de errores

- Corrección de errores: Hamming (7,4)



# Detección y corrección de errores


- El código SEC Hamming (7,4) permite la detección y corrección de un error simple




http://www.systems.caltech.edu/EE/Faculty/rjm/SAMPLE_20040708.html


# Detección y corrección de errores

- Ejemplo:



# Detección y corrección de errores

- ¿Qué sucede si hay dos errores?



# Detección y corrección de errores

- https://en.wikipedia.org/wiki/Hamming(7,4)
- Cálculo de un valor: z o syndrome


| 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|---|---|---|---|---|---|---|
| $p_1$ | $p_2$ | $d_1$ | $p_3$ | $d_2$ | $d_3$ | $d_4$ |

$$\mathbf{z} = \mathbf{Hr} = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{pmatrix} \begin{pmatrix} 0 \\ 1 \\ 1 \\ 0 \\ 1 \\ 1 \\ 1 \end{pmatrix} = \begin{pmatrix} 3 \\ 4 \\ 3 \end{pmatrix} = \begin{pmatrix} 1 \\ 0 \\ 1 \end{pmatrix}$$

Módulo 2


**H: parity-check matrix**

$1x2^0+0x2^1+1x2^2=5$




- If the syndrome contains all 0s, no error has been detected.
- If the syndrome contains one and only one bit set to 1, then an error has occurred in one of the check bits. No correction is needed.
- If the syndrome contains more than one bit set to 1, then the numerical value of the syndrome indicates the position of the data bit in error. This data bit is inverted for correction.

# Detección y corrección de errores





$2^4$

$2^7$

# Detección y corrección de errores

- **Hamming(8,4)** = Hamming(7,4) + Paridad $p_4$

- **Corrige errores simples y detecta errores dobles**
- Si el número de errores es:
  - 0: _____
  - 1: _____
  - 2: _____
  - 3 o +: _____



# Detección y corrección de errores


- Ningún bit erróneo -> Hamming(7,4) OK y Paridad $p_4$ OK
- Un bit erróneo -> Paridad $p_4$ MAL siempre
  - Si Hamming(7,4) OK, -> el bit erróneo esta en la Paridad, cambia el valor del bit de paridad.
  - Si Hamming(7,4) MAL, corrijo según Hamming(7,4)
- Dos bits erróneos-> Paridad $p_4$ OK y Hamming(7,4) MAL, detecto error doble, informo y NO corrijo
- Otros casos, 3 o más bits erróneos, no se contempla. Lo que haga, lo hará mal.

# Detección y corrección de errores


- Ningún bit erróneo <-> Hamming(7,4) OK y Paridad $p_4$ OK
- Un bit erróneo <-> Paridad $p_4$ MAL siempre
  - Si Hamming(7,4) OK, -> el bit erróneo esta en la Paridad, cambia el valor del bit de paridad.
  - Si Hamming(7,4) MAL, corrijo según Hamming(7,4)
- Dos bits erróneos <-> Paridad $p_4$ OK y Hamming(7,4) MAL, detecto error doble, informo y NO corrijo

# Detección y corrección de errores


ORIGINAL





1 error en p4





1 error en datos





1 error en redundacia haming (7,4)





2 errores




3 errores




# Detección y corrección de errores



# Detección y corrección de errores


| | Single-Error Correction | | Single-Error Correction/ Double-Error Detection | |
|---|---|---|---|---|
| Data Bits | Check Bits | % Increase | Check Bits | % Increase |
| 8 | 4 | 50 | 5 | 62.5 |
| 16 | 5 | 31.25 | 6 | 37.5 |
| 32 | 6 | 18.75 | 7 | 21.875 |
| 64 | 7 | 10.94 | 8 | 12.5 |
| 128 | 8 | 6.25 | 9 | 7.03 |
| 256 | 9 | 3.52 | 10 | 3.91 |

Hamming (72,64)



# Detección y corrección de errores

- Hamming (72,64)




Hamming (72, 64) SECDED code

- También puede producirse errores en la redundancia

# Detección y corrección de errores

- La probabilidad de fallo es proporcional a la cantidad de memoria y al tiempo que el sistema está encendido
- La memoria ECC se usa en sistemas de alta disponibilidad, (High Availability, 24x7, …) por ejemplo, servidores
- Más cara (sobre un 12% más cara) y un poco más lenta (2%-3%)

# Detección y corrección de errores


- MD5, *Message-Digest Algorithm 5,* se utilizan extensamente en el mundo del software para proporcionar la seguridad de que un archivo descargado de Internet no se ha alterado. Comparando una suma MD5 publicada con la suma de comprobación del archivo descargado, un usuario puede tener la **confianza suficiente** de que el archivo es igual que el publicado por los desarrolladores.

- Genera  un número de 128 bits, de 32 cifras en hexadecimal, http://www.puertosabiertos.com/es/md5-online.htm
- Esto protege al usuario contra los 'Caballos de Troya' o 'Troyanos' y virus que algún otro usuario malicioso pudiera incluir en el software.
- También existen los CRC, Cyclic Redundancy Check

https://es.wikipedia.org/wiki/MD5



# Detección y corrección de errores



# Detección y corrección de errores

- NIF:


La letra del NIF es una letra de control, que se obtiene a partir del resto de la división entera del número del DNI entre 23, y que no tiene más misión que detectar equivocaciones al escribirlo. Ese resto será un número entero comprendido entre el 0 y el 22. En base a la siguiente tabla, a cada resto se le asigna la letra correspondiente, que será la letra NIF.

| resto | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| letra | T | R | W | A | G | M | Y | F | P | D | X | B | N | J | Z | S | Q | V | H | L | C | K | E |

  - Dos números de DNI que difieren en un único dígito no pueden tener la misma letra
  - Dos números de DNI con sólo dos dígitos intercambiados no tienen la misma letra
- Otros: IBAN, Código de barras, …

http://www.sinewton.org/numeros/numeros/71/Articulos_04.pdf

# Buffered, registered memory




Chapter 1

## Memory configurations

You may install 2 GB, 4 GB, 8 GB, 16 GB, and 32 GB unbuffered and non-ECC DDR4 DIMMs into the DIMM sockets.

You may install varying memory sizes in Channel A and Channel B. The system maps the total size of the lower-sized channel for the dual-channel configuration. Any excess memory from the higher-sized channel is then mapped for single-channel operation.

- The default memory operation frequency is dependent on its Serial Presence Detect (SPD), which is the standard way of accessing information from a memory module. Under the default state, some memory modules for overclocking may operate at a lower frequency than the vendor-marked value.
- For system stability, use a more efficient memory cooling system to support a full memory load or overclocking condition.
- Always install the DIMMS with the same CAS Latency. For an optimum compatibility, we recommend that you install memory modules of the same version or data code (D/C) from the same vendor. Check with the vendor to get the correct memory modules.

# Buffered, registered memory

- Cuando la capacidad de la memoria es muy alta (muchos módulos, muchos chips en cada módulo), aparecen problemas eléctricos en el funcionamiento de la memoria.
- El uso de la memoria registered aumenta la fiabilidad del sistema (eléctrico), pero también la retarda y encarece.
- No todas las placas soportan estos módulos
- Uso principalmente en servidores, aportan escalabilidad y robustez

# Regeneración de una señal digital

- Regeneración de una señal digital




# Regeneración de una señal digital

- ¿Cuál es la longitud máxima de un cable Ethernet de par trenzado? En general, los cables Ethernet con conectores modulares RJ45 pueden tener una longitud máxima de 100 metros sin necesidad de regenerar las señales
- Los switchs y routers regeneran la señal Ethernet.

https://community.fs.com/es/blog/ethernet-cable-length-case-study.html

# Regeneración de una señal digital


https://blogthinkbig.com/cable-submarino





- … y también hay un cable especial que transmite energía eléctrica para alimentar los amplificadores que están en el lecho del mar. …. el amplificador / regenerador, se instala cada 100 Km, y amplifica la señal pasándola al tramo siguiente.

https://blog.ciriontechnologies.com/es/cable-submarino-internet/

# Buffered, registered memory







# Buffered, registered memory


- DIMM o UDIMM: Unbuffered/unregistered
- RDIMM: Registered/buffered. En el registro se almacenan las líneas de dirección y control
- LRDIMM: Load Reduced. En el registro se almacenan además las líneas de datos

https://www.simmtester.com/News/PublicationArticle/167

# Buffered, registered memory




Basic RDIMM Block Diagram



# Buffered, registered memory

