

ACII. Curso 2026 2027

1. Memoria

Objetivos

PRIME A520M-A II specifications summary

Memory	4 x DIMM, Max. 128GB, DDR4 4800(OC)/4600(OC)/4466(OC)/4400(OC)/ 4266(OC)/4133(OC)/4000(OC)/3866(OC)/3733(OC)/3600(OC)/3466(OC)/ 3333(OC)/3200/3000/2800/2666/2400/2133 MHz, Un-buffered Memory* Dual Channel Memory Architecture ***ECC Memory (ECC mode) support varies by CPU.** ***Refer to www.asus.com for the Memory QVL (Qualified Vendors Lists), and memory frequency support depends on the CPU types.**

PRIME Z590-P specifications summary

Memory	4 x DIMM, Max. 128GB, DDR4 5133(OC)/5000(OC)/4800(OC)/4700(OC)/ 4600(OC)/4500(OC)/4400(OC)/4266(OC)/4133(OC)/4000(OC)/ 3866(OC)/3733(OC)/3600(OC)/3466(OC)/3400(OC)/3333(OC)/3200/ 3000/2933/2800/2666/2400/2133 MHz Non-ECC, Un-buffered Memory* Dual Channel Memory Architecture Supports Intel® Extreme Memory Profile (XMP) OptiMem II * **10th Gen Intel® Core™ i7/i9 processors support 2933/2800/2666/2400/2133 natively, others will run at the maximum transfer rate of DDR4 2666MHz.** * **11th Gen Intel® processors support 3200/2933/2800/2666/2400/2133 natively.** * **Refer to www.asus.com for the Memory QVL (Qualified Vendors Lists), and memory frequency support depends on the CPU types.**

Objetivos

PRIME A520M-A II specifications summary

Memory	4 x DIMM, Max. 128GB, DDR4 4800(OC)/4600(OC)/4466(OC)/4400(OC)/4266(OC)/4133(OC)/4000(OC)/3866(OC)/3733(OC)/3600(OC)/3466(OC)/3333(OC)/3200/3000/2800/2666/2400/2133 MHz, Un-buffered Memory* Dual Channel Memory Architecture *ECC Memory (ECC mode) support varies by CPU. *Refer to www.asus.com for the Memory QVL (Qualified Vendors Lists), and memory frequency support depends on the CPU types.

PRIME Z590-P specifications summary

Memory	4 x DIMM, Max. 128GB, DDR4 5133(OC)/5000(OC)/4800(OC)/4700(OC)/4600(OC)/4500(OC)/4400(OC)/4266(OC)/4133(OC)/4000(OC)/3866(OC)/3733(OC)/3600(OC)/3466(OC)/3400(OC)/3333(OC)/3200/3000/2933/2800/2666/2400/2133 MHz Non-ECC, Un-buffered Memory* Dual Channel Memory Architecture Supports Intel® Extreme Memory Profile (XMP) OptiMem II * 10th Gen Intel® Core™ i7/i9 processors support 2933/2800/2666/2400/2133 natively, others will run at the maximum transfer rate of DDR4 2666MHz. * 11th Gen Intel® processors support 3200/2933/2800/2666/2400/2133 natively. * Refer to www.asus.com for the Memory QVL (Qualified Vendors Lists), and memory frequency support depends on the CPU types.


Objetivos


1. Ki, Mi, **Gi**, Ti, Pi, Ei, Zi, Yi
2. **Non-ECC**, ECC
3. **Un-Buffered**, Registered
4. Single, **Dual**, Triple, Quad Channel
5. DIP, SIPP, SIMM, **DIMM**, SODIMM
6. SDD, DDR, DDR2, DDR3, **DDR4**, DDR5
7. SPD, **XMP**, Hyper DIMM

Objetivos

1. Prefijos para múltiplos binarios
2. Detección y corrección de errores
3. Un-buffered o registered memory
4. Memoria multicanal
5. Módulos de memoria
6. Memoria síncrona SDRAM
7. Identificación del módulo de memoria

Organización de la Memoria Principal






https://course.ece.cmu.edu/~ece447/s15/doku.php?id=schedule


18-447
Computer Architecture
Lecture 21: Main Memory

Prof. Onur Mutlu
Carnegie Mellon University
Spring 2015, 3/23/2015

Cell




- Una celda almacena un 1 bit de información




Cell

- DRAM:
  - Una celda DRAM es un condensador y un transistor.
  - Rapidez ↓, capacidad ↑, coste ↓
  - El condensador se descarga y es necesario refresco. Además, la lectura es destructiva.
  - Memoria principal.



- SRAM:
  - Una celda SRAM es un biestable.
  - Rapidez ↑, capacidad ↓, coste ↑
  - Registros CPU, Memoria Caché.



https://compas.cs.stonybrook.edu/cse502-v4

Cell

SRAM vs. DRAM


- SRAM = Static RAM — SRAM y DRAM son volátiles
  - As long as power is present, data is retained
- DRAM = Dynamic RAM — El condensador se descarga
  - If you don't do anything, you lose the data
- SRAM: 6T per bit — T = transistor
  - built with normal high-speed CMOS technology
- DRAM: 1T per bit (+1 capacitor)
  - built with special DRAM process optimized for density

SRAM sobre 10 veces más rápida que la DRAM


Cell

DRAM Refresh (1/2)

- Gradually, DRAM cell loses contents
  - Even if it's not accessed
  - This is why it's called "dynamic"



- DRAM must be regularly read and re-written
  - What to do if no read/write to row for long time?




Must periodically *refresh* all contents

Cell

DRAM Refresh




- *Typical devices require each cell to be refreshed once every 4 to 64 mS.*
- *During "suspended" operation, notebook computers use power mainly for DRAM refresh.* **Guarda la sesión**



Cell


Destructive Read



After read of 0 or 1, cell contents close to ½

Cell

- Comercialmente, se venden memorias en formatos resultado de agrupar un número enorme de celdas.




Chip, módulo, ….

Memoria desde el punto de vista del programador y del procesador

La memoria de una computadora es una secuencia ordenada de posiciones

La memoria principal se divide en posiciones numeradas llamadas bytes. A cada byte se asocia un número denominado dirección. Un número o letra se representa por un grupo de bytes consecutivos en una posición determinada.

Cada celda o byte tiene asociada una única dirección que indica su posición relativa en memoria que permite acceder a esa posición para almacenar o recuperar la información.




Memoria desde el punto de vista del programador y del procesador

La memoria de una computadora es una secuencia ordenada de posiciones

La memoria principal se divide en posiciones numeradas llamadas bytes. A cada byte se asocia un número denominado dirección. Un número o letra se representa por un grupo de bytes consecutivos en una posición determinada.

Cada celda o byte tiene asociada una única dirección que indica su posición relativa en memoria que permite acceder a esa posición para almacenar o recuperar la información.



https://stackoverrun.com/es/q/587550


Memoria desde el punto de vista del programador y del procesador

La memoria de una computadora es una secuencia ordenada de posiciones

La memoria principal se divide en posiciones numeradas llamadas bytes. A cada byte se asocia un número denominado dirección. Un número o letra se representa por un grupo de bytes consecutivos en una posición determinada.

DATO

Cada celda o byte tiene asociada una única dirección que indica su posición relativa en memoria que permite acceder a esa posición para almacenar o recuperar la información.



https://stackoverrun.com/es/q/587550


Memoria desde el punto de vista del programador y del procesador

- Representa una memoria de 1024 posiciones de 1 Byte cada una (decimal, binario y hexadecimal).
- Almacena el valor 5 como uint8 en la posición 2.
- Almacena el valor -5 como int8 en la posición 3.
- Almacena el valor -5 como int16 en la posición 4.
- Almacena los caracteres a, A y 5 a partir de la posición 6, https://ascii.cl/es/.
- Almacena el valor 5.0 como float en la posición 8, http://www.binaryconvert.com/convert_float.html.


ASCII
30h: 0
41h: A
61h: a


EJEMPLO
CONTRUIR
MEMORIA DE
1Mi x 1 bit

Row/Column




- PROBLEMA: El Decodificador de una memoria de 1 Mi Posiciones de 1 bit, sería ….






Row/Column


- PROBLEMA: El Decodificador de una memoria de 1 Mi Posiciones de 1 bit, sería ….





Row/Column

- SOLUCIÓN: la memoria se organiza como una matriz, o array de 2D, formada por filas y columnas:



n=m=10 bits para
1 Mi posiciones de 1 bit
MS: Most Significant
LS: Least Significant

Row/Column

- PROBLEMAS con Row/Column: Lectura destructiva + refresco + mejora velocidad (acceso a más información)

