


# Row/Column





- PROBLEMAS con Row/Column: Lectura destructiva + refresco + memoria lenta



# Bank




- SOLUCIÓN: Bank o array 2D con fila/columna de varios bits y con un buffer de filas SRAM:




Por el Principio de Localidad de Referencia, muchos accesos seguidos dentro de la misma fila


# Bank



## DRAM Read

- After a read, the contents of the DRAM cell are gone
  - But still "safe" in the row buffer Lectura Destructiva
- Write bits back before doing another read Regenerar fila
- Reading into buffer is slow, but reading buffer is fast
  - Try reading multiple lines from buffer *(row-buffer hit)*

Cuantas más veces se lea el buffer de filas mejor



¿Cómo es el refresco en un Bank?

# Bank



## DRAM Refresh (2/2)

A DRAM Controller must periodically read all rows within the allowed refresh time

- Burst Refresh Usando un contador
  - Stop the world, refresh all memory
- Distributed refresh
  - Space out refresh one row at a time
  - Avoids blocking memory for a long time
- Self-refresh (low-power mode)
  - Tell DRAM to refresh itself
  - Turn off memory controller
  - Takes some time to exit self-refresh


- No data can be transfered when the memory is being refreshed.
- Recall that memory needs to be refreshed every 64 ms. With 8192 rows this means that a row should be refreshed, on average, every 7.8 µs.
- A refresh command executes in 75 ns on a DDR2-400 256 Mb device. This corresponds to roughly 1% of the time.

# Bank

- Ejemplo de Bank de 16 MiBytes, entrega 1 Byte por acceso

# Bank

- RESUMEN:
  - Un Bank es un array 2D de filas x columnas, más un buffer de filas
  - Cada dirección de memoria es un par <fila, columna>
  - Una (fila, columna) está formada por varios bits





16 Ki x 2Ki x 1Byte

# Bank

- El tamaño del buffer de filas es igual al tamaño de una fila.
- Una fila está cerrada o idle cuando no está en el buffer.
- Una fila está abierta o activa cuando sí está en el buffer.
- Únicamente puede haber una fila abierta por bank.
- Únicamente se puede acceder (leer o escribir) a una dirección de memoria, si esa dirección está en una fila abierta.
- Como la lectura es destructiva cuando se abre una fila entonces ….  ….. pero ……
- Como la lectura es destructiva cuando se quiere abrir una nueva fila entonces ….

# Bank

- Estados:




Estados de una fila:
Idle o Active
Cerrada o Abierta
Solo una fila abierta por Bank

- Comandos:

| | | |
|---|---|---|
| No operation | NOP | Ignores all inputs |
| Activate | ACT | Activate a row in a particular bank |
| Read | RD | Initiate a read burst to an active row |
| Write | WR | Initiate a write burst to an active row |
| Precharge | PRE | Close a row in a particular bank |
| Refresh | REF | Start a refresh operation |

http://www.es.ele.tue.nl/premadona/files/akesson01.pdf


# Bank

- Acceso a una fila cerrada o idle
  - Comando Activate: copia la fila seleccionada en el buffer de filas (memoria SRAM); la fila está ahora abierta
  - Comando Read/Write: lee/escribe la columna seleccionada desde/a el buffer de filas. Se escribe en el buffer de filas
- Acceso a una fila abierta o activa
  - No es necesario el comando Activate
  - Comando Read/Write
- Cierre de una fila
  - Comando Precharge cierra la fila abierta y prepara el bank para activar una fila distinta. Actualiza las escrituras en la fila y además regenera la fila por lectura destructiva

# Bank

ACII2017_Memoria_Documentacion_Adicional_1.pps


Access Address:
(Row 0, Column 0)
(Row 0, Column 1)
(Row 0, Column 85)
(Row 1, Column 0)




ACT 0
READ 0
READ 1
....
READ 85
PRECHARGE
ACT1
READ 0
.....


# Chip

- Channel
- DIMM
- Rank
- Chip
- Bank
- Row/Column
- Cell



# Chip

- PROBLEMA: abrir y cerrar filas es lento, si hay un único Bank, entonces una única fila abierta
- SOLUCIÓN: Chips con varios Banks, una fila abierta por Bank




Multiplexor, solo un Bank puede enviar o recibir datos a la vez

# Chip

- SDRAMs have a multi-bank architecture and is organized in banks, rows and columns.


**Typical figures:**

4 – 8 banks

16K rows / bank

1024 columns / row


4 – 16 bits / column





http://www.es.ele.tue.nl/premadona/files/akesson01.pdf

# Chip


- The requested row is *activated* and copied to the row buffer of the corresponding bank.




- *Read* and/or *write* bursts are issued to the active row.




- The row is *precharged* and stored back into the memory array.




http://www.es.ele.tue.nl/premadona/files/akesson01.pdf

# Chip

- Un chip tiene varios banks

**DDR4 command encoding**[51]


| Command | $\overline{CS}$ | BG1–0, BA1–0 | $\overline{ACT}$ | A17 | A16 $\overline{RAS}$ | A15 $\overline{CAS}$ | A14 $\overline{WE}$ | A13 | A12 BC | A11 | A10 AP | A9–0 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Deselect (no operation) | H | X | | | | | | | | | | |
| Active (activate): open a row | L | Bank | L | Row address | | | | | | | | |
| No operation | L | V | H | V | H | H | H | V | | | | |
| ZQ calibration | L | V | H | V | H | H | L | V | | | Long | V |
| Read (BC, burst chop) | L | Bank | H | V | H | L | H | V | BC | V | AP | Column |
| Write (AP, auto-precharge) | L | Bank | H | V | H | L | L | V | BC | V | AP | Column |
| Unassigned, reserved | L | V | V | V | L | H | H | V | | | | |
| Precharge all banks | L | V | H | V | L | H | L | V | | | H | V |
| Precharge one bank | L | Bank | H | V | L | H | L | V | | | L | V |
| Refresh | L | V | H | V | L | L | H | V | | | | |
| Mode register set (MR0–MR6) | L | Register | H | L | L | L | L | L | Data | | | |

Signal level (H, high · L, low · V, either low or high, a valid signal · X, irrelevant) · Logic level (Active · Inactive · Not interpreted)


# Memoria síncrona SDRAM

SIMM

*SIMM TAMAÑOS*





- ADRAM: memoria asíncrona
- SDRAM: memoria síncrona
  - SDR SDRAM
  - DDR SDRAM
  - DDR2 SDRAM
  - DDR3 SDRAM
  - DDR4 SDRAM




DIMM


# Memoria síncrona SDRAM

- Memoria síncrona implica un Reloj



# Memoria síncrona SDRAM

- Sincroniza todas las operaciones de la computadora




- Unidad básica: f=1/T; f=1Hz→T=1/f=1s, múltiplos comunes: f=1MHz→T=1µs, f=1GHz→T=1ns

# Memoria síncrona SDRAM

- Si una señal de reloj es de 2 GHz, ¿cuál es su período?

- Si una señal de reloj se repite cada microsegundo, ¿cuál es su frecuencia?

# Timings: tCL, tRCD, tRP y tRAS

Chapter 1

### Memory configurations

You may install 2 GB, 4 GB, 8 GB, 16 GB, and 32 GB unbuffered and non-ECC DDR4 DIMMs into the DIMM sockets.



You may install varying memory sizes in Channel A and Channel B. The system maps the total size of the lower-sized channel for the dual-channel configuration. Any excess memory from the higher-sized channel is then mapped for single-channel operation.




- The default memory operation frequency is dependent on its Serial Presence Detect (SPD), which is the standard way of accessing information from a memory module. Under the default state, some memory modules for overclocking may operate at a lower frequency than the vendor-marked value.
- For system stability, use a more efficient memory cooling system to support a full memory load or overclocking condition.
- Always install the DIMMS with the same CAS Latency. For an optimum compatibility, we recommend that you install memory modules of the same version or data code (D/C) from the same vendor. Check with the vendor to get the correct memory modules.
- Visit the ASUS website for the latest QVL.

# Timings: tCL, tRCD, tRP y tRAS

**DDR3 1600 MHz capability**


| Vendors | Part No. | Size | SS/DS | Chip Brand | Chip NO. | Timing | Voltage |
|---|---|---|---|---|---|---|---|
| A-DATA | AD3U1600W4G11 | 4GB | SS | A-DATA | 3WCD-1211A | 11-11-11-28 | - |
| A-DATA | AD3U1600W8G11 | 8GB | DS | A-DATA | 3WCD-1211A | 11-11-11-28 | - |
| A-DATA | ADDU1600W 4G11-B | 4GB | SS | A-DATA | DWND-1211A | 9-9-9-24 | - |
| A-DATA | ADDU1600W 8G11-B | 8GB | DS | ELPIDA | J4208EBBG-GN-F | 9-9-9-24 | - |
| A-DATA | AX3U1600W4G9-DB(XMP) | 8GB (2x4GB) | SS | - | - | 9-9-9-24 | 1.5 |
| A-DATA | AX3U1600W8G9-DB(XMP) | 16GB (2x8GB) | DS | - | - | 9-9-9-24 | 1.5 |
| AMD | AE32G1609U1-U | 2GB | SS | AMD | 23EY4587MB6H | - | 1.5 |
| AMD | AE34G1609U2-U | 4GB | DS | AMD | 23EY4587MB6H | - | 1.5 |
| AMD | AP38G1608U 2K(XMP) | 8GB (2x4GB) | DS | - | - | 9-9-9-28 | 1.65 |
| Apacer | 78.B1GE3.9L10C | 4GB | DS | Apacer | AM5D5908DEQSCK | - | 1.65 |
| Apacer | 78.B1GET.9K00C | 4GB | SS | Apacer | AM5D6008BQQSCK | 11-11-11-28 | - |
| Apacer | 78.C1GET.9K10C | 8GB | DS | Apacer | AM5D6008BQQSCK | 11-11-11-31 | - |
| Apacer | AHU04GFA60C9 Q3R(XMP) | 4GB | DS | - | - | 11-11-11-28 | - |

# Timings: tCL, tRCD, tRP y tRAS



# Timings: tCL, tRCD, tRP y tRAS


1. Activar fila de un Bank (ACT bank, fila)
2. Leer columna de la fila activa
   de un Bank (READ bank, col)
3. Ir a 2 o a 4. ¿Tiene sentido?
   - Ir a 2 si leemos columna de la misma fila y Bank
   - Ir a 4 si leemos columna de distinta fila y mismo bank
4. Desactivar fila del Bank (PRE bank)
5. Volver a 1.



# Timings: tCL, tRCD, tRP y tRAS


- tCL: CAS latency es un sinónimo para "read latency". Número de ciclos de reloj entre el envío de un comando de lectura (+ flanco de subida del reloj) y la disponibilidad de los datos en el bus
- tRCD (RAS to CAS delay): ciclos desde la orden de activación de una fila (RAS) y el envío de una orden de acceso (READ o WRITE) a columna (CAS)
- tRP (Row Precharge): ciclos necesarios para desactivar una determinada fila
- tRAS (Row Active Time): Después de que el comando Active (activar fila) sea ejecutado, un comando Precharge no puede ser iniciado hasta que el tiempo tRAS haya transcurrido.
- (JESD100-B, 12/99)

# CAS Latency (CL / tCL / tCAS)





Se proporcionan dos ejemplos utilizando un módulo de CL (tCAS) 3 y otro de CL (tCAS) 5. El comando "Lectura" en azul simboliza cuando se realiza la petición de lectura de un dato. La memoria de CL 3 responde a esa petición de lectura luego de 3 ciclos completos mientras que la otra luego de 5 ciclos. Asumiendo que trabajan a la misma frecuencia el primer módulo presenta un rendimiento un 40% mayor respecto del segundo.

# RAS to CAS Delay (tRCD )




Dentro de la memoria el proceso de acceder a los datos almacenados consiste en activar la fila y la columna donde el dato buscado se encuentra.
Esta activación es realizada a través de dos señales de control llamadas RAS (Row Address Strobe) y CAS (Column Address Strobe). Cuanto menor tiempo transcurre entre estas señales es mejor, ya que el dato va a ser leído mas rápidamente. RAS to CAS Delay (tRCD), que en inglés significa demora de RAS a CAS, mide este tiempo. Aquí tenemos una memoria con tRCD 3.


# RAS Precharge (tRP)




Luego de que un dato es recuperado de la memoria un comando llamado *Precarga* necesita ser emitido, cerrando la fila recién utilizada y permitiendo que una nueva esté disponible. RAS Precharge (tRP), que significa *Pregarga de RAS*, es el tiempo que pasa entre que el comando de *Precarga* es emitido y el próximo comando (comando "Activar") para activar filas puede serlo.
El comando activar comienza un ciclo de lectura o escritura de una nueva fila.

http://www.youbioit.com/es/article/shared-information/8714/como-funciona-la-memoria-de-una-computadora


# tRAS = Row Active Time




“The minimum number of clock cycles required between issuing the precharge command and opening the next row.

http://www.youbioit.com/es/article/shared-information/8714/como-funciona-la-memoria-de-una-computadora

# Rank




- PROBLEMA: Acceder a 8 bits sigue siendo poca cantidad de información.
- SOLUCIÓN: Un Rank es un grupo de chips que operan juntos para aumentar los bits accedidos hasta 64 bits.

Si cada chip entrega 8 bits, entonces un Rank de 8 chips entrega 64 bits

