
مدارهای الکترونیک دیجیتال تمرین کامپیوتری شماره4 ستاره عسکری 810194366

قسمت اول:

مدار را مطابق شکل زیر میسازیم. (کد در فایل part 1.sp) آمده است.



نتیجه در تصویر زیر مشخص است.



t بر حسب V(Q) > V(Q) بر حسب V(C) > V(Q)

clk	S	R	Q=Q'
1	0	0	NC
1	0	1	0
1	1	0	1
1	1	1	X
0	X	X	NC

Characteristic Table

• نتیجهی t_rise, t_fall, t_setup, t_hold در فایل part 1.mt0 آمده است.

\$DATA1 SOURCE='HSPICE' VERSION='A-2008.03 32-BIT'

.TITLE '* clocked sr latch'*


t rise t fall setuptime holdtime

1.421 e-08 -3.193e-08 -3.205e-08 3.205e-08


Hold **Time**: the amount of **time** the data at input must be stable after the active edge of clock
Setup **Time**: the amount of **time** the data at input must be stable before the active edge of clock

قسمت دوم:

مدار را مطابق شکل زیر میسازیم. (کد در فایل part 2.sp) آمده است.



نتیجه در تصویر زیر مشخص است.



نمودار اول از بالا => V(Q) بر حسب t نمودار دوم از بالا => V(clk) بر حسب t نمودار سوم از بالا => V(notclk) بر حسب t نمودار چهارم از بالا => V(D) بر حسب t


- این rising edge ،FF است.
- نتیجهی t_rise, t_fall, t_setup, t_hold,t_clk_to_q در فایل part 2.mt0 آمده است.

\$DATA1 SOURCE='HSPICE' VERSION='A-2008.03 32-BIT'

.TITLE '* transmission gate dff'*


t_rise t_fall setuptime holdtime t_clk_q

کد مربوط به قسمت با تاخیر بین clk, notclk در فایل part 2-d.sp آمده است. نتیجه در تصویر زیر مشخص است.



قسمت سوم:

مدار را مطابق شکل زیر میسازیم. (کد در فایل part 3.sp) آمده است.



نتیجه در تصویر زیر مشخص است.



t بر حسب V(clock) => V(clock) بر حسب t نمودار دوم از بالا => V(data) بر حسب t نمودار سوم از بالا => V(q) بر حسب t نمودار چهارم از بالا => V(notq) بر حسب

- این rising edge ،FF است.
- نتیجهی t_rise, t_fall, t_setup, t_hold,t_clk_to_q در فایل part 3.mt0 آمده است

\$DATA1 SOURCE='HSPICE' VERSION='A-2008.03 32-BIT' .TITLE '*ff*'

t_rise t_fall setuptime holdtime t_clk_q
1.284e-10 9.764e-11 -3.205e-08 3.205e-08 5.817e-08