
## **CSE 331 Computer Organization**

# Final Project - Single cycle MIPS with Structural Verilog

SEVGİ BAYANSALDUZ - 151044076

#### DATAPATH



Yukarıdaki datapath ders slaytlarındaki datapath`e benzerdir.Ders slaytlarındaki datapath`den farkları şunlardır:

- Control unit modülü aluOp sinyali yerine AluCtr sinyali üretir,bundan dolayı Alu
   Control modülüne olan ihityaç ortadan kalkar.
- Bu datapath shift işlevlerini destekler. shamt\_extend modülü ile instruction içerisindeki shamt değeri extend edilir; extend sonucu Alu`nun 2.girşine gönderilir.
   2.datayı seçmek için Alu girişinde shamt sinyali alan bir mux bulunur. Aynı şekilde Alu`ya girecek 1. dataya rt registerindan okunan değeri göndermek için de Alu grişinde mux bulunur.
- Bu datapath sltu işlevini destekler. Alu çıkışında sltu\_extend moülü bulunur ve registera yazılacak datayı seçmek için sltu sinyali alan ekstra bir mux bulunur.
- Bu datapath ayrıca jump işlevini destekler.Jump\_address modülü ile jump adresi hesaplanır ve nextPc modülüne gidecek adresi seçmek için jump sinyali alan ekstra bir mux bulunur.

### o mips32 single cycle modülü

```
31
32
      //ilk başta 0 verip programı başlatacaktır.
                                                                                    Bu modül yukarıda şeması verilen
33
      //program counteri cağır ve instructionın adresini oku.
                                                                                    datapathin implement edildiği kısımdır.
34
      nextPC p_c(PC,clock,jump,branch_signal,nextAddress);
35
     //PC değerine göre instructionı instruction memoryden oku.
                                                                                    (Tamamını ekleyemedim.)
36
     instruction_mem imem(instruction, PC);
37
                                                                                    Clock 0 olarak bu module
38
     //Control unit ile sinvalleri olustur.
                                                                                    gönderilir, clock 1 olduğunda
39
      control_unit c_u(AluCtr,regDst,ALUSrc,MemtoReg,RegWrite,MemRead,MemWrite,branch,;
40
                                                                                    memorylere yazma ve PC değerinin
41
     //destination register: sec
                                                                                    değişmesi işlemleri gerçekleşir.
42
     mux2tol 5bit m(write reg,instruction[20:16],instruction[15:11],regDst);
43
44
      //registerdan veri al.
                                                                                    Başlangıçta PC regiterina başlangıçta
      mips_registers mrl(read_datal,read_data2,Result,instruction[25:21],instruction[20]
45
46
                                                                                    testbenchte 32b'0 atanır.
47
      //sign or zero extendbit
                                                                                    Bu değer instruction mem modülene
48
      mux_2_1_lbit mlbit(extendbit2,extendbit,instruction[15],extendbit);
49
      sign_or_zero_extend sze(s_z_extend,instruction[15:0],extendbit2);
                                                                                    gönderilir ve bir instruction alınır.
50
                                                                                    Bu instruction için control unit
51
52
      shamt_extend s_ex(shmt_extend,instruction[10:6]);
                                                                                    modülünde sinyaller oluşur.
53
                                                                                    Bu sinyallere göre instruction
54
      //aluDatal seçimi
55
      mux_2_1_32bit mux(aluDatal,read_datal,read_data2,slct_shamt);
                                                                                    gerçekleşir.
56
                                                                                    Instructiona göre yeni PC değeri
     //aluData2 seçimi
57
58
      mux_2_1_32bit mux1(tempData2,s_z_extend,shmt_extend,slct_shamt);
                                                                                    hesaplanır.Cycle sonunda hesaplanan
      mux 2 1 32bit mux2(aluData2, read data2, tempData2, ALUSrc);
59
                                                                                    PC değeri PC registerına yazılır. Eğer
60
61
      //alu32 işlemleri
                                                                                    memory veya registera yazma olacaksa
62
      alu32 alu(aluRes,C,V,Zero,aluDatal,aluData2,AluCtr,slct_sr);
                                                                                    cycle sonunda yapılır.
63
64
      ///////sltu
65
      sltu_extend slt_mips(sltuRes,aluRes[31],AluCtr[0]);
66
67
68
      //datamemory
      datamemory dm(dataM,aluRes,read_data2, MemWrite,MemRead, clock);
```

#### control\_unit modülü

| INSTR | Function Code | Opcode | Alu Action | Alu Ctr | Reg Dst | ALU Src | MemtoReg | RegWrite | Mem Rd | MemWrt | Branch | Jump | shamt | sltu | slct_sr | extend |
|-------|---------------|--------|------------|---------|---------|---------|----------|----------|--------|--------|--------|------|-------|------|---------|--------|
| add   | 100000        | 000000 | add        | 010     | 1       | 0       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| addu  | 100001        | 000000 | add        | 010     | 1       | 0       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| nor   | 100111        | 000000 | nor        | 111     | 1       | 0       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| or    | 100101        | 000000 | or         | 001     | 1       | 0       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| sltu  | 101011        | 000000 | sub        | 100     | 1       | 0       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 1    | Х       | 1      |
| sll   | 000000        | 000000 | sll        | 110     | 1       | 1       | 0        | 1        | 0      | 0      | 0      | 0    | 1     | 0    | Х       | 1      |
| srl   | 000010        | 000000 | sr         | 101     | 1       | 1       | 0        | 1        | 0      | 0      | 0      | 0    | 1     | 0    | 0       | 1      |
| sub   | 100010        | 000000 | sub        | 100     | 1       | 0       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| subu  | 100011        | 000000 | sub        | 100     | 1       | 0       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| and   | 100100        | 000000 | and        | 000     | 1       | 0       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| addiu | XXXXXX        | 001001 | add        | 010     | 0       | 1       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| ori   | XXXXXX        | 001101 | or         | 001     | 0       | 1       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 0      |
| andi  | XXXXXX        | 001100 | and        | 000     | 0       | 1       | 0        | 1        | 0      | 0      | 0      | 0    | 0     | 0    | Х       | 0      |
| lw    | XXXXXX        | 100011 | add        | 010     | 0       | 1       | 1        | 1        | 1      | 0      | 0      | 0    | 0     | 0    | Х       | 1      |
| sw    | XXXXXX        | 101011 | add        | 010     | Х       | 1       | Х        | 0        | 0      | 1      | 0      | 0    | 0     | 0    | Х       | 1      |
| beq   | XXXXXX        | 000100 | sub        | 100     | Х       | 0       | Х        | 0        | 0      | 0      | 1      | 0    | 0     | 0    | Х       | 1      |
| j     | XXXXXX        | 000010 | #          | XXX     | Х       | Х       | Х        | 0        | 0      | 0      | 0      | 1    | 0     | 0    | Х       | 1      |


Instuctionlara göre sinyaller bu modülde yukarıdaki tabloya göre üretilir. Modülün bir kısmı aşağıdadır.

```
workspace/control unit.v
靐 | 84 📞 (7 | 享 奪 | 00 00 100 00 00 | 0 🔼 | ② | 253 | ab/ | 🚞 🖫 🖫
        output [2:0] ALUCtr;
output RegDst, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, branch, jump, shamt, slct_sr
  4
  6
        wire [18:0]temp;
  8
        ////////RegDst
  9
        //RegDst=~op0.~op1.~op2
 10
        not n(temp[0],opcode[0]);
 11
        not nl(temp[l].opcode[l]);
 12
        not n2(temp[2],opcode[2]);
 13
        and a(RegDst, temp[0], temp[1], temp[2]);
 14
        ///////MEMToReg
 15
 16
        //MEMToReg=op5.~op3
 17
 18
        not n3(temp[3],opcode[3]);
 19
        and al(MemtoReg,temp[3],opcode[5]);
 20
 21
        ////////REGWrite
 22
         //REGWrite=regdst+op3.~op1+~op3.op5
 23
        buf na(temp[4],RegDst);
 24
        and nal(temp[5],opcode[3],temp[1]);
 25
        and na2(temp[6], temp[3], opcode[5]);
 26
        or o2(RegWrite, temp[4], temp[5], temp[6]);
 27
 28
         ////////MEMRead
 29
         //MEMRead=~OP3.OP5
 30
        and a2 (MemRead, temp[3], opcode[5]);
 31
 32
        ///////MemWrite
 33
         ///MemWrite=op3.op5
 34
        and a3(MemWrite,opcode[3],opcode[5]);
 35
 36
        ///////branch
 37
        //branch=op2.~op3
 38
        and a4(branch,opcode[2],temp[3]);
 39
 40
        //////jump
 41
        //jump=op1.~op0
        and a5(jump,opcode[1],temp[0]);
```

o instruction mem modülü

```
11 PM 11
                                                                  ----
                                                                                                                                    THE THE PERSON NAMED IN TH
                                                                                                                                                                                                                                                                                                                                                                                       Instruction okuması
                                 //Instruction okuması yapılır, program counter değiştikçe okuma yapar.
                                                                                                                                                                                                                                                                                                                                                                                      yapılır, program
         2
                                    //Program ilk çalıştırıldığında testbenchte 32b'0 değeri verilir.
                                   module instruction mem(instruction, program_counter);
         3
                                                                                                                                                                                                                                                                                                                                                                                      counter değiştikçe
         4
                                                                                                                                                                                                                                                                                                                                                                                       okuma yapar.
         5
                                                input [31:0] program_counter;
         6
                                                output reg [31:0] instruction;
                                                                                                                                                                                                                                                                                                                                                                                       Program ilk
         7
                                                reg [31:0] instr_mem [255:0];
                                                                                                                                                                                                                                                                                                                                                                                      çalıştırıldığında 32b'0
         8
         9
                                                 always @(*) begin
                                                                                                                                                                                                                                                                                                                                                                                       değeri testbenchte
    10
                                                            instruction = instr_mem[program_counter];
                                                                                                                                                                                                                                                                                                                                                                                       verilir.
   11
    12
    13
                                   endmodule
     14
```

#### datamemory modülü



Testbenchte dosyanın içndekiler
data mem `e yazılır. Daha sonra her clk
değişimi ile eğer write sinyali 1 ise
memory`e yazma gerçekleşir.
Modüle giren sinyallerden biri değişirse ve
memRead 1 ise memoryden okuma
yapılır.

## o jumpaddress modülü

```
workspace/jump_address.1
output[31:0]address;
  6
  7
  8
        //jumpin opcode`u 00 0010 ve instr
  9
 10
        buf bl(address[0],instr[0]);
 11
        buf b2(address[1],instr[1]);
 12
        buf b3(address[2],instr[2]);
        buf b4(address[3],instr[3]);
 13
        buf b5(address[4],instr[4]);
 15
        buf b6(address[5],instr[5]);
        buf b7(address[6],instr[6]);
 16
 17
        buf b8(address[7],instr[7]);
 18
        buf b9(address[8],instr[8]);
 19
        buf bl0(address[9],instr[9]);
        buf bll(address[10],instr[10]);
 20
 21
        buf bl2(address[11],instr[11]);
        buf bl3(address[12],instr[12]);
 22
 23
        buf bl4(address[13],instr[13]);
        buf b15(address[14],instr[14]);
 24
 25
        buf b16(address[15],instr[15]);
 26
        buf b17(address[16],instr[16]);
        buf bl8(address[17],instr[17]);
 27
        buf b19(address[18],instr[18]);
 28
 29
        buf b20(address[19],instr[19]);
        buf b21(address[20],instr[20]);
 30
 31
        buf b22(address[21],instr[21]);
        buf b23(address[22],instr[22]);
 32
 33
        buf b24(address[23],instr[23]);
        buf b25(address[24],instr[24]);
 34
 35
        buf b26(address[25],instr[25]);
        buf b27(address[26],jump_opcode);
 36
 37
        buf b28(address[27],jump_opcode);
 38
        buf b29(address[28],pc[0]);
 39
        buf b30(address[29],pc[1]);
        buf b31(address[30],pc[2]);
 40
 41
        buf b32(address[31],pc[3]);
 42
 43
        endmodule
```

Bu modülde jump adresi hesaplanır. 26 bitlik address biti srl ile 28 bite çıkarılır daha sonra ,PC registerının most significant 4 biti ,jump adresinin [31:28] bitlerine eklenir.

## o nextPC modülü

```
workspace/nextPC.v
                                                                  ×
 | 84 👫 🗗 | 準 準 | 0 0 0 10 0 0 0 10 10 🔼 | 🛂 | 3 1 1 1 1 1 🚞
       module nextPC(pc_out,clock,jump,branch_signal,pc_in);
1
 2
         input clock,branch_signal,jump;
3
 4
         input [31:0] pc_in;
 5
         output reg [31:0] pc_out;
 6
 7
        always @ (posedge clock) begin
 8
             if(jump==1) begin
9
     10
               pc_out = pc_in;
11
12
             // branch
13
             else if(branch_signal == 1) begin
14
               pc_out = pc_out + pc_in;
15
             end
16
             else begin
17
               pc_out = pc_out+1;
             end
18
19
20
         end
21
       endmodule
```

Bu modül input olarak jump sinyali,branch sinyali ve pc\_in isimli bir adres alır. Pc\_in adresi mips32\_single\_cycle modülündeki muxlar ile seçilir ,bundan dolayı bu adres PC adresi ,branch adresi veya jump adresi alır.

Aldığı bu adresi ,aldığı sinyallere göre pc\_out registerina cycle sonunda atar.

(Program ilk çalıştırıldığında pc\_out değeri 32b'0 alır.)

#### TESTBENCH


```
workspace/mips32_testbench.v
                                                                            workspace/mi
                                                                                       Simulation/modelsim klasöründe
à 😘 📝 準 準 🐧 🗗 🐧 👧 🐧 💆 🛂 💥 ৯ 🗎 🗎 🗏 🖺
                                                                                       bulunan "instruction.mem" dosyasının
                                                                                       içeriğini değiştirerek ya da testbenchte
     begin
        c1k2=0;
                                                                                       bu dosyanın okunduğu yere kendi
        $readmemb("instruction.mem", i0.imem.instr_mem);
                                                                                       dosyanızı ekleyerek kodu test
        $readmemb("registers.mem", i0.mrl.registers);
        $readmemb("data_mem.mem", i0.dm.data_mem);
                                                                                       edebilirsiniz.
        i0.p_c.pc_out= 32'b0;
                                                                                       Registerların içerikleri
        index = 0:
     end
                                                                                       Simulation/modelsim klasöründe
     always @(posedge clk2)
                                                                                       bulunan "registers.mem" dosyasından
 begin
                                                                                       okunur.
 \dot{\Box}
        if(i0.regDst==1)begin
                                                                                       Data memory`nin içerikleri
           display("\nopcode = %b, rs = %b, rt = %b, rd = %b, shamt = %b, funct = %b
  instruction[15:11],i0.instruction[10:6],i0.instruction[5:0],index+1);
                                                                                       Simulation/modelsim klasöründe
           $display("AluData1 = %b\nAluData2 =%b", i0.aluData1,i0.aluData2);
                                                                                       bulunan "data mem.mem"
           $display("result = %b",R);
        end
                                                                                       dosyasından okunur.
        else if((i0.ALUSrc==1 & i0.regDst!=1) | i0.branch==1) begin
 $display("\nopcode = %b, rs = %b, rt = %b,immediate = %b ,index = %d",i0.i
           $display("AluDatal = %b\nAluData2 =%b", i0.aluData1,i0.aluData2);
                                                                                       Değişen register ve data memory'i
           $display("result = %b",R);
                                                                                       Simulation/modelsim klasöründe
        end
 Ė
        else begin
                                                                                       bulunan "regLast.mem" ve
           $display("\nopcode = %b ,address = %b ,index = %d",i0.instruction[31:26],
                                                                                       "dataLaast.mem" klasöründe
           $display("jump address = %b",i0.jAddress);
                                                                                       bulabilirsiniz.
        index <= index +1;
        if(index==8'd17)
                                                                                       Testbenchteki if else yapıları, farklı
 begin
                                                                                       tipteki instructionları farklı şekilde
           $writememb("regLast.mem", i0.mrl.registers);
           $writememb("dataLast.mem", i0.dm.data_mem);
                                                                                       ekrana basmaya yarar.
           $display(" %d tests completed. \n",index+1);
           $finish:
           end
  endmodule
```

#### instruction.mem

```
1. add $17, $16, $17
       00000010000100011000100000100000
                                                 2. addu $19, $20, $21
 2
       00000010100101011001100000100001
                                                 3. nor $13, $9, $10
       00000001001010100110100000100111
 3
                                                 4. or $10, $8, $9
 4
       00000001000010010101000000100101
                                                 5. sltu $15, $22, $23
       00000010110101110111100000101011
 5
                                                 6. sll $16, $20, 2
 6
       00000000000101001000000010000000
                                                 7. srl $16, $16, 3
       00000000000100001000000011000010
 7
                                                 8. sub $24, $16, $17
 8
       00000010000100011100000000100010
                                                 9. subu $25, $22, $8
 9
       00000010110010001100100000100011
                                                 10. and $8, $21, $14
10
       00000010101011100100000000100100
                                                 11. addiu $5, $1, 2
       11
                                                 12. lw $4, 1($1)
12
       10001100001001000000000000000000
                                                 13. sw $3 ,3($8)
13
       10101100011010000000000000000011
                                                 14. andi $6, $6, 9
14
       001100001100011000000000000001001
                                                 15. beq $0, $0, 16. instructiona git
       15
                                                 16. ori $7, $8, 0011001100001100
16
       00110101000001110011001100001100
                                                 17. jump 18. Instructiona git
17
       000010000000000000000000000001
                                                 18. add $17, $16, $17
18
       00000010000100011000100000100000
```

```
sim:/mips32 testbench/result
VSIM 9> step -current
opcode = 000000, rs = 10000, rt = 10001, rd = 10001, shamt = 00000, funct = 100000 ,index =
                                                        1
 opcode = 000000, rs = 10100, rt = 10101, rd = 10011, shamt = 00000, funct = 100001 ,index =
opcode = 000000, rs = 01001, rt = 01010, rd = 01101, shamt = 00000, funct = 100111 ,index =
 AluDatal = 00000000000000000000000011110000
 AluData2 =0000000000000000000111100000000
 opcode = 000000, rs = 01000, rt = 01001, rd = 01010, shamt = 00000, funct = 100101 ,index =
 AluData2 =000000000000000000000000011110000
 result = 00000000000000000000000011111111
 opcode = 000000, rs = 10110, rt = 10111, rd = 01111, shamt = 00000, funct = 101011 ,index =
                                                        5
 opcode = 000000, rs = 00000, rt = 10100, rd = 10000, shamt = 00010, funct = 000000 ,index =
 opcode = 000000, rs = 00000, rt = 10000, rd = 10000, shamt = 00011, funct = 000010 ,index =
 AluData2 =000000000000000000000000000000011
 opcode = 000000, rs = 10000, rt = 10001, rd = 11000, shamt = 00000, funct = 100010 ,index =
 opcode = 000000, rs = 10110, rt = 01000, rd = 11001, shamt = 00000, funct = 100011 ,index =
                                                         9
 AluData2 =00000000000000000000000000001111
 result = 00000000000000000000000000000111
 opcode = 000000, rs = 10101, rt = 01110, rd = 01000, shamt = 00000, funct = 100100 ,index =
                                                        1.0
 opcode = 001001, rs = 00001, rt = 00101,immediate = 0000000000000010 ,index =
                                                11
 result = 000000000000000000000000000000011
 opcode = 100011, rs = 00001, rt = 00100,immediate = 000000000000001,index =
                                                12
 opcode = 101011, rs = 00011, rt = 01000,immediate = 000000000000011 ,index =
                                                13
 AluData2 =00000000000000000000000000000011
 opcode = 001100, rs = 00110, rt = 00110,immediate = 000000000001001,index =
                                                14
 opcode = 000100, rs = 00000, rt = 00000,immediate = 00000000000001,index =
                                                15
 opcode = 001101, rs = 01000, rt = 00111,immediate = 0011001100001100 ,index =
                                                16
 AluData2 =0000000000000000011001100001100
 result = 0000000000000000011001100001100
 opcode = 000010 ,address =0000000000000000000010001 ,index =
                                         17
```

## Register



## Data memory

