

EHM2141 LOJİK DEVRELER

2020-2021 GÜZ DÖNEMİ

UZAKTAN EĞİTİM DERS NOTLARI

16 Kasım 2020

Doç. Dr. Umut Engin AYTEN

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Sayısal tümleşik devreler (integrated circuit) üretilmeye başlandıktan sonra bir entegre devre içinde tranzistör sayıları ve dolayısıyla kapı sayıları artarak devam etmiştir. Tranzistör sayılarına göre aşağıdaki gibi bir ölçeklendirme yapılır.

Name	Signification	Year	Transistor count	Logic gates number
SSI	<i>small-scale integration</i>	1964	1 to 10	1 to 12
MSI	<i>medium-scale integration</i>	1968	10 to 500	13 to 99
LSI	<i>large-scale integration</i>	1971	500 to 20 000	100 to 9999
VLSI	very large-scale integration	1980	20 000 to 1 000 000	10 000 to 99 999
ULSI	<i>ultra-large-scale integration</i>	1984	1 000 000 and more	100 000 and more




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

- Karşılaştırma Devresi
- Aritmetik İşlem Devreleri:
 - Yarım Toplayıcı (Half Adder)
 - Tam Toplayıcı (Full Adder)
 - Yarım Çıkarıcı
 - Tam Çıkarıcı
 - Toplama ve Çıkarma Devresi
 - BCD Toplama Devresi
- Kod Çözücüler/Kodlayıcılar (Decoder/Encoder)
- 7-Parça Gösterge Kod Çözücü Devre (7-Segment Display Decoder)
- Çoğullayıcı, Seçici (Multiplexer, MUX)
- Dağıtıcı (Demultiplexer, DEMUX)
- Aritmetik Lojik Birim (ALU)

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER


Karşılaştırma Devresi

74LS85 IC



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Karşılaştırma Devresi





KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Aritmetik İşlem Devreleri

Yarı Toplayıcı (Half Adder)

Doğruluk Tablosu

$\begin{array}{r} a \\ + b \\ \hline \text{ET} \end{array}$				
a	b	Toplam (T)	Elde (E)	
0	0	0	0	
0	1	1	0	
1	0	1	0	
1	1	0	1	



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Aritmetik İşlem Devreleri

Tam Toplayıcı (Full Adder): Elde girişi ile birlikte yapılan bir bitlik toplama işlemini gerçekleştiren lojik devreye denir.

Eg	a	b	T	E
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



E_g \ ab	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$$T = E_g \oplus a \oplus b$$

E_g \ ab	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$E = a \cdot b + E_g \cdot b + E_g \cdot a$$



$$E = a \cdot b + E_g \cdot (a+b)$$



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Aritmetik İşlem Devreleri


Tam Toplayıcı



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Aritmetik İşlem Devreleri

4-bit paralel toplama devresi



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Aritmetik İşlem Devreleri

4 bitlik 3 adet sayıyı toplayan devreyi Tam Toplayıcı (TT) devre bloklarını kullanarak gerçekleyiniz.


Örnek:

1-bitlik 5 adet sayıyı toplayabilen lojik devreyi TT ve/veya YT bloklardan en az sayıda kullanarak gerçekleyiniz.

$$\begin{array}{r} a \\ b \\ c \\ d \\ + e \\ \hline ??? \end{array}$$

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

4 bit paralel toplayıcı/çıkarıcı devre



$M = 1$ ise, $1 \oplus b_0 = 1 \cdot \bar{b}_0 + 0 \cdot b_0 = \bar{b}_0$ olur.

$E_{g0} = 1$ ise, $\bar{b} + 1$ olur ve b sayısının 2'ye tümleyeni elde edilir.

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

İleri Bakmalı Elde Devresi (Carry Lookahead Adder)

Aşağıda 4 bit toplayıcı devresinin blok diyagramı, yanda da lojik kapılar ile gerçeklemesi verilmiştir. Bu devreye ayrıca 'ripple carry adder' da denir.

Bu devreye uygulanan giriş verisine bağlı olarak çıkış ne kadar süre sonra elde edilir?



Bu süre yayılma zamanıdır.

4 bit için 9 adet kapı gecikmesi vardır.

Yani n-bit için $2n+1$ kapı gecikmesi.


64 bit için 129 kapı gecikmesi!

Bu nedenle gecikme süresini azaltmak için "hızlı elde (look ahead carry)" denen ilave devre kullanılır.



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

İleri Bakmalı Elde Devresi (Carry Lookahead Adder)



yarı toplayıcının çıkışlarını P (carry propagation) elde yayılması, G yi ise elde üreticisi (carry generate) olarak isimlendirelim.

$$P_i = A_i \oplus B_i$$

$$S_i = P_i \oplus C_i$$

$$G_i = A_i \cdot B_i$$


$$C_{i+1} = G_i + P_i C_i$$

C_0 = input carry

$$C_1 = G_0 + P_0 C_0$$



$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 (G_0 + P_0 C_0) = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0$$




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

İleri Bakmalı Elde Devresi (Carry Lookahead Adder)



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Tümleşik 4-bit Paralel Toplayıcı (74LS283 Entegre Devresi)




74LS283 4-bit tam toplayıcı uç tanımları

Uç adı	Açıklama
C0	Elde girişi
A4 A3 A2 A1	4-Bit A sayısı için veri girişleri
B4 B3 B2 B1	4-Bit B sayısı için veri girişleri
Σ4 Σ3 Σ2 Σ1	4-Bit Toplama sonuç çıkışları
C4	Elde çıkışı

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Ondalık Toplayıcı (BCD Adder)

K	Z ₄	Z ₃	Z ₂	Z ₁	C	S ₄	S ₃	S ₂	S ₁	Desimal
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	2
0	0	0	1	1	0	0	0	1	1	3
0	0	1	0	0	0	0	1	0	0	4
0	0	1	0	1	0	0	1	0	1	5
0	0	1	1	0	0	0	1	1	0	6
0	0	1	1	1	0	0	1	1	1	7
0	1	0	0	0	0	1	0	0	0	8
0	1	0	0	1	0	1	0	0	1	9
<hr/>										
0	1	0	1	0	1	0	0	0	0	10 Z+6
0	1	0	1	1	1	0	0	0	1	11 Z+6
0	1	1	0	0	1	0	0	1	0	12 Z+6
0	1	1	0	1	1	0	0	1	1	13 Z+6
0	1	1	1	0	1	0	1	0	0	14 Z+6
0	1	1	1	1	1	0	1	0	1	15 Z+6
1	0	0	0	0	1	0	1	1	0	16 Z+6
1	0	0	0	1	1	0	1	1	1	17 Z+6
1	0	0	1	0	1	1	0	0	0	18 Z+6
1	0	0	1	1	1	1	0	0	1	19 Z+6





KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Yarı ve Tam Çıkarıcı Devreleri


Yarı Çıkarıcıya ilişkin Doğruluk Tablosu.

a	b	$Fark$ F	$Borç$ B
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0




Tam Çıkarıcıya ilişkin Doğruluk Tablosu.

a	b	B_g	$Fark$ F	$Borç$ B
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1




$$F = a \oplus b \oplus B_g$$



$$B = \bar{a}b + \bar{a}B_g + bB_g$$

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Yarı ve Tam Çıkarıcı Devreleri




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

2x2 Binary Çarpıcı


		B_1	B_0
	\times	A_1	A_0
		A_0B_1	A_0B_0
$+$	A_1B_1	A_1B_0	
	C_3	C_2	C_1
			C_0

Burada c ile gösterilen değişkenler çarpım sonucudur.



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

4x4 Binary Çarpıcı




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER


Kod Çözücüler (Decoders)

Aktif-1 Çıkışlı 3x8 Kod Çözücünün Doğruluk Tablosu ve Blok Gösterimi

Girişler			Çıkışlar							
x	y	z	D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1



n tane girişe karşılık
 2^n tane çıkış vardır.




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Kod Çözücüler (Decoders)

Örnek: Tam toplayıcıyı aktif-1 çıkışlı 3x8 decoder kullanarak tasarlayınız.

E_g	a	b	T	E
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$T(E_g, a, b) = \sum m(1, 2, 4, 7) \quad E(E_g, a, b) = \sum m(3, 5, 6, 7)$$



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

E	x	y	z	D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	0
0	x	x	x	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
1	0	1	0	0	0	1	0	0	0	0	0
1	0	1	1	0	0	0	1	0	0	0	0
1	1	0	0	0	0	0	0	1	0	0	0
1	1	0	1	0	0	0	0	0	1	0	0
1	1	1	0	0	0	0	0	0	0	1	0
1	1	1	1	0	0	0	0	0	0	0	1

İzin Denetimli Kod Çözücüler




Çıkış izin kontrolü (Output Enable, OE)



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

3x8 Kod Çözücü- 74LS138 Entegre Devresi

Function Tables



DM74LS138

Inputs					Outputs							
Enable		Select										
G1	G2 (Note 1)	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	H	L	H	H	H	H
H	L	L	H	L	H	H	H	H	L	H	H	H
H	L	H	L	L	H	H	H	H	H	L	H	H
H	L	H	H	L	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

H = HIGH Level
L = LOW Level
X = Don't Care

Note 1: $G2 = G2A + G2B$


KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

2x4 Kod Çözücü- 74LS139 Entegre Devresi

74LS139 Çift 2'den 4'e İzin denetimli Kod Çözücü:

L = Düşük Lojik Seviye
H = Yüksek Lojik Seviye
X = Önemsiz (L veya H)

Girişler			Çıkışlar			
İzin	Seçim					
G	B	A	Y0	Y1	Y2	Y3
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	H	L





KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Kod Çözücüler (Decoders)

Aktif-0 Çıkışlı 3x8 Kod Çözücünün Doğruluk Tablosu ve Blok Gösterimi

Girişler			Çıkışlar (Tümleyen)							
x	y	z	D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0




Girişler			Çıkışlar (Tümleyen)			
E	a	b	D_0	D_1	D_2	D_3
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0
1	0	0	1	1	1	1
1	0	1	1	1	1	1
1	1	0	1	1	1	1
1	1	1	1	1	1	1

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Kod Çözücüler (Decoders)

Örnek: Aşağıdaki Boole fonksiyonlarını 3x8 Aktif-1 çıkışlı decoder ve VEYA kapıları ile gerçekleyiniz.

$$f_1(x, y, z) = \sum m(0,1,7) \quad f_2(x, y, z) = \sum m(0,3,6,7) \quad f_3(x, y, z) = \sum m(2,4,5,6)$$




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Kod Çözücüler (Decoders)

Örnek: Aşağıdaki Boole fonksiyonlarını 3x8 Aktif-0 çıkışlı decoder ve VE kapıları ile gerçekleyiniz.

$$f_1(x, y, z) = \sum m(0,1,7) \quad f_2(x, y, z) = \sum m(0,3,6,7) \quad f_3(x, y, z) = \sum m(2,4,5,6)$$




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Kod Çözücüler (Decoders)

Örnek: Aşağıdaki Boole fonksiyonlarını Etkin girişli 2 adet 2x4 Aktif-1 çıkışlı decoder ve VEYA kapıları ile gerçekleyiniz.

$$f_1(x, y, z) = \sum m(0,1,7) \quad f_2(x, y, z) = \sum m(0,3,6,7)$$



S2	S1	S0	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Kodlayıcı (Encoder)

Girişler				Çıkışlar		
D_3	D_2	D_1	D_0	x	y	$hazır$
0	0	0	0	ϕ	ϕ	0
0	0	0	1	0	0	1
0	0	1	ϕ	0	1	1
0	1	ϕ	ϕ	1	0	1
1	ϕ	ϕ	ϕ	1	1	1

D_2D_3	00	01	11	10
D_0D_1				
00	ϕ	1	1	1
01	0	1	1	1
11	0	1	1	1
10	0	1	1	1


$$x = D_2 + D_3$$

D_2D_3	00	01	11	10
D_0D_1				
00	ϕ	1	1	0
01	1	1	1	0
11	1	1	1	0
10	0	1	1	0

$$y = D_3 + D_1 \cdot \bar{D}_2$$

D_2D_3	00	01	11	10
D_0D_1				
00	0	1	1	1
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1


$$hazır = D_0 + D_1 + D_2 + D_3$$




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Seçiciler-Çoğullayıcılar (Multiplexer-MUX)



n tane seçici uç ile 2^n tane girişten bir tanesindeki lojik değeri çıkışa aktaran lojik devredir.



$$Z = m_0 \cdot I_0 + m_1 \cdot I_1 + \dots + m_{2^n-1} \cdot I_{2^n-1}$$




eğer $s_1 s_0 = 00 \Rightarrow$ birinci giriş çıkışa verilir,
eğer $s_1 s_0 = 01 \Rightarrow$ ikinci giriş çıkışa verilir,
eğer $s_1 s_0 = 10 \Rightarrow$ üçüncü giriş çıkışa verilir,
eğer $s_1 s_0 = 11 \Rightarrow$ dördüncü giriş çıkışa




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Seçiciler (Multiplexer-MUX)

2x1 MUX




$$Y = S' D0 + S D1$$



S	D1	D0	y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

S	Q
0	D0
1	D1

4x1 MUX Etkin Giriş Uçlu



EN'	S1	S0	y
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3
1	x	x	1

$$y = S1' S0' D0 + S1' S0 D1 + S1 S0' D2 + S1 S0 D3$$

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER


Seçiciler (Multiplexer-MUX)

MUX Elemanı ile Boole Fonksiyonu Gerçekleme

Örnek: Aşağıdaki Boole fonksiyonunu a) 8x1 MUX elemanı ile b) 4x1 MUX ve minimum sayıda lojik kapı kullanarak gerçekleyiniz.

$$f(x,y,z) = \sum m(1,2,6,7)$$

x	y	z	f
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1




x	y	z	f
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

$xy=00, f=z$

$xy=01, f=z'$

$xy=10, f=0$

$xy=11, f=1$



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Seçiciler (Multiplexer-MUX)

MUX Elemanı ile Boole Fonksiyonu Gerçekleme

Örnek: Aşağıdaki doğruluk tablosu verilen Boole fonksiyonunu 4x1 MUX ve minimum sayıda lojik kapı kullanarak gerçekleyiniz.


X	Y	Z	C
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$XY=00, C=0$$

$$XY=01, C=Z$$

$$XY=10, C=Z$$

$$XY=11, C=1$$



$$\begin{aligned} C &= X' Y' D0 + X' Y D1 + X Y' D2 + X Y D3 \\ &= X' Y' 0 + X' Y Z + X Y' Z + X Y 1 \\ &= X' Y Z + X Y' Z + XY \\ &= \Sigma m(3,5,6,7) \end{aligned}$$

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Seçiciler (Multiplexer-MUX)

MUX Elemanı ile Boole Fonksiyonu Gerçekleme

Örnek: Aşağıdaki doğruluk tablosu verilen Boole fonksiyonunu 4x1 MUX ve minimum sayıda lojik kapı kullanarak gerçekleyiniz.


X	Y	Z	S
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

$$XY=00, S=Z$$

$$XY=01, S=Z'$$

$$XY=10, S=Z'$$

$$XY=11, S=Z$$




$$\begin{aligned} S &= X' Y' D0 + X' Y D1 + X Y' D2 + X Y D3 \\ &= X' Y' Z + X' Y Z' + X Y' Z' + X Y Z \\ &= \Sigma m(1,2,4,7) \end{aligned}$$

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER


Seçiciler (Multiplexer-MUX)

MUX Elemanı ile Boole Fonksiyonu Gerçekleme

Örnek:




2D3 1D3, when $S_1 S_0 = 11$
2D2 1D2, when $S_1 S_0 = 10$
2D1 1D1, when $S_1 S_0 = 01$
2D0 1D0, when $S_1 S_0 = 00$



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER


Seçiciler (Multiplexer-MUX)

74153 İzin denetimli Çift 4x1 Veri Seçici / Çoğullayıcı (MUX)



SELECT		DATA				STROBE \overline{G}	OUTPUT Y
B	A	C0	C1	C2	C3		
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

A ve B seçim uçları iki kısım için ortaktır.




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Seçiciler (Multiplexer-MUX)

Örnek: Doğruluk tablosu aşağıda verilen kombinezonsal devreyi, x_3 ve x_4 seçme girişleri olacak şekilde 4x1 çoğullayıcı (MUX) birimi kullanarak gerçekleştiriniz.

girişler		seçme girişleri		
x_1	x_2	x_3	x_4	$f(x_1, x_2, x_3, x_4)$
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

x_3	x_4	Z
0	0	$x_1 \cdot \bar{x}_2$
0	1	$x_1 \oplus x_2$
1	0	\bar{x}_2
1	1	$\bar{x}_1 + \bar{x}_2$




KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Seçiciler (Multiplexer-MUX)

Örnek: Aynı doğruluk tablosundaki lojik fonksiyonu 4x1 MUX'un seçici uçlarına x_1 ve x_2 uygulayarak gerçekleyiniz.

x_1	x_2	x_3	x_4	$f(x_1, x_2, x_3, x_4)$
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0



KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER


Seçiciler (Multiplexer-MUX)

$F(a,b,c,d) = \prod M(1, 3, 4, 6, 9, 11, 15)$ fonksiyonunun;


- a) 16x1 MUX kullanarak lojik devresini gerçekleyiniz.
- b) 8x1 MUX ve minimum sayıda lojik kapı kullanarak lojik devresini gerçekleyiniz. Devreyi Logisim programında kurunuz ve simülasyonlarını ödevde veriniz.
- c) 4x1 MUX ve minimum sayıda lojik kapı kullanarak lojik devresini gerçekleyiniz.
- d) 4x16 Decoder (Aktif-1 çıkışlı) ve minimum sayıda lojik kapı kullanarak gerçekleyiniz.
- e) 4x16 Decoder (Aktif-0 çıkışlı) ve minimum sayıda lojik kapı kullanarak gerçekleyiniz.

KOMBİNEZONSAL ORTA ÖLÇEKLİ TÜMLEŞİK LOJİK DEVRELER

Dağıtıcı (DeMultiplexer-DEMUX)



3 bitlik bir ifade dört kullanıcıya aktarılacaktır; bu işlem her kullanıcının seçilmesi ve bilginin sadece bu kullanıcılara ulaştırılması şeklinde olacaktır. Bu devrenin DEMUX elemanları kullanılarak gerçekleştiriniz.



DEMUX elemanları ile Gerçeklenen Tasarım

- $s_1.s_2 = 00$ ise $E_2E_1E_0$ verisi 1.kullanıcıya,
- $s_1.s_2 = 01$ ise $E_2E_1E_0$ verisi 2.kullanıcıya,
- $s_1.s_2 = 10$ ise $E_2E_1E_0$ verisi 3.kullanıcıya,
- $s_1.s_2 = 11$ ise $E_2E_1E_0$ verisi 4.kullanıcıya gönderilir.

REFERANSLAR:

1. 'Lojik Devreler', Tuncay UZUN Ders Notları, http://tuncayuzun.com/Dersnot_LDT.htm, 2020.
2. 'Lojik Devre Tasarımı', Taner ASLAN ve Rifat ÇÖLKESEN, Papatya Yayıncılık, 2013.
3. M. Morris Mano, Sayısal Tasarım (Çeviri), Literatür Yayıncılık: İstanbul, 2003.