

**INSTITUTO
FEDERAL**

Santa Catarina

Câmpus
São José

RELATÓRIO - FSM DE CONTROLE DO RELÓGIO DIGITAL

Relatório da implementação e do processo de desenvolvimento da FSM na placa DE2-115

Vinícius Soares França

16 de Junho de 2026

Sumário

1. Descrição da Implementação e do Processo de Desenvolvimento	3
1.1. Introdução e Objetivos	3
1.2. Arquitetura do Sistema	3
1.3. Processo de Desenvolvimento	3
2. Diagrama da Máquina de Estados e Estrutura RTL	3
2.1. Diagrama de Estados	3
2.2. Visualização RTL (RTL Viewer)	4
3. Formas de Ondas dos Testes e Descrição dos Mesmos	6
3.1. Cenário de Teste 1: Sincronização e Entradas	6
3.2. Cenário de Teste 2: Controle de Carga (Load)	6
3.3. Cenário de Teste 3: Feedback Visual (Oscilador Blink)	7
4. Validação em Hardware	7

1. Descrição da Implementação e do Processo de Desenvolvimento

1.1. Introdução e Objetivos

Este documento descreve o desenvolvimento de um sistema síncrono de Relógio Digital com funcionalidades de ajuste manual de tempo (horas, minutos e segundos). O projeto foi projetado na linguagem de descrição de hardware VHDL, tendo como alvo a FPGA **Cyclone IV E (EP4CE115F29C7)** presente na placa de desenvolvimento **Altera/Intel DE2-115**.

1.2. Arquitetura do Sistema

A implementação do sistema possui uma abordagem hierárquica baseada em componentes interconectados no arquivo de nível superior (`top_timer_de2_115.vhd`):

- **top_timer_de2_115**: Realiza o mapeamento dos pinos físicos, recebendo o clock do sistema (`CLOCK_50`), tratando as entradas das chaves mecânicas (`KEY`) e gerenciando as saídas para as telas de sete segmentos (`HEX0` a `HEX5`).
- **relogio_fsm**: A máquina de estados síncrona que determina o modo de operação atual (contagem padrão ou modo de configuração de horas, minutos ou segundos).
- **timer_hora_carga**: Realiza a contagem progressiva do tempo real e expõe os sinais `hour`, `min` e `sec` para os displays e para a FSM. Caso o sinal de controle `load` seja ativado, o timer congela a contagem e aceita imediatamente os novos dados configurados pela FSM.
- **sync_keys**: Responsável pela sincronização de clock e eliminação de ruídos mecânicos (**debouncing**) dos botões de pressão da placa, garantindo comandos limpos.
- **bin2bcd** e **bcd2ssd**: Módulos combinacionais que convertem os valores binários internos para o formato BCD e, posteriormente, geram os barramentos de 7 bits necessários para acender os caracteres corretos nos displays de anodo comum da placa.
- **blink**: Um gerador de onda que fornece um sinal visual de pisca-pisca para o usuário.

1.3. Processo de Desenvolvimento

O processo de desenvolvimento envolveu a modelagem da FSM, descrição do hardware e simulação via testbenches e síntese física.

2. Diagrama da Máquina de Estados e Estrutura RTL

2.1. Diagrama de Estados

A lógica de controle de estados foi modelada como uma Máquina de Estados de Moore síncrona com estados transicionais de processamento aritmético.




Figure 1: Diagrama de transição de estados da entidade relógio_fsm.

2.2. Visualização RTL (RTL Viewer)

A figura abaixo apresenta a estrutura hierárquica sintetizada pelo Quartus Prime. Esta visão detalha como os blocos funcionais estão interconectados internamente na FPGA, incluindo o fluxo de dados entre os registradores e a lógica combinacional da FSM.




Figure 2: Diagrama RTL do sistema mostrando a hierarquia de blocos e interconexões.

3.3. Cenário de Teste 3: Feedback Visual (Oscilador Blink)

Esta imagem valida o módulo `blink`, que gera o efeito de piscar nos displays, confirmando que a FSM sinaliza corretamente ao usuário o modo de configuração ativo através da oscilação do sinal de saída.




Figure 5: Imagem de Teste 3: Ativação do sinal de oscilação para feedback visual.

4. Validação em Hardware

Como etapa de homologação final do projeto, o arquivo binário compilado (`.sof`) foi descarregado com sucesso na FPGA da placa Altera DE2-115