CHINA · SEMICONDUCTORES · IA

LA BATALLA POR LOS CHIPS

Poder computacional, cadenas de valor y autonomía tecnológica

Sergio Gevatschnaider




BLOQUE 01 / 07

La economía del cómputo

De los modelos a la infraestructura

¿Qué determina el costo de una unidad de IA?

SERGIO GEVATSCHNAIDER



La IA es una cadena de restricciones

La frontera algorítmica depende de memoria, chips, redes, energía y software.



Relaciones de dependencia: los insumos complementarios sostienen el servicio.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

CPU, GPU y NPU: tres diseños

La comparación útil es por carga de trabajo y ecosistema de programación.

01

CPU

Latencia y control general; menos paralelismo masivo.

02

GPU

Cálculo vectorial/matricial paralelo; alta flexibilidad.

03

NPU / ASIC

Aceleración especializada; eficiencia condicionada por software.

04

HBM

Memoria de gran ancho de banda integrada cerca del acelerador.

Distinguir FLOPS teóricos, memoria utilizable y rendimiento real.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Entrenamiento versus inferencia

Ambas fases presionan recursos distintos del sistema de IA.

A

ENTRENAMIENTO

Lotes, gradientes, sincronización, cómputo distribuido, memoria de activaciones y costos fijos.

B

INFERENCIA

Prefill, decodificación, caché KV, concurrencia, latencia de respuesta y costo por tarea resuelta.

Un acelerador óptimo para entrenamiento no siempre lo es para inferencia.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

El cuello de botella cambia de lugar

Rendimiento real: la capacidad efectiva la fija el eslabón más estrecho.



ETAPA LIMITANTE → RED

Índices didácticos (0–100), no benchmarks de hardware comercial.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Escala global del mercado de chips

La expansión de IA incrementa demanda de lógica, memoria y sistemas.

US$ 795,6 mil M

Ventas mundiales de semiconductores en 2025, WSTS

13,5 nm

Longitud de onda de la litografía EUV, ASML

5+

Eslabones estratégicos interdependientes

Las cifras describen magnitudes diferentes: mercado, tecnología y cadena.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios


BLOQUE 02 / 07

La física y la fábrica

Del diseño digital a la oblea


¿Qué necesita una industria para fabricar chips avanzados?

SERGIO GEVATSCHNAIDER



El recorrido de un chip moderno

Diseño, máscaras, proceso, test y empaquetado exigen capacidades diferentes.



Flujo funcional resumido: el front-end repite muchos ciclos de proceso.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios


DUV y EUV: imagen sobre silicio

La litografía crea patrones, pero es solo una fase de muchas.

DUV ArF · 193 nm



EUV · 13.5 nm



EUV opera en vacío. Metrología y alineación controlan ambos procesos. Esquema funcional.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Nodos: por qué 7 nm no son siete nanómetros

Los nombres comerciales de nodos ya no son una medida geométrica universal.

01

DENSIDAD

Transistores por área, según diseño y librerías.

02

POTENCIA

Consumo bajo carga definida y disipación térmica.

03

RENDIMIENTO

Frecuencia, fugas, variabilidad y yield.

04

COSTO

Máscaras, pasos de proceso, equipamiento y volumen.

No inferir competitividad solo a partir del nombre del nodo.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Yield: pequeños errores, grandes costos

El porcentaje de dies funcionales condiciona la economía industrial.



40 dies brutos

30 funcionales · 10 defectuosos

YIELD = 75%

40 × 0,75 = 30


Chips buenos = dies brutos × yield

La proporción dibujada coincide con el cálculo. Ejemplo didáctico sin nodo comercial.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

El empaquetado avanzado redefine el chip

Chiplets, interposers y HBM convierten el paquete en un sistema.



El rendimiento del conjunto depende de integrar lógica, memoria, interconexión y calor.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios


BLOQUE 03 / 07

Una cadena global, no una fábrica aislada

Diseño, materiales, equipos y capacidad

¿Dónde se concentra cada dependencia?

SERGIO GEVATSCHNAIDER



Arquitectura global del semiconductor

Las funciones estratégicas están distribuidas en diversas economías.



Lógica y memoria son ramas distintas que convergen en la integración del producto.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Dependencias por tecnología crítica

No todos los componentes pueden sustituirse con la misma velocidad.

01

EDA / IP

Herramientas de diseño, verificación y bloques licenciados.

02

EUV y metrología

Equipos complejos, óptica, materiales y precisión.

03

HBM

Memoria apilada, control de calidad y empaquetado.

04

Interconexión

Switches, cables, protocolos y software distribuido.

La autosuficiencia debe evaluarse por tarea y por eslabón.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Fabricación: inversión y complejidad

Una fábrica combina infraestructura, operaciones y aprendizaje continuo.

01

CAPEX

Edificios, equipamiento, energía y tratamiento de agua.

02

OPEX

Materiales, mantenimiento, técnicos y servicios.

03

APRENDIZAJE

Ajuste de recetas y reducción sistemática de defectos.

04

TIEMPO

Ciclos de construcción, validación y puesta en producción.

Aumentar capacidad nominal no equivale a aumentar chips buenos.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Capacidad, rendimiento y demanda

El sistema tiene múltiples restricciones antes de entregar aceleradores.

Unidades equivalentes por mes · escenario de referencia



Salida = min(90.000, 80.000, 65.000) = 65.000

HBM limita la oferta. 65.000 / 120.000 = 54,2% de la demanda hipotética.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Cadenas resilientes y concentración

Diversificar proveedores puede reducir riesgo, pero aumentar costos.

A

EFICIENCIA

Grandes escalas, especialización, aprendizaje, disponibilidad y bajo costo unitario.

B

RESILIENCIA

Redundancia, inventarios estratégicos, sustitución, compatibilidad y proveedores alternativos.

La estrategia económica busca equilibrar eficiencia, costo y riesgo sistémico.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios


BLOQUE 04 / 07

El ecosistema chino de semiconductores

Empresas, especializaciones y restricciones

¿Qué partes del stack puede China ampliar localmente?

SERGIO GEVATSCHNAIDER



Mapa funcional del ecosistema chino

Empresas distintas operan en partes distintas de la cadena.

01

HUAWEI / HiSilicon

Diseño de SoC y aceleradores; plataforma Ascend.

02

SMIC

Fundición y manufactura de semiconductores.

03

CAMBRICON

Diseño de aceleradores y sistemas para IA.

04

CXMT / YMTC

Memoria DRAM y NAND, respectivamente.

No equiparar diseñar chips con fabricarlos o integrarlos en centros de datos.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Huawei Ascend: del chip al sistema

Aceleradores, software, racks y redes deben diseñarse conjuntamente.



Capas complementarias del stack Ascend; no es un flujo de fabricación.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Hoja de ruta anunciada por Huawei

Diferenciar planes empresariales y disponibilidad verificada.



Los anuncios futuros son hojas de ruta de Huawei; no equivalen a disponibilidad o rendimiento certificado.

Fechas y especificaciones: anuncios Huawei 2025–2026 sujetos a ejecución comercial.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

SMIC, litografía y rendimiento de procesos

La capacidad industrial depende de equipos, recetas, yield y escalabilidad.

01

PROCESOS

Multipatrón DUV y complejidad de pasos.

02

EQUIPOS

Dependencias en litografía y metrología avanzada.

03

YIELD

Madurez del proceso y chips buenos por oblea.

04

ESCALA

Ciclo de aprendizaje, energía, materiales y capacidad.

Evitar deducir un nivel de producción sin evidencia de yield y costos.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Memorias y proveedores complementarios

DRAM, NAND y HBM responden a diseños y cadenas diferentes.

A

CXMT / DRAM

Ecosistema de memoria volátil y fabricación DRAM; HBM requiere apilado e integración especializada.

B

YMTC / NAND

Memoria no volátil para almacenamiento; NAND no sustituye HBM en aceleradores de IA.

La capacidad NAND no debe presentarse como capacidad de HBM.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios


BLOQUE 05 / 07

Del acelerador al centro de datos

Cómputo distribuido, redes y energía

¿Cuánto gana un clúster cuando aumenta el número de aceleradores?

SERGIO GEVATSCHNAIDER



El servidor no es una suma de chips

Los sistemas necesitan CPU host, memoria, interconexión y refrigeración.

SOFTWARE: compilación, planificación y control del conjunto



Esquema funcional. Scale-up y scale-out dependen de la arquitectura del sistema.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

La penalización de comunicación

Escalar un sistema puede incrementar tráfico y reducir eficiencia.

Más aceleradores ≠ escalamiento lineal ilimitado




Comunicación, memoria, fragmentación y sincronización reducen la eficiencia.

Esquema pedagógico: la eficiencia cae con sobrecostos de comunicación, no representa un producto.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Roofline: cómputo frente a memoria

La intensidad aritmética determina qué recurso limita una tarea.




Techos conceptuales unidos en I*. El rendimiento observado puede quedar por debajo.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

HBM y packaging: un acoplamiento

La memoria de alta velocidad requiere proximidad física e integración.



Aumentar cómputo sin ancho de banda puede dejar recursos ociosos.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Energía y operación del clúster

Medir tareas útiles por unidad de energía, no solo picos de cómputo.

01

POTENCIA TI

Aceleradores, switches, CPU, memoria y almacenamiento.

02

PUE

Potencia total del centro de datos sobre potencia TI.

03

REFRIGERACIÓN

Límites térmicos y elección de sistema de enfriamiento.

04

UTILIZACIÓN

Programación, congestión y periodos ociosos.

La electricidad es un insumo económico central en la expansión de IA.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios


BLOQUE 06 / 07

Geoeconomía y regulaciones

Interdependencia y controles de exportación

¿Qué significa competir con restricciones variables?

SERGIO GEVATSCHNAIDER



El conflicto tiene varios instrumentos

Reglas comerciales, subsidios, investigación y estándares interactúan.

01

EXPORTACIONES

Licencias, controles y reglas de destino/usuario.

02

CAPITAL

Incentivos a capacidad y políticas de inversión.

03

TECNOLOGÍA

Propiedad intelectual, talento y estándares.

04

MERCADOS

Clientes, software, ecosistemas y escala de adopción.

Distinguir control de exportación de prohibición absoluta.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

La política estadounidense no es estática

En enero 2026 BIS introdujo revisión caso por caso para ciertos chips.

A

REGLA

El BIS cambió la política de revisión de licencias para H200, MI325X y productos comparables sujetos a condiciones.

B

INTERPRETACIÓN

No implica aprobación automática ni acceso ilimitado; puede depender de producto, destinatario y condiciones.

Ejemplo normativo histórico: BIS y Federal Register, enero de 2026.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Cuellos de botella y sustitución

Un bloqueo puede desplazar inversión hacia otro eslabón del sistema.



ETAPA LIMITANTE → EUV

Índices ficticios para mostrar vulnerabilidades, sin mediciones de China.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Tres respuestas económicas posibles

Más inversión no es el único camino a la autonomía.

01

SUSTITUCIÓN

Desarrollar proveedores, tecnología y capacidades locales.

02

ARQUITECTURA

Rediseñar clústeres, algoritmos y división del trabajo.

03

INTERDEPENDENCIA

Conservar flujos comerciales donde sea posible y eficiente.

Estrategias complementarias con diferentes horizontes y costos.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

¿Qué cambia para América Latina?

La estructura de proveedores afecta industria, nube y políticas digitales.

01

PRECIOS

Competencia tecnológica y costo de infraestructura.

02

ACCESO

Servicios, equipamiento y diversidad de proveedores.

03

NORMAS

Protección de datos, compatibilidad y ciberseguridad.

04

CAPACIDADES

Talento, investigación aplicada y productividad.

Las oportunidades dependen del sector y de la política pública nacional.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios


BLOQUE 07 / 07

Escenarios y perspectivas de frontera

Estrategia industrial versus resultados

¿Cuál es la pregunta correcta hacia el futuro?

SERGIO GEVATSCHNAIDER



Cuatro palancas de capacidad tecnológica

El laboratorio HTML permite experimentar con las restricciones.

01

FAB + YIELD

Obtener más dies útiles a igual capacidad de obleas.

02

HBM

Suministrar memoria compatible con los aceleradores.

03

PACKAGING

Integrar y probar el producto en volumen.

04

INTERCONEXIÓN

Convertir chips entregados en cómputo útil.

La producción final es el mínimo de múltiples etapas.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Escenarios del laboratorio

Cinco experimentos contrastan estrategias de inversión y shocks.

1	**Referencia**	Capacidad y demanda con expansión moderada.
2	**Restricción de memorias**	HBM limita chips terminados.
3	**Impulso de empaquetado**	Mayor ensamblaje sin garantía de más suministro.
4	**Mejora de yield**	Aumentar dies buenos por oblea.
5	**Redes eficientes**	Mejorar cómputo efectivo sin crear nuevos chips.

Todos los parámetros son didácticos, no estimaciones industriales.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Lo que se puede inferir y lo que no

Una simulación enseña mecanismos; un pronóstico exige calibración.

A

INFERENCIA VÁLIDA

Identificar restricciones, sensibilidad, trade-offs y efectos relativos bajo supuestos explícitos.

B

INFERENCIA INVÁLIDA

Atribuir los resultados a ventas, yield o capacidad real de una empresa sin evidencia externa.

Separar sensibilidad conceptual de afirmaciones empíricas verificadas.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Una matriz de decisiones 2030

Las apuestas tecnológicas se evalúan por costo, robustez y aprendizaje.

01

CORTO PLAZO

Optimizar software, utilización, inventarios y mezcla de tareas.

02

MEDIO PLAZO

Integrar HBM, packaging, equipos y mejores rendimientos.

03

LARGO PLAZO

Desarrollar tecnología de proceso y ecosistemas industriales.

04

CRITERIO

Costo por tarea útil, seguridad, calidad y resiliencia.

Esta matriz es analítica: no predice resultados comerciales futuros.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

Cinco conclusiones para pensar China

La competencia ocurre entre ecosistemas completos.

1	**Diseño no es fabricación**	Ni fabricación es igual a acelerador terminado.
2	**La memoria importa**	HBM puede limitar la capacidad efectiva.
3	**Las redes importan**	El clúster tiene pérdidas de escalamiento.
4	**La política cambia**	Regulaciones y estrategias evolucionan.
5	**Evaluación sistémica**	Hay que medir calidad, costo, energía y suministro.

El liderazgo tecnológico debe examinarse por capas, no en una cifra única.

Fuentes seleccionadas en notas de expositor · Diagramas esquemáticos propios

La capacidad tecnológica es una cadena, no una pieza

Cinco dimensiones para analizar la autonomía y el poder de cómputo

1	**Capacidad productiva**	Wafers, rendimiento, equipos y escala.
2	**Integración**	HBM, packaging, pruebas y refrigeración.
3	**Sistema de IA**	Software, red y eficiencia de uso.
4	**Economía política**	Inversión, licencias y mercados finales.
5	**Evidencia**	Datos medidos, anuncios y simulaciones diferenciados.

Documentación y lecturas para profundizar

Selección de fuentes primarias y técnicas contrastables

1	**ASML**	Fundamentos DUV/EUV, óptica y litografía.
2	**WSTS / SIA**	Datos mundiales de semiconductores 2025.
3	**Huawei**	Ascend, SuperPoD y hojas de ruta anunciadas.
4	**BIS / Federal Register**	Política de licencias estadounidense de enero 2026.
5	**Intel / SIA**	Proceso fab, empaquetado y cadenas de insumos.

Fuentes con enlaces completos en notas del expositor y en la guía Word.