

东南大学考试卷 (A 卷)

课程名称 计算机系统组成 考试学期 2017-2018-2 得分 _____
 适用专业 软件工程 考试形式 闭卷 考试时间长度 120 分钟

第一、第二大题在试卷上完成, 其余在答题纸上完成

题目	一	二	三	四	五	六	七	八	总分
得分									
批阅人									

一、选择题 (每小题 2 分, 共 40 分)

- 下列电路中, 不属于时序逻辑电路的是 ()。
 - 计数器
 - 触发器
 - 寄存器
 - 译码器
- 冯·诺依曼模型计算机中, 程序执行过程实际上是循环的指令执行过程, 现代计算机中通常称为 () 的寄存器保存作为循环变量的指令地址。
 - PC
 - IR
 - MAR
 - MDR
- 运算器由多个部件组成, 下列 () 不是组成运算器的部件。
 - 状态寄存器
 - 数据寄存器
 - ALU
 - 地址寄存器
- 设计一个 20 进制同步计数器, 至少需要 () 个触发器
 - 4
 - 5
 - 6
 - 20
- 现代计算机常采用以存储器为中心的工作方式来提高系统性能, 下列 I/O 方式中, () 可实现以存储器为中心的工作方式。
 - 中断方式
 - 程序查询方式
 - DMA 方式
- 某 32 位数据宽度的、时钟频率为 166MHz 的总线中, 若一次总线传输周期需 4 个时钟周期, 则总线的数据传输率 (又称总线带宽) 为 ()。
 - 166MB/s
 - 664MB/s
 - 166Mb/s
 - 664Mb/s
- 微指令格式分为水平型和垂直型, 水平型微指令的位数 (), 用它编写的微程序 ()。
 - 较多, 较长
 - 较少, 较短
 - 较长, 较短
 - 较短, 较少
- 采用统一编址的 I/O 端口编址方式时, 访问存储单元与 I/O 设备是靠 () 来区分的。
 - 不同的地址线
 - 不同的地址码
 - 不同的控制信号线
 - 不同的数据信号线
- 下列几种总线仲裁方式中, () 方式仲裁时延是固定的。
 - 独立请求
 - 计数器定时查询
 - 链式查询
- 在定点数据运算器中, 无论采用双符号位还是单符号位, 必须有溢出判断电路, 它一般用 ()
 - 或非门
 - 异或门
 - 译码电路
 - 移位电路

- 11、在存储器堆栈中存取数据只能在 () 进行。
A. 栈指针寄存器 B. 栈底 C. 栈顶 D. 栈中间
- 12、下列选项中, 必须与机器字长相同的是 ()。
A. 主存单元长度 B. 系统总线宽度
C. 数据寄存器长度 D. 地址寄存器长度
- 13、下列 8 位机器数中, 真值最小的是 (), 其中移码偏移值为 128。
A. $[X]_{原} = 1001\ 1100$ B. $[X]_{补} = 1110\ 0100$
C. $[X]_{反} = 1110\ 0011$ D. $[X]_{补} = 0110\ 0011$
- 14、若浮点数尾数 (定点小数) 用补码表示, 对浮点数尾数 $[M]_{补} = 1.101100$ 进行规格化时, 需要进行的操作是 ()。
A. 无需规格化 B. 需左规 1 次 C. 需右规 1 次
- 15、下列有关段页式虚拟存储器的叙述中, 错误的是 ()。
A. 虚存-主存信息交换单位为段
B. 虚存-主存采用全相联映射方式
C. 地址变换时最多 2 次访存
D. 其 TLB 结构类似于 Cache
- 16、若 MEM 按字节编址, 数据在 MEM 中采用小端次序、边界对齐方式存放, 则机器数 12345678H 中, 可能存放 2000H 号存储单元的字节是 ()。
A. 12H B. 34H C. 56H D. 78H
- 17、现有 $64K \times 1\text{bits}$ 的 RAM 芯片, 其片内采用行、列双地址译码器, 则该芯片内地址译码器的输出线 (字线加位线) 共有 () 条。
A. 32 B. 64 C. 256 D. 512
- 18、在微程序控制器中, 若要修改指令系统, 只要 ()。
A. 改变时序控制方式 B. 改变微指令格式
C. 改变控制存储器内容 D. 采用下地址字段方法
- 19、在关中断状态下, 不可响应的中断是 ()。
A. 硬件中断 B. 软件中断
C. 可屏蔽中断 D. 不可屏蔽中断
- 20、中断向量是 ()。
A. 中断服务程序入口地址指针 B. 子程序入口地址
C. 中断返回地址 D. 中断服务程序的入口地址

二、填空题 (每空 1 分, 共 10 分)

- 1、与非逻辑门电路的未用输入端应接在上_____。
- 2、层次结构存储系统可满足用户大容量、高速度、低价格要求的原因是程序呈现出_____规律, Cache-主存-辅存层次结构中, Cache 主要解决主存速度问题, 故 Cache 全部由硬件构成、CPU 按_____地址访问 Cache。
- 3、用于指令寻址的寻址方式是_____。
- 4、某 RAM 存储器容量为 $256K \times 32$ 位, 地址线和数据线的总和是_____。
- 5、n 位二进制数据 $M(x)$, 后接 k 位二进制校验位 $R(x)$, 形成一个 $n+k$ 位的循环冗余校验 (CRC) 码; 要求 n、k 满足_____。

6、为提高计算机系统的可扩展性，现代计算机大多采用_____互连方式，为实现 CPU 的 I/O 操作标准化，通常使用_____中转 CPU 对不同 I/O 设备的各种操作。

7、在微程序控制技术中，分段直接编码法编码原则是_____。

8、DMA 数据传送方式中通常是以_____为单位进行数据传送的。

三、计算题（每小题 5 分，共 15 分）

1、化简函数 $F = \overline{A}\overline{B}C\overline{D} + \overline{A}BC\overline{D} + \overline{A}B\overline{C}D + \overline{A}BCD + \overline{A}B\overline{C}D + \overline{A}BCD + \overline{A}B\overline{C}D + \overline{A}BCD$ 为最简与—或表达式。


2、某计算机主存按字节编址，CPU 有 24 根地址引脚、8 根数据引脚，配有 8KB 的 Cache，Cache 与主存间采用 2 路组相联映像方式，块大小为 32B。

1) 画出主存地址的组成格式，计算并标出各组成部分的长度；

2) 若该 Cache 采用 LRU 替换算法、全写法写策略，则一个 Cache 行至少有多少位？（写出计算过程）；

3) 若 CPU 访存地址为 6B5C43H 时，计算 Cache 命中时可能的 Cache 块号及块标记的值。

3、字长为 16 位 CPU 约定主存单元长度为 16 位，指令系统的指令格式如下图所示，其中 DF=00、01、10、11 分别表示立即寻址、基址寻址、变址寻址、相对寻址方式，CPU 中只有 1 个基址寄存器（简称为 RB）和 1 个变址寄存器（简称为 RI），形式地址 A 用原码表示。



1) 该指令系统最多可定义多少种不同操作？


2) 若 (RB)=0067H、(RI)=1234H，请分别计算执行的指令为 [1122H]=3456H、[1124H]=4567H、[1126H]=6798H 时的各指令操作数值或操作数（或指令）有效地址 EA。

四、简答题（每小题 4 分，共 8 分）

1、简述 CPU 采用流水线技术的方法和目的。

3、什么叫组合逻辑控制器？它的输入信号和输出信号有哪些？

五、用下图 74LS138 译码器（输出 $\overline{Y}_0 \sim \overline{Y}_7$ 低电平有效）和门电路设计 1 位的全加器，全加器的输入 a 、 b 、 ci ，输出 s 、 co ；写出全加器输入输出真值表，画出全加器逻辑电路图。（共 7 分）



六、欲用 $32K \times 1$ 位的 SRAM 芯片构成 $128K \times 8$ 位的主存储器, 完成下列要求:

1) 写出单个 SRAM 芯片以及主存储器的地址引脚信号个数及数据引脚信号个数;

2) 主存储器共需要 $32K \times 1$ 位的 SRAM 芯片多少片? 说明各组芯片在主存储器地址空间中的地址范围 (用图或表格表示);

3) 某 CPU 地址线(20 根)为 $A_{19} \sim A_0$, MEM 读和写的控制线分别为 $\overline{MEMR}$ 和 $\overline{MEMW}$, 写出主存储器与该 CPU 连接时, 其片选信号线 $\overline{CS}$ 的有效逻辑 (表达式或电路均可)。(共 10 分)

七、CPU 内部结构及数据通路如下图所示, Y 中存放加数或减数, 时序系统采用联合控制方式, 相关微操作控制信号已在图中标出, 寄存器的微操作控制信号未标出 (用 Rx_{in} 及 Rx_{out} 表示, 如 $R0_{in}$ 及 $R0_{out}$)。

请回答下列问题:

1) CPU 中设置寄存器 Y 和 Z 的原因是什么?

2) 请写出单字指令 $LOAD\ A(R1), R2$ 即指令 $((R1)+A) \rightarrow R2$ 执行阶段的微操作命令序列。其中, 源操作数为变址寻址方式 (A 为形式地址), 目的操作数为寄存器寻址方式。(共 10 分)

