


- ۱- ساختار نیم جمع کننده تصویر ۱ را در نظر بگیرید. به ازای تمام گذارهای ممکن، تأخیر انتشار، توان مصرفی کل، توان مصرفی ایستا و انرژی مصرفی را مطابق با شرایط زیر محاسبه کنید.
  - ا. بستر آزمون: ورودی‌های تولید شده توسط *HSpice* پس از عبور از بافر به ورودی‌های مدار تحت آزمون اعمال می‌شود. هر یک از خروجی‌های مدار تحت آزمون خازن ورودی گیت چهار وارونگر را درایور می‌کنند.
  - ب. فرکانس ورودی ۱۰۰ مگاهرتز در نظر گرفته شود.
  - ت. نسبت عرض ترانزیستور نوع  $p$  به نوع  $n$  سه در نظر بگیرید. بر این اساس ترانزیستورهای نوع  $p$  دروازه نیم جمع کننده را برای رسیدن به زمان صعود و نزول تقریباً یکسان تعیین کنید.
  - ث. عرض ترانزیستور نوع  $n$  را کمینه مقدار ممکن در نظر بگیرید.



تصویر ۱ - مدار نیم جمع کننده