

ciao

riciao, riricio

March 17, 2021





Figure 1: schema del componente realizzato






Figure 2: Diagramma degli stati della macchina a stati finiti utilizzata

Le condizioni utilizzate nel processo sono le seguenti:

<i>cond1</i>	<code>count = 0</code>
<i>cond2</i>	<code>count = 1</code>
<i>cond3</i>	<code>shift_level = 3</code> (non ancora calcolato)
<i>cond4</i>	<code>!cond1 && !cond2 && !cond3</code>
<i>cond5</i>	<code>n_col · n_row > 0</code>
<i>cond6</i>	<code>count ≤ n_col · n_row + 2</code>

Si ricorda inoltre, che per ogni stato dell'FSM è presente un arco uscente implicito diretto verso lo stato WT_STR, che simboleggia la possibilità di interrompere in qualsiasi momento l'elaborazione dell'immagine corrente, tramite un segnale `i_rst = 1`