# Politecnico di Milano Dipartimento di Elettronica, Informazione e Bioingegneria

# Progetto di Reti Logiche 2020/21

Prof. Palermo Gianluca

Shalby Hazem Hesham Yousef (Codice Persona: 10596243, Matricola: 910871) Perego Niccolò (Codice Persona: 10628782, Matricola: 895468)

 $1~{\rm Aprile}~2021$ 



# Indice

1	Rec	quisiti di progetto	2
	1.1	Descrizione del problema	2
	1.2	Interfaccia del componente	2
	1.3	Descrizione della memoria e dell'interazione con il componente	3
	1.4	Esempio di funzionamento	4
2	Des	sign del componente	4
	2.1	Macchina a stati finiti	5
		2.1.1 Stati ausiliari	5
		2.1.2 Calcolo dimensioni dell'immagine	5
		2.1.3 Ricerca dei valori di massimo e minimo dell'immagine	6
		2.1.4 Elaborazione dell'immagine	6
		2.1.5 Diagramma della macchina a stati finiti	6
	2.2	Approfondimento sull'equalizzazione dell'immagine	7
	2.3	Scelte progettuali e ottimizzazioni	9
3	Tes	ting e risultati sperimentali	10
	3.1	Casi di test	10
	3.2	Risultati sperimentali	11
	3.3	Risultati di simulazione	11
4	Cor	nclusioni	11

# 1 Requisiti di progetto

## 1.1 Descrizione del problema

Si vuole realizzare un componente in grado di svolgere una versione semplificata del processo di equalizzazione dell'istogramma di un'immagine, ossia di ricalibrare il contrasto di quest'ultima, effettuando una ridistribuzione dei valori di intensità pixel per pixel.

Le immagini di cui è richiesta la manipolazione sono definite in scala di grigi a 256 livelli e hanno una dimensione massima di 128x128 pixel.

# 1.2 Interfaccia del componente

Il componente deve rispettare un'interfaccia standard così definita in liguaggio VHDL:

```
ENTITY project_reti_logiche IS PORT
    (
            i_clk
                      : IN std_logic;
                     : IN
            i_rst
                           std_logic;
            i_start : IN std_logic;
                     : IN std_logic_vector (7 DOWNTO 0);
            i_data
            o_address : OUT std_logic_vector (15 DOWNTO 0);
                   : OUT std_logic;
            o_done
                     : OUT std_logic;
            o_en
                      : OUT std_logic;
            o_we
                     : OUT std_logic_vector (7 DOWNTO 0)
            o_data
    );
END project_reti_logiche;
```

In particolare:

- i\_clk è il segnale di CLOCK in ingresso generato dal TestBench;
- i\_rst è il segnale di RESET che inizializza la macchina, predisponendola alla ricezione del segnale di START. Può essere anche asincrono;
- i\_start è il segnale di START generato dal Test Bench;
- i\_data è il segnale (vettore) che arriva dalla memoria in seguito a una richiesta di lettura;
- o\_address è il segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- o\_done è il segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;
- o\_en è il segnale di ENABLE da mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- o\_we è il segnale di WRITE ENABLE da mandare alla memoria per comunicare quale operazione si vuole svolgere su di essa. Può assumere valori 0 e 1, rispettivamente per lettura e scrittura:
- o\_data è il segnale (vettore) di uscita dal componente verso la memoria.




Figura 1: Schema del componente realizzato.

# 1.3 Descrizione della memoria e dell'interazione con il componente


Il modulo implementato dovrà dialogare in lettura e scrittura con una RAM, indirizzata al byte.

In particolare, l'algoritmo di equalizzazione sarà applicato a immagini pre-salvate in memoria, la cui grandezza effettiva (in pixel) sarà specificata dal prodotto tra le celle a indirizzo 0 e 1 della RAM, contenenti rispettivamente il numero di colonne <code>n\_col</code> e di righe <code>n\_row</code> dell'immagine, entrambi di dimensione 8 bit.

Nei byte successivi, dall'indirizzo 2 all'indirizzo  $n\_col \cdot n\_row + 1$ , sarà contenuta, pixel per pixel, sequenzialmente e in modo contiguo, l'immagine di cui è richiesta la trasformazione.

Infine, l'immagine ottenuta dal processo di equalizzazione svolto dal componente verrà salvata in memoria dall'indirizzo  $n\_col \cdot n\_row + 2$  all'indirizzo  $2 \cdot n\_col \cdot n\_row + 1$ .

Tabella 1: Schema generale del contenuto della memoria dopo un'elaborazione.



## 1.4 Esempio di funzionamento

Si riporta in seguito un esempio di elaborazione compiuta su un'immagine di test:

addr.	data	addr.	data		
0	4	17	69		
1	4	18	0		
2	52	19	12	_	_
3	55	20	255	_	_
4	122	21	72		
5	70	22	40	_	_
6	62	23	28	_	_
7	59	24	64		
8	68	25	244	_	_
9	113	26	132	_	_
10	85	27	76		
11	71	28	28	_	_
12	59	29	48	_	_
13	64	30	140		
14	87	31	104	(b) Immagine sorgente	(c) Immagine equalizzata
15	78	32	64	()	(5)
16	68	33	68		

(a) Contenuto della memoria

È evidente come l'immagine (c) presenti un contrasto maggiore rispetto alla (b). Questo è dato dall'ampliamento del range di valori assunti dai pixel dell'immagine (c), come evidenziato anche dal contenuto della memoria:

- Immagine sorgente, addr. 2 17: i pixel assumono valori da 52 a 122;
- Immagine equalizzata, addr. 18 33: i pixel assumono valori da 0 a 255.

Non avendo ancora affrontato appieno il processo svolto dal componente, si ritiene opportuno non approfondire in questa sezione l'insieme di passaggi che permettono la trasformazione dell'immagine riportata nell'esempio, che verranno ripresi in seguito.

Si rende disponibile un *TestBench* che replica l'elaborazione dell'immagine d'esempio a questo link.

# 2 Design del componente

Si è scelto di descrivere un modulo *single-process* tramite architettura *behavioral* (comportamentale) in linguaggio VHDL. Questo ha determinato la necessità di definire un algoritmo adeguato allo svolgimento dell'operazione richiesta al componente, che può essere schematizzato secondo i seguenti passaggi chiave:

- 1. Lettura n\_col e n\_row;
- 2. Calcolo dimensione dell'immagine;
- 3. Ciclo sui pixel dell'immagine sorgente per individuare tra di essi i valori di massimo e minimo;

- 4. Calcolo dei valori necessari per l'elaborazione dell'immagine;
- 5. Ciclo sui pixel dell'immagine sorgente per calcolare e salvare in memoria gli effettivi valori, pixel per pixel, dell'immagine equalizzata.

Il modulo prodotto opera quindi su una macchina a stati finiti che realizza l'algoritmo sviluppato.

#### 2.1 Macchina a stati finiti

L'FSM schematizzata è composta da 10 stati, suddivisibili in 4 gruppi principali descritti di seguito.

#### 2.1.1 Stati ausiliari

Gruppo di stati che realizza: inizio e fine del processo, richiesta di lettura e attesa della memoria.

- i. WT\_RST wait reset: stato di attesa del segnale i\_rst;
- ii. WT\_STR wait start: stato di attesa del segnale di i\_start.

In qualsiasi momento dell'elaborazione, se il segnale i\_rst è rilevato alto<sup>1</sup>, anche non in corrispondenza di i\_clk, la macchina viene riportata in questo stato, tornando in attesa di un nuovo segnale di inizio elaborazione.

Al verificarsi della condizione i\_start = 1 vengono inizializzati tutti i valori necessari al processo, prima di passare allo stato successivo. Di particolare importanza per l'algoritmo sviluppato è il segnale count (inizialmente 0), che indica l'indirizzo a cui sarà effettuata l'operazione di read alla successiva richiesta di lettura del componente;

- iii. RD\_REQ read request: stato di abilitazione della memoria in lettura. Viene predisposto su o\_address l'indirizzo della RAM che deve essere letto;
- iv. WT\_MEM wait memory: stato di attesa della memoria che permette al valore richiesto in RD\_REQ di essere correttamente riportato sul segnale i\_data al ciclo di clock successivo.
  - È un nodo decisivo per l'FSM: viene costantemente rivisitato nei cicli di lettura dei pixel dell'immagine ed è responsabile del corretto instradamento del processo, grazie a condizioni su count e shift\_value. Si occupa inoltre dell'aggiornamento della variabile count stessa, e quindi della corretta gestione del successivo dato letto in memoria;
- v. DONE done: stato in cui o\_done viene posto a '1' per segnalare la fine dell'elaborazione. A questo punto, si attende un valore di i\_start basso per tornare in WT\_STR e poter cominciare il processo di equalizzazione di una nuova immagine;

#### 2.1.2 Calcolo dimensioni dell'immagine

Gruppo di stati che permette il calcolo della dimensione effettiva dell'immagine da elaborare.

- vi. RD\_COL read column: stato in cui il valore n\_col relativo all'immagine, pronto su i\_data, è salvato su una variabile temporanea per essere utilizzato in seguito;
- vii. RD\_ROW read row: stato in cui n\_row, pronto su i\_data, viene moltiplicato con il valore n\_col salvato precedentemente per calcolare la dimensione effettiva dell'immagine e determinare se essa è adatta (n\_col · n\_row > 0) o meno per il proseguimento dell'esecuzione;

<sup>&</sup>lt;sup>1</sup>In caso di reset si è supposto che il segnale i\_start venga riportato basso per il periodo in cui il i\_rst è alto.

#### 2.1.3 Ricerca dei valori di massimo e minimo dell'immagine

Gruppo di stati che permette di individuare i valori minimo e massimo (min e max nel codice), necessari per l'effettiva elaborazione dell'immagine, tra quelli dei pixel dell'immagine sorgente.

La ricerca è svolta tramite un ciclo sui nodi RD\_REQ, WT\_MEM e CMP\_DT dell'FSM. Come già menzionato precedentemente, è WT\_MEM a occuparsi del corretto aggiornamento della variabile count, e quindi della lettura sequenziale dei pixel durante il ciclo.

viii. CMP\_DT - compare data: stato in cui il valore del pixel dell'immagine relativo all'iterazione corrente, pronto sul segnale i\_data, viene confrontato con le variabili contenenti il minimo e massimo stabiliti fino a questa iterazione del ciclo di ricerca, aggiornandole se necessario.

Se la condizione di termine della ricerca (count  $\leq$  n\_col · n\_row + 2) si verifica, si riporta count pari all'indirizzo del primo pixel dell'immagine sorgente, ovvero 2, per poi procedere alla fase di effettiva equalizzazione. Se invece non si è ancora scandagliata l'intera immagine in memoria, si procede nel ciclo al pixel successivo;

#### 2.1.4 Elaborazione dell'immagine

Gruppo di stati che svolge l'effettiva elaborazione, pixel per pixel, dell'immagine da trasformare, tramite specifici valori calcolati in PREP\_EL e un ciclo sui nodi RD\_REQ, WT\_MEM e EL\_DATA della macchina a stati finiti.

- ix. PREP\_EL prepare elaboration: stato in cui vengono stabiliti, per mezzo dei dati ottenuti negli stati precedenti, il delta\_value e lo shift\_level relativi all'immagine da elaborare, necessari per il proseguimento del processo;
- x. EL\_DATA elaborate data: stato in cui si svolge l'elaborazione effettiva del pixel dell'immagine relativo all'iterazione corrente. In particolare:
  - a. Si abilita in scrittura la memoria, ponendo in o\_address il valore dell'indirizzo di destinazione per la scrittura:  $count 1 + n_col \cdot n_row^2$ ;
  - b. Il valore del pixel dell'immagine originale, disponibile su i\_data, è utilizzato per calcolare quello del rispettivo pixel nell'immagine trasformata, il quale viene posto in o\_data per essere scritto in memoria;
  - c. Se la condizione di termine dell'elaborazione dell'immagine (count ≤ n\_col · n\_row + 2) si verifica, si passa a DONE, altrimenti si procede con l'equalizzazione del pixel successivo.

#### 2.1.5 Diagramma della macchina a stati finiti

Tabella 2: Condizioni presenti nel processo, come mostrato in Figura 3.

cond1	count = 0		
cond2	count = 1		
cond3	shift_level = 9 (non ancora calcolato)		
cond4	$!cond1 \land !cond2 \land !cond3$		
cond5	n_col · n_row > 0		
cond6	$count \le n\_col \cdot n\_row + 2$		

 $<sup>^2</sup>$ Essendo count già stato incrementato nello scorso passaggio dallo stato WT\_MEM, il pixel elaborato ad ogni iterazione è contenuto nell'indirizzo count - 1 della memoria.




Figura 3: Diagramma della macchina a stati finiti.

Si ricorda che per ogni stato dell'FSM è presente un arco uscente implicito diretto verso lo stato  $WT\_STR$ , che simboleggia la possibilità di interrompere in qualsiasi momento l'elaborazione dell'immagine corrente, tramite un segnale  $i\_rst = 1$ .

# 2.2 Approfondimento sull'equalizzazione dell'immagine

La manipolazione del contrasto dell'immagine si fonda su 4 espressioni fondamentali. Si noti che le prime due sono valutate una sola volta per ogni immagine nello stato PREP\_EL, mentre le restanti sono determinate ad ogni iterazione del ciclo di elaborazione nello stato EL\_DATA.

delta\_value = max - min
 delta\_value rappresenta la differenza tra il pixel più chiaro (valore maggiore, max) e il più scuro (valore minore, min) dell'immagine;

• shift\_value = (8 - floor<sup>3</sup>(log<sub>2</sub>(delta\_value + 1))) shift\_value determina il numero di shift a sinistra da applicare al risultato della differenza tra il pixel considerato nell'iterazione corrente e il pixel di valore minore dell'immagine;

Tabella 3: Esempi di valori di delta\_value, floor(x) e shift\_level possibili per la codifica delle immagini in scala di grigi a 256 livelli.

delta_value	floor(x) <sup>4</sup>	shift_level
0	0	8
1	1	7
2	1	7
3	2	6
:	:	:
6	2	6
7	3	5
8	3	5
:	:	:
14	3	5
15	4	4
16	4	4
:	:	:
29	4	4

delta_value	floor(x) <sup>4</sup>	shift_level
30	4	4
31	5	3
32	5	3
:	:	÷
62	5	3
63	6	2
64	6	2
:	:	:
126	6	2
127	7	1
128	7	1
:	:	:
254	7	1
255	8	0

• temp\_pixel = (current\_pixel - min)  $\ll$  shift\_level

temp\_pixel rappresenta il possibile valore da attribuire nell'immagine finale al pixel valutato in questa iterazione del ciclo di elaborazione. Si noti che il suo valore potrebbe superare il limite massimo di 255 imposto dalla codifica in scala di grigi a 256 livelli. Per questo motivo non può essere utilizzato "as-is";

• new\_pixel = min(255, temp\_pixel)

new\_pixel è pari al minimo tra 255 e temp\_pixel e rappresenta l'effettivo valore che verrà scritto sulla RAM per il pixel considerato in questa iterazione.

Riprendendo quindi l'esempio proposto nella Sezione 1.4:

- delta\_value = max min = 122 52 = 70
- shift\_value =  $(8 floor(log_2(delta_value + 1))) = 8 floor(6.149) = 2$

Iterando quindi sui pixel dell'immagine sorgente:

current_pixel	temp_pixel	new_pixel	
52	0	0	
55	12	12	
122	280	255	
70	72	72	
i :	:	:	

 $<sup>^3</sup>$ La funzione  ${ t floor}({ t x})$  svolge l'arrotondamento per difetto del valore  ${ t x}$  fornitogli come argomento.

 $<sup>^4\</sup>mathrm{Dove}$ : x =  $\log_2(\mathrm{delta\_value} + 1)$ .

#### 2.3 Scelte progettuali e ottimizzazioni

Si è scelto di progettare un componente sensibile al clock su rising\_edge.

Nell'implementazione dell'algoritmo si sottolinea la scelta di mantenere l'operazione di moltiplicazione per il calcolo della dimensione effettiva dell'immagine da processare. Nonostante il prodotto sia un operatore pesante rispetto alla semplice somma o differenza, lavorando su segnali a 8 bit la sintesi è capace di gestirlo in modo efficace tramite l'inserimento di alcuni  $DSP^5$ . Si noti inoltre che l'operazione di moltiplicazione ricorre una sola volta nell'intera elaborazione di ogni singola immagine, e non risulta quindi particolarmente rilevante rispetto all'intero processo. Questo è stato verificato attraverso lo sviluppo simultaneo rispetto alla versione proposta di una ulteriore implementazione che non facesse uso di nessun prodotto all'interno del processo. In quest'ultima non si sono osservati vantaggi significativi in termini di tempo e area di sintesi, a scapito della leggibilità del codice stesso.

Da ultimo, si noti che shift\_level, assumendo valore intero compreso tra 0 e 8, è facilmente ricavabile tramite controlli di soglia. Questo permette di evitare nel codice l'effettivo sviluppo del logaritmo indicato nella realtiva formula matematica, enunciata alla Sezione 2.2.

Di seguito, si riporta il blocco IF/ELSE utilizzato per il calcolo dello shift\_value relativo a un dato delta\_value:

```
-- pongo delta_value in temp_integer
temp_integer := TO_INTEGER(unsigned (max)) - TO_INTEGER(unsigned (min));
-- calcolo shift_level
IF temp_integer = 0 THEN
    shift_level <= 8;</pre>
ELSIF temp_integer > 0 AND temp_integer < 3 THEN
    shift_level <= 7;</pre>
ELSIF temp_integer > 2 AND temp_integer < 7 THEN
    shift_level <= 6;</pre>
ELSIF temp_integer > 6 AND temp_integer < 15 THEN
    shift_level <= 5;</pre>
ELSIF temp_integer > 14 AND temp_integer < 31 THEN
    shift_level <= 4;</pre>
ELSIF temp_integer > 30 AND temp_integer < 63 THEN
    shift_level <= 3;</pre>
ELSIF temp_integer > 62 AND temp_integer < 127 THEN
    shift_level <= 2;</pre>
ELSIF temp_integer > 126 AND temp_integer < 255 THEN
    shift_level <= 1;</pre>
ELSE
    shift_level <= 0;</pre>
END IF;
```

<sup>&</sup>lt;sup>5</sup>DSP (digital signal processor) è un processore dedicato e ottimizzato per eseguire in maniera estremamente efficiente sequenze di istruzioni ricorrenti (come ad esempio somme, moltiplicazioni e traslazioni) nell'elaborazione di segnali digitali.

# 3 Testing e risultati sperimentali

#### 3.1 Casi di test

Il corretto funzionamento del componente sviluppato è stato verificato tramite numerosi TestBench.

In particolare, si è scelto di concentrare l'attenzione su diversi casi critici possibili durante l'esecuzione e sul corretto calcolo di tutti i valori utilizzati. Di seguito una breve lista di condizioni e test più significativi:

- Corretto calcolo e utilizzo di tutti i possibili shift\_value;
- Condizione particolare:  $n_{col} \cdot n_{row} = 0^6$ ;
- Casi limite di dimensione dell'immagine: 1x1 e 128x128 pixel;
- Caso di reset dell'elaborazione;
- Caso di reset dell'elaborazione seguito da un cambio di immagine in memoria;
- Corretto rapporto tra i segnali i\_rst, i\_start e o\_done durante l'esecuzione.

Al fine di verificare la correttezza degli ultimi 3 punti in elenco, si è rivelata particolarmente utile l'analisi grafica dei segnali di input/output del modulo.




Figura 4: Analisi dei segnali i\_start, i\_rst e o\_done nell'elaborazione di 4 immagini sequenziali.

Si sono utilizzati diversi TestBench con caratteristiche differenti e dimensioni variabili dalla singola alle 10000 immagini (TB10K), redatti manualmente (da colleghi e da noi) o auto-generati tramite uno script python appositamente creato.




Figura 5: Analisi dei segnali di simulazione del TestBench TB2x2 fornito con la specifica di progetto.

 $<sup>^6</sup>$ n\_col = 0  $\vee$  n\_row = 0.

# 3.2 Risultati sperimentali

Il report di sintesi ha evidenziato l'utilizzo nell'area del modulo sintetizzato dei seguenti componenti:

Tabella 4: Risultati della tabella "utilization" generata dalla simulazione di post-synthesis.

Risorsa	Stima	Utilizzo % <sup>7</sup>
LUT	180	0.44
FF	81	0.10
DSP	1	0.42
10	38	12.67
BUFG	1	3.13

Come precedentemente accennato, è presente nel componente finale 1 DSP, dovuto alla moltiplicazione volutamente mantenuta nel processo. Si noti che il numero dei DSP utilizzati è trascurabile rispetto al numero di DSP generalmente disponibili in una scheda FPGA.

## 3.3 Risultati di simulazione

Per tutti i casi di test e *TestBench* utilizzati, sono state svolte con successo le simulazioni richieste dalle specifiche di progetto, di cui si riportano come riferimento di tempi di esecuzione relativi al *TestBench TB10K*:

Simulazione behavioral: 459410050000ps
 Simulazione post-synthesis functional: 461409950100ps

Si è inoltre verificato che il componente progettato supera le seguenti simulazioni non richieste:

- Simulazione post-synthesis timing;
- Simulazione post-implementation functional;
- Simulazione post-implementation timing.

# 4 Conclusioni

Si ritiene che l'architettura rispecchi a pieno le specifiche di progetto assegnateci. Inoltre, si ritiene di aver ampliato le nostre competenze riguardo il processo di progettazione e il funzionamento di un componente dalle caratteristiche simili a quello da noi proposto.

<sup>&</sup>lt;sup>7</sup>Percentuali riferite alla scheda FPGA utilizzata: xc7k70tfbv676-1.