ciao

riciao, ririciao

$March\ 18,\ 2021$





Figure 1: schema del componente realizzato






Figure 2: Diagramma degli stati della macchina a stati finiti utilizzata

Le condizioni utilizzate nel processo sono le seguenti:

cond1	count = 0		
cond2	count = 1		
cond3	shift_level = 3 (non ancora calcolato)		
cond4	!cond1 && !cond2 && !cond3		
cond5	n_col · n_row > 0		
cond6	$count \le n_col \cdot n_row + 2$		

Si ricorda inoltre, che per ogni stato dell'FSM è presente un arco uscente implicito diretto verso lo stato $\mathtt{WT_STR}$, che simboleggia la possibilità di interrompere in qualsiasi momento l'elaborazione dell'immagine corrente, tramite un segnale $\mathtt{i_rst} = 1$

Table 1: Esempio

(a) Contenuto della memoria

addr.	data	addr.	data
0	14	0	14
1	12	1	12
2	13	2	13
3	7	3	7
4	13	4	13
5	13	5	13
6	7	6	7
7	13	7	13
8	13	8	13
9	14	9	14
10	12	10	12
12	13	12	13
13	7	13	7
14	13	14	13
15	13	15	13
16	7	16	7
17	13	17	13

(b) Immagine sorgente

(c) Immagine equalizzata

ciao sono un testo