

1. 趋势与挑战



1.2 器件技术的挑战

- 摩尔定律
- 静态功耗 & 寄生电阻 & 统计涨落

1.3 器件技术的趋势

- 后摩尔时代的解决方案
- 新结构 & 新材料 & 新机理 & 新工艺



中山大學
SUN YAT-SEN UNIVERSITY

2、平面晶体管技术

主讲人：陈汪勇


2026年3月

- **平面晶体管结构**
- **尺寸缩小的设计方法**
- **平面器件性能增强技术**


平面MOSFET的结构




俯视图






剖面图




制造顺序



平面MOSFET的结构



V.S.



集成电路中的
大千世界

现实生活中的
热闹喧哗城市

宏单元/Block

城市中某一行政区域

标准单元

单元/小区/公寓楼

单一晶体管


单间

互连线

道路

载流子

运输工具：车辆



The diagram shows four cross-sectional views of MOSFETs. From left to right: 1. Planar FET: A flat structure with a gate stack on top of a channel region. 2. FinFET: A structure with a vertical fin on a substrate, and gates on the top and side surfaces of the fin. 3. GAAFET (Nanowire): A structure with a vertical nanowire channel, and gates on the top and side surfaces. 4. MBCFET™ (Nanosheet): A structure with a vertical channel containing multiple stacked nanosheets, and gates on the top and side surfaces.



Planar FET

FinFET



GAAFET
(Nanowire)

MBCFET™
(Nanosheet)

平面MOSFET的结构




平面MOSFET的结构




<https://sketchfab.com/3d-models/semulator3d-finfet-process-model-d4a62dbca2ab41768a0fcee414e78eff>

重掺杂源漏：电流引出


源漏扩展区(extension)




源漏重掺区(HDD)




高阻衬底：沟道调制



栅： 阈值调整




现代标准MOSFET结构




- ①: 有效沟长 l_{ch}
- ②: 物理栅长 l_g
- ③: 过覆盖长度 l_{ov}
- ④: 栅氧化层厚度 t_{ox}
- ⑤: 扩展区结深 x_{sde}
- ⑥: 源漏区结深 x_{sd}
- ⑦: 栅高 h_g
- ⑧: 侧墙宽度 l_{sp}
- ⑨: 阱深 d_w
- $N_{s,d}$: 源漏区掺杂浓度
- N_{ext} : 扩展区掺杂浓度
- N_{halo} : Halo区掺杂浓度
- N_{ch} : 沟道表面掺杂浓度
- N_{nw} : 阱区掺杂浓度

现代标准MOSFET结构




电学引出层次的完整晶体管结构




电学引出的栅电极中心距的一半作为器件的特征尺寸

Contacted Poly Pitch(CPP)



$$CPP > l_g + l_{sp} + l_{cnt}$$

第一层金属线条的中心距的一半作为集成度的特征尺寸




Contacted Poly Pitch(CPP)

Company	Samsung	TSMC	TSMC
Process	7LPP	7FF	7FFP
M2P (nm)	36	40	40
Tracks	6.75	6.00	6.00
Cell Height (nm)	243	240	240
CPP (nm)	57 [1]	57 [1]	57 [1]
DDB/SDB	DDB	DDB	SDB
Transistor density (MTx/mm ²)	95.3	96.5	113.9
Layers EUV/Total	7/58	0/75	6/65
Relative wafer manufacturing cost	1.00	0.96	1.03


第一层金属线条的中心距的一半作为集成度的特征尺寸





MOSFET 是通过改变 V_{GS} 来控制沟道的导电性，从而控制漏极电流 I_D ，是一种电压控制型器件。

MOSFET的工作原理



当 $V_{GS} < V_T$ (称为 **阈值电压**) 时, N^+ 型的源区与漏区之间隔着 P 型区, 故无漏极电流。

当 $V_{GS} > V_T$ 时, 栅下的 P 型硅表面发生 **强反型**, 形成连通源、漏区的 N 型 **沟道**, 在 V_{DS} 作用下产生漏极电流 I_D 。

对于恒定的 V_{DS} , V_{GS} 越大, 沟道中的电子就越多, 沟道电阻就越小, I_D 就越大。



转移特性曲线： V_{DS} 恒定时的 $V_{GS} - I_D$ 曲线。

转移特性反映了栅源电压 V_{GS} 对漏极电流 I_D 的控制能力。

N 沟道 MOSFET 当

$V_T > 0$ 时，称为增强型，为常关型。

$V_T < 0$ 时，称为耗尽型，为常开型。



P 沟道 MOSFET 的特性与 N 沟道 MOSFET 相对称，即



- (1) 衬底为 N 型，源漏区为 P^+ 型。
- (2) V_{GS} 、 V_{DS} 的极性以及 I_D 的方向均与 N 沟道相反。
- (3) 沟道中的可动载流子为空穴。
- (4) $V_T < 0$ 时称为增强型（常关型），
 $V_T > 0$ 时称为耗尽型（常开型）。

MOSFET输出特性曲线



输出特性曲线： $V_{GS} > V_T$ 且恒定时的 $V_{DS} - I_D$ 曲线。

可分为以下 4 段：





① 线性区 (图中 OA 段)

V_{DS} 很小时，沟道近似为一个阻值与 V_{DS} 无关的固定电阻，这时 I_D 与 V_{DS} 成线性关系。

② 过渡区 (图中的 AB 段)

随着 V_{DS} 增大, 漏附近的沟道变薄, 沟道电阻增大, 曲线逐渐下弯。当 V_{DS} 增大到 V_{Dsat} (**饱和漏源电压**) 时, 漏端处的可动电子消失, 沟道被夹断。

线性区与过渡区统称为 **非饱和区**, 有时也统称为 **线性区**。





③ 饱和区 (图中的 BC 段)

当 $V_{DS} > V_{Dsat}$ 后, 沟道夹断点左移, 漏附近只剩下耗尽区。


这时 I_D 几乎与 V_{DS} 无关而保持常数 I_{Dsat} , 曲线为水平直线。

实际上 I_D 随 V_{DS} 的增大而略有增大, 曲线略向上翘。



④ 击穿区(图中的 CD 段)


当 V_{DS} 继续增大到漏源击穿电压时，漏PN结发生雪崩击穿， I_D 急剧增大。



MOSFET输出特性曲线



以 V_{GS} 作为参变量，可得到不同 V_{GS} 下的 $V_{DS} - I_D$ 曲线族，这就是 MOSFET 的**输出特性曲线**。



将各曲线的夹断点用虚线连接起来，虚线左侧为非饱和区，虚线右侧为饱和区。

4 种类型 MOSFET 的特性曲线小结



类型	符号	输出特性	转移特性
N沟道 增强型			
N沟道 耗尽型			
P沟道 增强型			
P沟道 耗尽型			

4 种类型 MOSFET 的特性曲线小结



类型	符号	输出特性	转移特性
N沟道增强型			
N沟道耗尽型			
P沟道增强型			
P沟道耗尽型			