


上次课程学习需要**重点掌握**:

➤ MOSFET尺寸缩小的设计方法

参数	CE规则	CV规则	QCE规则
器件尺寸	$1/\alpha$	$1/\alpha$	$1/\alpha$
电压	$1/\alpha$	1	ϵ/α
掺杂浓度	α	α^2	$\epsilon\alpha$
耗尽层宽度	$1/\alpha$	$1/\alpha$	$1/\alpha$
阈值电压	$1/\alpha$	1	ϵ/α
电流	$1/\alpha$	α	ϵ^2/α
负载电容	$1/\alpha$	$1/\alpha$	$1/\alpha$
电场强度	1	α	ϵ
电路门延迟	$1/\alpha$	$1/\alpha^2$	$1/(\epsilon\alpha)$
功耗	$1/\alpha^2$	α	ϵ^3/α^2
功耗密度	1	α^3	ϵ^3
功耗延迟积	$1/\alpha^3$	$1/\alpha$	ϵ^2/α^3

- 平面晶体管理论简介
- 尺寸缩小的设计方法
- 平面器件增强技术
 - 栅工程技术
 - 载流子增强技术
 - 衬底工程技术

绝缘体或高阻半导体中可能的输运形式



→ Dominant mechanisms

Trap assisted tunneling:

(1) Trap-to-trap tunneling

(2) & (3) Electrode/trap tunneling:

.....→ Less important mechanisms

(4) Schottky emission

(5) Fowler-Nordheim Tunnelling


(6) Emission from traps to the conduction band (CB)

(7) Tunnelling from trap to the CB

(8) Direct tunnelling

直接隧穿电流

在势垒厚度极薄和低电场下，电子以一定几率通过梯形势垒。




与温度无关

*仅在耗尽区和弱反型区，隧穿载流子浓度与温度有关

$$J \sim E_{ox}^2 \exp \left(- \frac{B \left(1 - \left(1 - \frac{V_{ox}}{\phi_B} \right)^2 \right)^{\frac{3}{2}}}{E_{ox}} \right)$$


多晶硅栅注入与衬底注入电流



多晶硅栅控制的
MOS中隧穿电流
来源栅注入和衬底注入。

ECB: 衬底导带电子注入到多晶硅栅导带
HVB: 多晶硅价带空穴注入到衬底价带

F-N隧穿电流




电子波以一定几率通过强场形成的三角形势垒。

$$J \sim E_{ox}^2 \exp \left(- \frac{4\sqrt{2m^*}(q\phi_B)^2}{3q\hbar E_{ox}} \right)$$

与温度无关

热发射电流


热发射



电子在高温条件下，越过势垒，进入绝缘层导带，形成电流。

$$J = A^* T^2 \exp \left(- \frac{q \left(\phi_B - \sqrt{\frac{q E_{ox} x}{4 \pi \epsilon_{ox}}} \right)}{kT} \right)$$

Poole-Frenkel 发射电流




陷阱电子在高温条件下，激发到绝缘层导带，形成电流。

势垒降低

$$J \sim E_{ox} \exp \left(- \frac{q \left(\phi_B - \sqrt{\frac{qE_{ox}}{\pi\epsilon_{ox}}} \right)}{kT} \right)$$

欧姆电流

电子在孤立体陷阱之间通过热激发跳跃形成欧姆电流。




$$J \sim E_{ox} \exp \left(- \frac{\Delta E_{ae}}{kT} \right)$$

T_{ox} 是等比例缩小中的最重要的结构参数


$$\Delta V_T = -\frac{eN_a x_{dT}}{C_{ox}} \left[\frac{r_j}{L} \left(\sqrt{1 + \frac{2x_{dT}}{r_j}} - 1 \right) \right] < 0$$

$$I_{Dsat} = \beta \left[(V_{GS} - V_T) V_{Dsat} - \frac{1}{2} V_{Dsat}^2 \right] = \frac{1}{2} \beta (V_{GS} - V_T)^2$$



抑制短沟道效应



增强驱动电流




Si based栅介质不能持续等比例缩小



- 当 T_{ox} 小于3nm，直接隧穿电流显著增加，传统的热氧化栅介质向SiON转化，主要的工艺为 NH_3 退火或者 N_2O 氧化
- SiON在90nm节点左右达到极限值

HK的引入使得leakage降低



HK本身的缺陷密度和晶格状态对HK的leakage有非常关键的影响

HK的引入使得氧化层厚度增加

$$t_{ox} = \frac{\epsilon_{ox} S_{gate}}{C_{ox}}$$

介质的等效氧化层厚度 (Equivalent Oxide Thickness, EOT)

$$EOT = \frac{\epsilon_{SiO_2}}{\epsilon_{ox}} t_{ox}$$

其中 ϵ_{ox} 是替代介质的介电常数, t_{ox} 是替代介质物理厚度。

- 介电常数要大
- 热稳定性要高
- 界面态密度要低
- 与栅材料之间的兼容性好
- 便于沉积工艺，均匀性好


HfO₂的介电常数约为25，Al₂O₃的介电常数约为9，SiO₂的介电常数约为3.9

$$EOT = \frac{\epsilon_{SiO_2}}{\epsilon_{ox}} t_{ox}$$


HfO₂ 19.2nm, Al₂O₃ 6.9nm, SiO₂ 3nm

Hf基能够满足当前对栅介质的要求

- 高K介质材料与衬底之间会形成粗糙的界面，会造成载流子散射，导致载流子迁移率降低。
- 高K介质材料的高K值得益于内部偶极子结构，但是在栅介质层下表面附近的偶极子会发生振动并传递到沟道的硅原子，造成晶格振动，形成载流子声子散射，降低器件的速度。



- 高K介质材料中的Hf原子会与多晶硅的硅原子发生化学反应形成Hf-Si键，从而形成缺陷中心，导致无法通过离子掺杂来改变多晶硅的功函数，造成费米能级的钉扎现象。






- 利用金属代替多晶硅作为器件栅极材料，可以改善费米能级的钉扎现象，同时金属栅极具有极高的电子密度，可以有效的解决多晶栅极耗尽问题。
- 在高K介质材料与衬底之间的界面插入一层极薄的SiON薄膜，可以有效的改善高K介质材料与衬底之间的界面。

Metal/HK



历史上的不同金属栅方案


	MIPS (M etal I nserted P oly- S i)	FUSI (F ully S ilicided gate)	RPG (R eplacement P oly- G ate)
			
Dielectric	First	First	First or Last
Electrode	First	Last	Last

Gate First: 利用注入、退火、Capping等方法调制 V_t 。


Gate Last: 利用不同栅材料调制 V_t 。

金属嵌入多晶硅栅极技术


- 金属嵌入栅极工艺技术是指在高K介质材料与多晶硅栅之间嵌入高熔点金属TiN层和不同功函数层，功函数层称为“覆盖层(Cap layer)”。



1、淀积一层SiON薄膜，目的是改善高k介质材料与衬底硅的界面态




2、淀积一层高k介质层HfSiO₂，然后再经过高温氮化形成HfSiON




3、形成NMOS上覆盖层，目的是通过改变NMOS栅极的功函数来调节NMOS的阈值电压 V_t


金属嵌入多晶硅栅极技术




4、淀积厚度5nm~10nm的TiN金属覆盖层，形成金属栅



5、通过光刻和刻蚀去除PMOS区域的栅介质层和金属薄膜




6、淀积一层高k介质层HfSiO₂，然后再经过高温氮化形成HfSiON。




7、形成PMOS上覆盖层，目的是通过改变PMOS栅极的功函数来调节PMOS的阈值电压 V_t 。


金属嵌入多晶硅栅极技术



8、淀积厚度5nm~10nm的TiN金属覆盖层，形成金属栅




9、通过光刻和刻蚀去除NMOS区域第二次淀积的覆盖层




10、淀积多晶硅栅


金属嵌入多晶硅栅极技术



11、淀积 SiO_2 和 SiON 硬掩膜版层




12、通过光刻和刻蚀形成硬掩膜版层。




13、刻蚀形成栅极。

金属替代栅极技术

- 在完成ILD工艺以后，再利用刻蚀技术去除多晶硅栅和栅介质层，然后淀积高K介质层、以及合适的n型和p型功函数金属，它目的是调整MOS管的阈值电压 V_t ，最后用低阻金属（铝）填充栅沟槽，目的是为降低栅的电阻。




1、淀积ILD层




2、通过CMP进行ILD平坦化


金属替代栅极技术



3、去掉NMOS的多晶硅栅极




4、通过湿法刻蚀去掉氧化硅。




5、淀积一层的SiON薄膜，目的是改善高k介质材料与衬底硅的界面态。再通过原子层淀积技术淀积高K介质材料HfO₂。


金属替代栅极技术



6、淀积n型金属栅TaAlN




7、淀积低阻金属填充栅沟槽




8、通过CMP进行平坦化，清除多余的金属


金属替代栅极技术



9、通过光刻和干法刻蚀去掉PMOS的多晶硅栅极。




10、通过湿法刻蚀去掉氧化硅。




11、淀积一层的SiON薄膜，目的是改善高k介质材料与衬底硅的界面态。再通过原子层淀积技术淀积高K介质材料HfO₂


金属替代栅极技术



12、淀积技术淀积p型金属栅TaN。



13、通过原子层淀积技术淀积低阻金属填充栅沟槽。



14、通过CMP进行平坦化，清除多余的金属。

金属替代栅极技术 vs 金属嵌入多晶硅栅极技术

- 工艺复杂
- 器件性能好
- 高k介质层稳定性好（高温热退火后形成）
- 金属栅电阻比多晶硅栅电阻低