


- 平面晶体管理论简介
- 尺寸缩小的设计方法
- 平面器件增强技术
 - 栅工程技术
 - 载流子增强技术
 - 衬底工程技术

应变硅技术

- ① 应变硅技术的物理机理
- ② 源漏区嵌入SiC应变技术
- ③ 源漏区嵌入SiGe应变技术
- ④ 接触刻蚀阻挡层应变技术

载流子迁移率与载流子有效质量有关

在硅衬底材料中，硅具有多能谷的能带结构，沿 $\langle 100 \rangle$ 方向上其导带由六个简并能谷构成，这六个简并能谷分别有六个导带极值，并且导带底附近的等能面形状为旋转椭球面，其电子有效质量在旋转椭球等能面的不同方向上有所不同，沿椭圆短轴运动和长轴运动的有效质量分别为 m_t 和 m_l 。




- 假设电场强度 E_x 沿 x 方向的迁移率 μ_1 ，其余能谷中的电子，沿 x 方向的迁移率 $\mu_2 = \mu_3$ 。设电子的浓度为 n ，则每个能谷单位体积中有 $n/6$ 个电子，电流密度 J_x 应是六个能谷中电子对电流的贡献的总和。
- 硅的 $m_l = 0.98m_0$ ， $m_t = 0.19m_0$ ，所以 $m_c = 0.26m_0$ ， m_0 是电子惯性质量， m_c 是电导有效质量。

$$\mu_1 = q\tau_n/m_l$$

$$\mu_2 = \mu_3 = q\tau_n/m_t$$

$$\mu_c = \frac{1}{3}(\mu_1 + \mu_2 + \mu_3)$$

$$J_x = nq\mu_c E_x$$



电导有效质量的示意图


单轴张应力使导带分裂



当在[100]方向施加**单轴张应力**时，原有的六重简并的能谷（ Δ_6 ）也会发生分裂，分裂为两组：

一组是向上移动的能量较高的二重简并能谷即次能谷（ Δ_2 ）；


一组是向下移动的能量较低的四重简并能谷即主能谷（ Δ_4 ）。



单轴张应力使导带分裂



由于主能谷的能量较低，被电子占据的几率较大，对于沿[100]方向，其主能谷等能面的轴向垂直于[100]方向，电子的电导有效质量是 $m_c = \frac{4}{6} * m_t = 0.1267m_0$ ，它比体硅的电子电导有效质量 $m_c = 0.26m_0$ 小，所以**施加单轴张应力可以降低张应力方向的电子电导有效质量。**




单轴压应力使价带分裂



硅材料的价带非常复杂，为了简单描述硅发生应变时的能带变化情况，利用抛物线表示重空穴带（HH），轻空穴带（LH）和自旋-轨道耦合能带。

未发生应变时，HH和LH在价带顶附近重合




单轴压应力使价带分裂



引入应力后，不仅使轻重空穴带发生劈裂，而且能带形状也会发生改变：

- 施加**单轴压应力**时的能带图，重空穴带和轻空穴带发生分裂，轻空穴带上升，重空穴带下降，空穴首先占据轻空穴带，**空穴平均电导有效质量降低**，空穴的电导有效质量是 $m_p^l = 0.16m_0$ 。
- 施加单轴张应力时的能带图，轻空穴带下降，重空穴带上升，空穴首先占据重空穴带，空穴平均电导有效质量升高，空穴的电导有效质量是 $m_p^h = 0.53m_0$ 。



张应力能够提升电子迁移率

压应力能够使得轻空穴带能量上升，空穴迁移率增强

应变方式	NMOS I_{dsat}	PMOS I_{dsat}
双轴张应变	增大	减小
双轴压应变	减小	增大
单轴张应变	增大	减小
单轴压应变	减小	增大

双轴应变：诱生应变为全局应变，通常是两个方向上形成相当大小的应变


单轴应变：诱生应变为局部应变，主要是同一方向应力的变化

应变硅技术

- ① 应变硅技术的物理机理
- ② 源漏区嵌入SiC应变技术
- ③ 源漏区嵌入SiGe应变技术
- ④ 接触刻蚀阻挡层应变技术

- **源漏区嵌入SiC应变技术被广泛用于提高NMOS的速度**
- **它是通过外延生长技术在源漏嵌入SiC材料，从而对沟道产生张应力，降低电子的电导有效质量。**


- 硅的晶格常数是 $5.431\text{\AA}$ ，碳的晶格常数是 $3.57\text{\AA}$ ，硅与碳的不匹配率是34.27%，从而使得SiC的晶格常数小于纯硅，并且碳的晶格常数远小于硅的晶格常数，SiC材料只需很少的碳原子就可得到很高的应力。




SiC材料外延生长工艺:

- 选择性比较差，它在源漏凹槽衬底生长的同时，也会在氧化物等非单晶区域上生长，例如侧壁和STI上。
- 通过CVD淀积和湿法刻蚀技术，进行多次淀积和多次刻蚀的方式完成外延生长SiC材料。


利用CVD工艺在单晶硅衬底获得单晶态的SiC薄膜，而在氧化物等非单晶区域上得到非晶态的SiC薄膜，由于非晶态的薄膜SiC薄膜具有较高的刻蚀率，所以通过多次淀积和多次刻蚀循环在源漏单晶硅衬底上选择性生长出一定厚度的单晶态SiC薄膜。



(a)




(b)




(c)

1. 选取形成侧墙和LDD结构的工艺为起点。
2. 淀积一层 SiO_2 氧化层，作为SiC外延生长的阻挡层。
3. 通过光刻和刻蚀，去除NMOS区域的 SiO_2 氧化层。



4. 选择性刻蚀硅衬底，在NMOS源漏形成凹槽。




5. 在NMOS源漏凹槽硅衬底上外延生长SiC应变材料。


应变硅技术

- ① 应变硅技术的物理机理
- ② 源漏区嵌入SiC应变技术
- ③ 源漏区嵌入SiGe应变技术
- ④ 接触刻蚀阻挡层应变技术

- **源漏区嵌入SiGe应变材料可以提高PMOS的速度。**
- **它是通过外延生长技术在源漏嵌入SiGe材料，从而对沟道产生单轴压应力，改变硅价带的能带结构，降低空穴的电导有效质量。**


硅的晶格常数是 $5.431\text{\AA}$ ，锗的晶格常数是 $5.653\text{\AA}$ ，硅与锗的不匹配率是 4.09% ，从而使得SiGe的晶格常数大于纯硅。






(a)

1. 淀积一层的 SiO_2 氧化层，作为SiGe外延生长的阻挡层。




(b)

2. 通过光刻和刻蚀，去除PMOS区域的 SiO_2 氧化层。



(c)

3. 选择性刻蚀硅衬底，在PMOS源漏形成凹槽。




(d)

4. 通过外延技术，在PMOS源漏凹槽硅衬底选择性外延生长单晶态的SiGe薄膜，同时进行原子p型硼掺杂。

应变硅技术


- ① 应变硅技术的物理机理
- ② 源漏区嵌入SiC应变技术
- ③ 源漏区嵌入SiGe应变技术
- ④ 接触刻蚀阻挡层应变技术

- **接触孔刻蚀阻挡层应变技术（Contact Etch Stop Layer - CESL）** 是利用 Si_3N_4 产生单轴张应力来提升NMOS速度和压应力来提升PMOS速度的应变技术。
- **该应变技术仅适用于45nm及其以下工艺的短沟道器件**




(a)

1. 选取45nm工艺技术已经形成金属硅化物的工艺为起点。




(b)

2. 通过紫外光PECVD淀积高应力的覆盖层 Si_3N_4 , Si_3N_4 提供单轴拉应力。




(c)

3. 通过光刻和干法刻蚀, 去除PMOS区域的覆盖层 Si_3N_4 。



(d)



(e)

4. 通过双频射频电源PECVD淀积高应力的覆盖层 Si_3N_4 , Si_3N_4 提供单轴压应力。

5. 通过光刻和干法刻蚀, 去除NMOS区域的第二次淀积的覆盖层 Si_3N_4 。

- 平面晶体管理论简介
- 尺寸缩小的设计方法
- 平面器件增强技术
 - 栅工程技术
 - 载流子增强技术
 - 衬底工程技术

高迁移率沟道材料

	Si	Ge	GaAs	InP	InAs	InSb
electron mob. (cm ² /Vs)	1600	3900	9200	5400	40000	77000
electron effective mass (/m ₀)	m _t : 0.19 m _l : 0.916	m _t : 0.082 m _l : 1.467	0.067	0.08	0.026	0.0135
hole mob. (cm ² /Vs)	430	1900	400	200	500	850
hole effective mass (/m ₀)	m _{HH} : 0.49 m _{LH} : 0.16	m _{HH} : 0.28 m _{LH} : 0.044	m _{HH} : 0.45 m _{LH} : 0.082	m _{HH} : 0.45 m _{LH} : 0.12	m _{HH} : 0.57 m _{LH} : 0.35	m _{HH} : 0.44 m _{LH} : 0.016
band gap (eV)	1.12	0.66	1.42	1.34	0.36	0.14
permittivity	11.8	16	12	12.6	14.8	17

- Ge适合PMOS, III-V适合NMOS



SOI 技术 (silicon on insulator)



➤ 平面晶体管理论简介

- MOSFET结构、工作原理、阈值电压、电流电压方程、直流参数、小信号参数、等效电路、短沟道效应

➤ 尺寸缩小的设计方法

- CE规则、CV规则、QCE规则、MOSFET一般设计流程

➤ 平面器件增强技术

- 栅工程技术、载流子增强技术、衬底工程技术

- 纸质版，4月15日上课交

- 1、某铝栅N沟道MOSFET的衬底掺杂浓度为 $N_A=1e15\text{cm}^{-3}$ ，栅 SiO_2 氧化层厚度为120nm，栅氧化层中有效电荷面密度为 $3e11\text{cm}^{-2}$ ，试确定该器件为耗尽型还是增强型，并计算 V_T
- 2、某N沟道MOSFET的 $V_T=1\text{V}$ ， $\mu_n=500\text{cm}^2\text{V}^{-1}\text{s}^{-1}$ ， SiO_2 氧化层厚度为80nm， $W/L=100$ ，求当 $V_{GS}=6\text{V}$ 时， V_{DS} 分别为2、4、6、8、10V时的漏极电流

- 纸质版，4月15日上课交

3、某N沟道MOSFET 的 $N_A=1e15\text{cm}^{-3}$ ，栅 SiO_2 氧化层厚度为 150nm ， $\mu_n=500\text{cm}^2\text{V}^{-1}\text{s}^{-1}$ ， $L=4\mu\text{m}$ ， $W=100\mu\text{m}$ ， $V_T=0.5\text{V}$ ，计算 $V_{GS}=4\text{V}$ 时的跨导 g_{ms} 和截止频率 f_T

4、试计算题3中器件在工作电压为 5V 时，分别按CV和CE规则缩小 0.7 倍时($1/\alpha=0.7$)，对应的 V_T 、 I_D 、 t_d 、动态功耗的值

5、已知某技术代的等效EOT为 1.7nm ，试计算分别采用 HfO_2 和 Al_2O_3 作为栅介质材料的厚度