



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)

درس سیستم های قابل بازپیکربندی

استاد: دکتر صاحب الزمانی

تدریس یار: دکتر ملکوتی

شایان نقی زاده

402131043

تمرین سری دوم

سوال 1)

- خانواده Cyclone نسبت به Stratix مصرف انرژی کمتری دارد.

بله

این جمله به طور کلی درست است. خانواده Cyclone از محصولات FPGA شرکت Intel (Altera) به گونه‌ای طراحی شده است که با مصرف انرژی کمتر و هزینه پایین‌تر نسبت به سری Stratix عمل کند. سری Stratix به‌طور خاص برای عملکردهای پیچیده‌تر و پردازش‌های سنگین بهینه‌سازی شده است و بنابراین معمولاً مصرف انرژی بیشتری دارد. Cyclone معمولاً در کاربردهایی که نیاز به مصرف انرژی کم و هزینه مناسب دارند،

- معماری کلی تراشه‌های برنامه‌پذیر از تولیدکننده‌ای به تولیدکننده دیگر کاملاً متفاوت است .

خیر

این جمله به طور کلی درست نیست. معماری کلی تراشه‌های برنامه‌پذیر (مانند FPGA ها (از تولیدکننده‌ای به تولیدکننده دیگر کاملاً متفاوت نیست. در حقیقت، اکثر تولیدکنندگان FPGA از معماری‌های مشابهی مانند استفاده از بلوک‌های منطقی قابل برنامه‌ریزی، بلوک‌های حافظه، و منابع ورودی/خروجی بهره می‌گیرند. هرچند هر شرکت ممکن است جزئیات طراحی، بهینه‌سازی‌ها، و فناوری‌های خاص خود را داشته باشد که باعث تفاوت‌هایی در عملکرد، مصرف انرژی، یا کارایی کلی محصول شود، اما اصول و معماری کلی تقریباً یکسان است.

- مدل های Cyclone تولیدی شرکت اینتل دارای هسته ARM هستند.

خیر

تمام مدل های این شرکت با معماری سایکلون پردازنده سخت ندارند.

	Cyclone® V E FPGA	Optimized for low system cost and power for a wide spectrum of general logic and DSP applications.
	Cyclone® V GX FPGA	Optimized for low cost and power for 614 Mbps to 3.125 Gbps transceiver applications.
	Cyclone® V GT FPGA	FPGA industry's lowest cost and power for 6.144 Gbps transceiver applications.
	Cyclone® V SE SoC FPGA	Integrated ARM® Cortex®-A9 MPCore® Processor System optimized for low system cost and power for a wide spectrum of general logic and DSP applications.
	Cyclone® V SX SoC FPGA	Integrated ARM® Cortex®-A9 MPCore® Processor System optimized for low cost and power for 614 Mbps to 3.125 Gbps transceiver applications.
	Cyclone® V ST SoC FPGA	Integrated ARM® Cortex®-A9 MPCore® Processor System - FPGA industry's low cost and power for 6.144 Gbps transceiver applications.

- بلوک های منطق ی قابل پیکربندی در خانواده اسپارتان دارای slice های مشابه هستند.

بله

مشابه هم هستند ولی ممکن است از نوع sliceX sliceL sliceM باشد که فقط در Carry chain و قابلیت حافظه توزیع شده متفاوت اند.

- برای ارتباط دو سیستم مبتنی بر اسپارتان LX25 با سرعت بالا می توان از رابط Gigabyte استفاده کرد.

خیر

بستگی به مدل دارد طبق جدول در LX25 این قابلیت وجود ندارد ولی در LX25T وجود دارد.

بلوک های فرستنده / گیرنده گیگابیتی

• GTP:

□ ۶۴ Mbps تا ۳/۱۲۵ Gbps

Device	Logic Cells ⁽¹⁾	Configurable Logic Blocks (CLBs)			DSP48A1 Slices ⁽³⁾	Block RAM Blocks		CMTs ⁽⁵⁾	Memory Controller Blocks (Max) ⁽⁶⁾	Endpoint Blocks for PCI Express	Maximum GTP Transceivers	Total I/O Banks	Max User I/O
		Slices ⁽²⁾	Flip-Flops	Max Distributed RAM (Kb)		18 Kb ⁽⁴⁾	Max (Kb)						
XC6SLX4	3,840	600	4,800	75	8	12	216	2	0	0	0	4	132
XC6SLX9	9,152	1,430	11,440	90	16	32	576	2	2	0	0	4	200
XC6SLX16	14,579	2,278	18,224	136	32	32	576	2	2	0	0	4	232
XC6SLX25	24,051	3,758	30,064	229	38	52	936	2	2	0	0	4	266
XC6SLX45	43,661	6,822	54,576	401	58	116	2,088	4	2	0	0	4	358
XC6SLX75	74,637	11,662	93,296	692	132	172	3,096	6	4	0	0	6	408
XC6SLX100	101,261	15,822	126,576	976	180	268	4,824	6	4	0	0	6	480
XC6SLX150	147,443	23,038	184,304	1,355	180	268	4,824	6	4	0	0	6	576
XC6SLX25T	24,051	3,758	30,064	229	38	52	936	2	2	1	2	4	250
XC6SLX45T	43,661	6,822	54,576	401	58	116	2,088	4	2	1	4	4	296
XC6SLX75T	74,637	11,662	93,296	692	132	172	3,096	6	4	1	8	6	348
XC6SLX100T	101,261	15,822	126,576	976	180	268	4,824	6	4	1	8	6	498
XC6SLX150T	147,443	23,038	184,304	1,355	180	268	4,824	6	4	1	8	6	540

- بلوک URAM در اسپارتان قابل پیکربندی به صورت دسترسی تک کاناله و دو کاناله است.

خیر

در اسپارتان از این نوع حافظه موجود نیست و URAM یک ویژگی کلیدی در خانواده های پیشرفته تر UltraScale ، مانند Kintex UltraScale و Virtex UltraScale است.

- خانواده آرتیکس 7 دارای بیش از 700 ضربکننده سخت افزاری است .

خیر

فقط یک مدل از این خانواده بیشتر از 740 است.

1	Artix-7	XC7A200T-1FFG1156C	FGG1156	215,360	13,140	740	XCM-211-200T		296	DDR3 RocketIO	
2	Artix-7	XC7A15T-1FTG256C	FTG256	16,640	900	45	EDX-302-15T		56		
3	Artix-7	XC7A35T-1FTG256C	FTG256	33,280	1,800	90	EDX-302-35T		56		
4	Artix-7	XC7A50T-1FTG256C	FTG256	52,160	2,700	120	EDX-302-50T		56	USB Comm. HS-SPEED	
5	Artix-7	XC7A75T-1FTG256C	FTG256	75,520	3,780	180	EDX-302-75T		56		
6	Artix-7	XC7A100T-1FTG256C	FTG256	101,440	4,860	240	EDX-302-100T		56		
7	Artix-7	XC7A100T-1FTG256C	FTG256	101,440	4,860	240	XCM-307-100T		56		
8	Artix-7	XC7A35T-1FTG256C	FTG256	33,280	1,800	90	XCM-305-35T		56		
9	Artix-7	XC7A200T-1FBG676C	FBG676	215,360	13,140	740	XCM-208-200T		296		
10	Artix-7	XC7A100T-1FGG484C	FGG484	101,440	4,860	240	XCM-114-100T		128	DDR3 RocketIO	
11	Artix-7	XC7A200T-1FBG484C	FBG484	215,360	13,140	740	XCM-114-200T		128	DDR3 RocketIO	
12	Artix-7	XC7A100T-1FGG484C	FGG484	101,440	4,860	240	XCM-023-100T		100	DDR3 RocketIO	
13	Artix-7	XC7A200T-1FBG484C	FBG484	215,360	13,140	740	XCM-023-200T		100	SIF40	
14	Artix-7	XC7A100T-1FGG484C	FGG484	101,440	4,860	240	XCM-023W-100T		100	DDR3	
15	Artix-7	XC7A200T-1FBG484C	FBG484	215,360	13,140	740	XCM-023W-200T		100		
16	Artix-7	XC7A100T-1FGG484C	FGG484	101,440	4,860	240	XCM-023Z-100T		100		
17	Artix-7	XC7A200T-1FBG484C	FBG484	215,360	13,140	740	XCM-023Z-200T		100		

- بلوکهای MLAB در سایکلون برای پیادهسازی FIFO مناسب نیست.

خیر

به طور کلی بلوکهای حافظه MLAB در FPGA های خانواده Cyclone به ویژه Cyclone V و Cyclone IV از حافظه های کوچک و کم عمقی هستند که بیشتر برای پیاده سازی حافظه های کوچک با تأخیر پایین یا به عنوان Lookup Table (LUT) استفاده می شوند. این بلوکها برای پیاده سازی ساختارهای FIFO (First-In-First-Out) که نیاز به عمق بیشتر و مدیریت پیچیده تر داده ها دارند، مناسب نیستند.

برای پیاده سازی FIFO در FPGA های Cyclone، استفاده از بلوکهای حافظه بزرگ تر به نام M10K در Cyclone V و یا بلوکهای M9K در Cyclone IV توصیه می شود که به طور خاص برای چنین کاربردهایی طراحی شده اند و از ویژگی های لازم برای مدیریت FIFO برخوردارند.

البته بستگی دارد و برای FIFO سایز های خیلی کوچک این امکان وجود دارد.

ولی به طور کلی برای همه سایز مناسب نیست.

- معماری FPGA ها برای داده های پردازشی با سایز مختلف مناسب نیست و برای این منظور GPU ها کاربرد بیشتری دارند.

بله

این جمله تا حدی درست است، اما نیاز به توضیح و جزئیات بیشتری دارد. معماری FPGA ها معمولاً برای پردازش موازی با کارایی بالا طراحی شده است و می تواند برای کاربردهای پردازشی با سایزهای داده ثابت و مشخص بهینه سازی شود. اما در مواردی که اندازه داده ها متغیر است یا به توان پردازشی بالایی برای داده های پیچیده و بزرگ نیاز داریم، پیاده سازی و مدیریت پردازش در FPGA ها چالش برانگیز و زمان بر می شود.

از سوی دیگر، معماری GPU ها به طور خاص برای پردازش داده های با اندازه های متغیر و الگوریتم های پیچیده طراحی شده اند، زیرا شامل تعداد زیادی هسته پردازشی قابل برنامه ریزی هستند که می توانند به صورت پویا وظایف مختلف را اجرا کنند. در کاربردهایی مانند یادگیری عمیق و پردازش تصویر، که نیاز به پردازش حجم بالایی از داده های با اندازه های متغیر و غیرقابل پیش بینی دارند، GPU ها به دلیل انعطاف پذیری بیشتر و سهولت برنامه نویسی، کاربرد بیشتری دارند.

بنابراین، FPGA ها برای پردازش های ثابت و تکراری با حجم بالا مناسب هستند، در حالی که GPU ها برای پردازش داده های پیچیده و متغیر با حجم بالا ترجیح داده می شوند.

- در Stratix 10 از معماری LUT قابل شکستن استفاده شده است که قادر به تامین دو LUT با 3 ورودی و یک LUT با 4 ورودی با ورودیهای مستقل است.

خیر

این پیکربندی در cyclone 5 امکان دارد نه stratix10

Cyclone 5

• تطبیق پذیری ALM:

- یک LUT 6 ورودی
- دو LUT 4 ورودی
- یک LUT 4 ورودی + دو LUT 3 ورودی

سوال (2)

خانواده‌های FPGA آلترّا Cyclone و Stratix، برای کاربردهای مختلف طراحی شده‌اند و هر کدام ویژگی‌های خاصی دارند که آنها را برای سناریوهای متفاوت مناسب می‌سازد. خانواده Cyclone به دلیل قیمت مناسب، مصرف توان پایین و طراحی بهینه، بیشتر برای کاربردهایی مانند سیستم‌های embedded اینترنت اشیا و دستگاه‌های الکترونیکی مصرفی مناسب است. این خانواده، عملکرد خوبی را در سطح متوسط ارائه می‌دهد و برای کاربردهایی که نیاز به تراکم منطقی بالا و پهنای باند بسیار سریع ندارند، ایده‌آل است. از طرف دیگر، خانواده Stratix به گونه‌ای طراحی شده که بتواند عملکرد بالا و پهنای باند بیشتری را برای کاربردهای پیچیده‌تر ارائه دهد. این خانواده برای کاربردهایی همچون شبکه‌های پرسرعت، پردازش داده‌های سنگین، هوش مصنوعی، و سیستم‌های پردازش تصویر مناسب است؛ زیرا شامل ویژگی‌هایی چون تعداد بیشتری از منابع DSP، حافظه‌های تعبیه‌شده بزرگتر، و پهنای باند بیشتر برای ورودی و خروجی‌ها است.

به طور کلی، Cyclone در مواقعی که نیاز به طراحی مقرون‌به‌صرفه و کم‌مصرف با عملکرد متوسط است، انتخاب مناسبی است. در مقابل، اگر پروژه به سرعت پردازش بالا و پهنای باند زیادی نیاز داشته باشد، Stratix انتخاب بهتری خواهد بود.

در ادامه طبق datasheet به بررسی هر کدام به این صورت می‌پردازیم که از هر خانواده تراشه قوی‌ترین هر دو را مقایسه می‌کنیم که مقایسه کمی منطقی باشد.

ابتدا از تراشه خانواده cyclone شروع می‌کنیم یکی از قوی‌ترین تراشه این خانواده یعنی تراشه از سری [cyclone 10](#) که cyclone 10 GX است درسته است که این تراشه هسته پردازشی مانند [cyclone 5](#) ندارد ولی منابع بیشتر دارد پس برای مقایسه آن را انتخاب می‌کنیم. که در لینک‌ها منابع موجود در این تراشه آورده شده از سمت دیگر برای خانواده stratix از تراشه [Intel® Stratix® 10 GX](#) استفاده می‌کنیم که جزو تراشه‌های قدرتمند این خانواده است که یک نگاه کلی برای هر کدام در لینک موجود است.

در حالت کلی ما میدانیم که خانواده stratix تراشه‌های قوی‌تری نسبت به cyclone دارد از نظر منابع که می‌توان در زیر نیز آن را مشاهده کرد.

- ابتدا از نظر تکنولوژی ساخت این دو تراشه را بررسی می کنیم پس سراغ فایل های device overview این تراشه ها می رویم .

تراشه خانواده stratix

Table 1. Key Features of Stratix 10 Devices Compared to Stratix V Devices

Feature	Stratix V FPGAs	Stratix 10 FPGAs and SoCs
Process technology	28 nm TSMC (planar transistor)	14 nm Intel tri-gate (FinFET)

تراشه خانواده cyclone

Summary of Intel Cyclone 10 GX Features

Table 3. Summary of Features for Intel Cyclone 10 GX Devices

Feature	Description
Technology	TSMC's 20-nm process technology

هر دو تراشه برای fab house شرکت تایوانی یعنی TSMC است با این تفاوت که stratix تکنولوژی جدید تری است و سمتی stratix این سری از مدل ترانزیستوری fin-FET استفاده کرده است که نسبت به MOSFET تکنولوژی جدید تری است پس می توان اینگونه برداشت کرد که می توانند روی یک Die تعداد بیشتری ترانزیستور قرار دهند و منابع بیشتری داشته باشند.

- همانطور که گفتیم این تراشه از خانواده stratix دارای هسته سخت است که اطلاعات آن نیز قابل مشاهده است.

Table 1. Key Features of Stratix 10 Devices Compared to Stratix V Devices

Feature	Stratix V FPGAs	Stratix 10 FPGAs and SoCs
Process technology	28 nm TSMC (planar transistor)	14 nm Intel tri-gate (FinFET)
Hard processor core	None	Quad-core 64 bit Arm Cortex-A53 (SoC only)

ویژگی های این پردازنده در اسناد این تراشه آمده است

Feature	Description
Quad-core Arm Cortex-A53 MPCore processor unit	2.3 MIPS/MHz instruction efficiency - CPU frequency up to 1.5 GHz - At 1.5 GHz total performance of 13,800 MIPS - Armv8-A architecture - Runs 64 bit and 32 bit Arm instructions 16 bit and 32 bit Thumb instructions for 30% reduction in memory footprint - Jazelle* RCT execution architecture with 8 bit Java byte codes
	- Superscalar, variable length, out-of-order pipeline with dynamic branch prediction - Improved Arm Neon* media processing engine - Single- and double-precision floating-point unit - Arm CoreSight* debug and trace technology
System Memory Management Unit	Enables a unified memory model and extends hardware virtualization into peripherals implemented in the FPGA fabric
Cache Coherency unit	Changes in shared data stored in cache are propagated throughout the system providing bi-directional coherency for co-processing elements.
Cache	- L1 Cache 32 KB of instruction cache w/ parity check 32 KB of L1 data cache w /ECC - Parity checking - L2 Cache 1MB shared 8-way set associative - SEU Protection with parity on TAG ram and ECC on data RAM - Cache lockdown support
On-Chip Memory	256 KB of scratch on-chip RAM
External SDRAM and Flash Memory Interfaces for HPS	- Hard memory controller with support for DDR4, DDR3 40 bit (32 bit + 8 bit ECC) with select packages supporting 72 bit (64 bit + 8 bit ECC) - Support for up to 2666 Mbps DDR4 and 2166 Mbps DDR3 frequencies - Error correction code (ECC) support including calculation, error correction, write-back correction, and error counters - Software Configurable Priority Scheduling on individual SDRAM bursts - Fully programmable timing parameter support for all JEDEC-specified timing parameters - Multiport front-end (MPFE) scheduler interface to the hard memory controller, which supports the AXI[®] Quality of Service (QoS) for interface to the FPGA fabric - NAND flash controller - ONFI 1.0 - Integrated descriptor based with DMA - Programmable hardware ECC support - Support for 8 and 16 bit Flash devices - Secure Digital SD/SDIO/MMC controller

همانطور هم که گفتیم تراشه cyclone 10 این ویژگی را ندارد.

- از نظر logic element های قابل برنامه ریزی تفاوت فاحشی با هم دارند که برای cyclone داریم.

Resource	Product Line			
	10CX085	10CX105	10CX150	10CX220
Logic Elements (LE) (K)	85	104	150	220
ALM	31,000	38,000	54,770	80,330

در حالی که برای خانواده stratix

Table 4. Stratix 10 GX/SX FPGA and SoC Family Plan—FPGA Core (part 1)

Stratix 10 GX/SX Device Name	Logic Elements (KLE)	M20K Blocks	M20K Mbits	MLAB Counts	MLAB Mbits	18x19 Multipliers ⁽²⁾
GX 400/ SX 400	378	1,537	30	3,276	2	1,296
GX 650/ SX 650	612	2,489	49	5,364	3	2,304
GX 850/ SX 850	841	3,477	68	7,124	4	4,032
GX 1100/ SX 1100	1,325	5,461	107	11,556	7	5,184
GX 1650/ SX 1650	1,624	5,851	114	13,764	8	6,290
GX 2100/ SX 2100	2,005	6,501	127	17,316	11	7,488
GX 2500/ SX 2500	2,422	9,963	195	20,529	13	10,022
GX 2800/ SX 2800	2,753	11,721	229	23,796	15	11,520
GX 1660	1,679	6,162	120	14,230	9	6,652
GX 2110	2,073	6,847	134	17,856	11	7,920
GX 10M	10,200	12,950	253	87,984	55	6,912

که حتی ضعیف ترین سری این خانواده از قوی ترین سری 5 cyclone بیشتر LE دارد.

- مورد بعدی که قابل قیاس است حافظه داخلی آن که به آن M20K (20Kbit) می گوید.

برای stratix

Feature	Stratix V FPGAs	Stratix 10 FPGAs and SoCs
Embedded memory (M20K)	52 Mbits	253 Mbits

در حالی که برای cyclone داریم.

Resource		Product Line			
		10CX085	10CX105	10CX150	10CX220
Logic Elements (LE) (K)		85	104	150	220
ALM		31,000	38,000	54,770	80,330
Register		124,000	152,000	219,080	321,320
Memory (Kb)	M20K	5,820	7,640	9,500	11,740
	MLAB	653	799	1,152	1,690

- مورد بعدی که بحث می کنیم DSP های این تراشه است که اولین چه تعدادی اند و ثانیا چه عملیاتی را شامل می شوند.

برای تراشه cyclone

Essentials		Download Specifications ↓
Product Collection	Intel® Cyclone® 10 GX FPGA	
Marketing Status	Launched	
Launch Date ?	2017	
Lithography ?	20 nm	
Resources		
Logic Elements (LE) ?	220000	
Adaptive Logic Modules (ALM) ?	80330	
Adaptive Logic Module (ALM) Registers ?	321320	
Fabric and I/O Phase-Locked Loops (PLLs) ?	10	
Maximum Embedded Memory ?	13.43 Mb	
Digital Signal Processing (DSP) Blocks ?	192	
Digital Signal Processing (DSP) Format ?	Multiply, Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)	
Hard Memory Controllers ?	Yes	
External Memory Interfaces (EMIF) ?	DDR3, DDR3L, LPDDR3	

و برای تراشه stratix

Essentials

[Download Specifications](#)

Product Collection	Intel® Stratix® 10 GX FPGA
Marketing Status	Launched
Launch Date ?	2013
Lithography ?	14 nm

Resources

Logic Elements (LE) ?	2073000
Adaptive Logic Modules (ALM) ?	702720
Adaptive Logic Module (ALM) Registers ?	2810880
Fabric and I/O Phase-Locked Loops (PLLs) ?	16
Maximum Embedded Memory ?	145 Mb
Digital Signal Processing (DSP) Blocks ?	3960
Digital Signal Processing (DSP) Format ?	Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Hard Memory Controllers ?	Yes
External Memory Interfaces (EMIF) ?	DDR, DDR2, DDR3, DDR4, HMC, MoSys, QDR II, QDR II+, RLDRAM II, RLDRAM 3

- مورد بعدی که مقایسه می کنیم تعداد I/O است

برای تراشه stratix

I/O Specifications

Maximum User I/O Count ?	688
I/O Standards Support ?	3.0 V to 3.3 V LVTTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL

و برای cyclone

I/O Specifications

Maximum User I/O Count ?	284
I/O Standards Support ?	3.0 V LVTTTL, 1.2 V to 3.0 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL

در این قسمت به مقایسه تراشه virtex از شرکت Xilinx قدیم و AMD فعلی با تراشه stratix شرکت intel می پردازیم.
از نظر تکنولوژی برای بررسی این دو تراشه سراغ تراشه virtexUltraScale+ رفتیم که می توان گفت قوی ترین تراشه این خانواده است.

16 nm Virtex UltraScale+ FPGA performance enables accurate system modeling and fast verification of targeted designs. While the VU19P enables real I/O traffic, Vivado™ Design Suite and AMD tools allow developers to bring-up software and implement custom features before physical part availability.

طبق گفته amd از تکنولوژی 16nm در ساخت این تراشه استفاده شده است.

و تراشه stratix ما از 14nm استفاده می کند.

Table 1. Key Features of Stratix 10 Devices Compared to Stratix V Devices

Feature	Stratix V FPGAs	Stratix 10 FPGAs and SoCs
Process technology	28 nm TSMC (planar transistor)	14 nm Intel tri-gate (FinFET)

می توان گفت که این دو تراشه از نظر تکنولوژی نزدیک بهم هستند.

مورد بعدی که مقایسه می شود تعداد logic block ها یا logic cell ها است.
برای اینکه مقایسه عادلانه باشد همانطور که گفته شد بهترین نوع virtex را با بهترین نوع stratix قیاس کردیم.

که برای virtex داریم

Virtex UltraScale+ VU19P FPGA

- > Xilinx's highest capacity FPGA
- > 3rd generation emulation-class devices, tools, IP, and flows
- > Built for extreme logic capacity, interconnect, and bandwidth intensive applications

OVERVIEW

Virtex® UltraScale+™ VU19P devices provide the highest logic capacity, interconnect, and external memory bandwidth available in an FPGA with 9M logic cells, over 2,000 I/Os, and 80 high-speed transceivers. VU19P is tuned for extreme logic capacity, interconnect and bandwidth-intensive applications.

VU19P implements 1.6x more logic in a single device than the previous generation, which enables customers to implement large designs with fewer components. The UltraScale™ architecture, co-optimized with the Vivado Design Suite, enables 30% higher performance than its predecessor, which eases timing closure.

This is Xilinx's 3rd generation of emulation-class devices. Customers can take advantage of software, IP, and tool flow maturity to bring the world's largest designs to market quickly and confidently.

HIGHLIGHTS

Programmable System Integration

- > 9M logic cells

Table 4. Stratix 10 GX/SX FPGA and SoC Family Plan—FPGA Core (part 1)

Stratix 10 GX/SX Device Name	Logic Elements (KLE)	M20K Blocks	M20K Mbits	MLAB Counts	MLAB Mbits	18x19 Multipliers ⁽²⁾
GX 400/ SX 400	378	1,537	30	3,276	2	1,296
GX 650/ SX 650	612	2,489	49	5,364	3	2,304
GX 850/ SX 850	841	3,477	68	7,124	4	4,032
GX 1100/ SX 1100	1,325	5,461	107	11,556	7	5,184
GX 1650/ SX 1650	1,624	5,851	114	13,764	8	6,290
GX 2100/ SX 2100	2,005	6,501	127	17,316	11	7,488
GX 2500/ SX 2500	2,422	9,963	195	20,529	13	10,022
GX 2800/ SX 2800	2,753	11,721	229	23,796	15	11,520
GX 1660	1,679	6,162	120	14,230	9	6,652
GX 2110	2,073	6,847	134	17,856	11	7,920
GX 10M	10,200	12,950	253	87,984	55	6,912

مشاهده می کنیم که تعداد stratix تا 10 میلیون می رسد درحالی که virtex نزدیک به 9 میلیون سلول دارد. که می توان اینگونه برداشت کرد به جهت استفاده از تکنولوژی کوچک تر توانستند تعداد سلول های بیشتری را روی تراشه جا بدهند.

درباره هسته پردازشی سخت تراشه virtex ultrascale+ این ویژگی را ندارد ولی stratix ما این ویژگی را دارد که جدول آن در مقایسه قبلی آمده است.

از نظر حافظه داخلی

طبق چیزی که گفته شده تراشه virtex حافظه 224Mb است.

Product Table	
XCVU19P	
Memory (Mb)	224

و stratix طبق چیزی که دیدیم 253Mb حافظه دارد.

Feature	Stratix V FPGAs	Stratix 10 FPGAs and SoCs
Embedded memory (M20K)	52 Mbits	253 Mbits

و از نظر DSP بلاک تراشه virtex 3840 بلاک دارد

Product Table	
XCVU19P	
System Logic Cells (K)	8,938
DSP Slices	3,840
Memory (Mb)	224

در حالی که ما دیدیم stratix 3960 بلاک دارد.

Essentials

[Download Specifications](#)

Product Collection	Intel® Stratix® 10 GX FPGA
Marketing Status	Launched
Launch Date	2013
Lithography	14 nm

Resources

Logic Elements (LE)	2073000
Adaptive Logic Modules (ALM)	702720
Adaptive Logic Module (ALM) Registers	2810880
Fabric and I/O Phase-Locked Loops (PLLs)	16
Maximum Embedded Memory	145 Mb
Digital Signal Processing (DSP) Blocks	3960
Digital Signal Processing (DSP) Format	Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Hard Memory Controllers	Yes
External Memory Interfaces (EMIF)	DDR, DDR2, DDR3, DDR4, HMC, MoSys, QDR II, QDR II+, RLDRAM II, RLDRAM 3

و از نظر تعداد I/O ما برای stratix داریم تعداد کل I/O ها

I/O Specifications

Maximum User I/O Count² ⓘ

688

I/O Standards Support ⓘ

3.0 V to 3.3 V LVTTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL

و برای virtex

Product Table

XCVU19P

System Logic Cells (K)	8,938
DSP Slices	3,840
Memory (Mb)	224
PCIe® Gen3x16/Gen4x8/CCIX	8
GTY/GTM Transceivers (32.75/58 Gb/s)	80/0
I/O	2,072

علت تفاوت این دو این است که تراشه که ما برای مقایسه انتخاب کردیم بین cyclone و stratix این تعداد I/O دارد در حالی که به جدول زیر نگاه کنیم تعداد stratix 10 GX تا 2304 می رسد.

Product Name	Launch Date	Logic Elements (LE)	Digital Signal Processing (DSP) Blocks	Maximum Embedded Memory	Maximum User I/O Count ²	Package Options
☐ Intel® Stratix® 10 GX 10M FPGA	2019	10200000	3456	308 Mb	2304	F4938
☐ Intel® Stratix® 10 GX 2500 FPGA	2013	2422000	5011	208 Mb	1160	F1760, F2397, F2912
☐ Intel® Stratix® 10 GX 2800 FPGA	2013	2753000	5760	244 Mb	1160	F1760, F2397, F2912
☐ Intel® Stratix® 10 GX 1650 FPGA	2013	1624000	3145	122 Mb	704	F1760, F2397
☐ Intel® Stratix® 10 GX 2100 FPGA	2013	2005000	3744	138 Mb	704	F1760, F2397
☐ Intel® Stratix® 10 GX 2110 FPGA	2013	2073000	3960	145 Mb	688	F1760
☐ Intel® Stratix® 10 GX 1660 FPGA	2013	1679000	3326	129 Mb	688	F1760
☐ Intel® Stratix® 10 GX 1100 FPGA	2013	1325000	2592	114 Mb	688	F1760
☐ Intel® Stratix® 10 GX 850 FPGA	2013	841000	2016	72 Mb	688	F1760
☐ Intel® Stratix® 10 GX 650 FPGA	2013	612000	1152	52 Mb	392	F1152
☐ Intel® Stratix® 10 GX 400 FPGA	2013	378000	648	32 Mb	392	F1152

اگر بهترین تراشه خانواده stratix10 یعنی Intel® Stratix® 10 GX 10M FPGA را در نظر بگیریم منابع آن کمی نسبت به virtex ultrascale XCVU19P بیشتر است فقط از نظر تعداد Virtex DSP بیشتر است.

Product Name	Launch Date	Logic Elements (LE)	Digital Signal Processing (DSP) Blocks	Maximum Embedded Memory	Maximum User I/O Count	Package Options
☐ Intel® Stratix® 10 GX 10M FPGA	2019	10200000	3456	308 Mb	2304	F4938

XCVU19P	
System Logic Cells (K)	8,938
DSP Slices	3,840
Memory (Mb)	224
PCIe® Gen3x16/Gen4x8/CCIX	8
GTy/GTM Transceivers (32.75/58 Gb/s)	80/0
I/O	2,072

اینطور می توان گفت هر کدام از این تراشه ها از این دو شرکت دارای سطح های مختلفی هستند و هر کدام از این سطوح هم که اگر به صورت یک خانواده در نظر گرفته بشود با منابع متنوعی موجود است که مشتریان بتوانند به راحتی تراشه خود را انتخاب کنند.

ولی در مقایسه که انجام شد می توان اینگونه گفت که تراشه cyclone و stratix که برای یک شرکت هستند اصولاً در سطوح متفاوتی هستند و عمدتاً مقایسه این دو اشتباه است چون برای کاربرد های خیلی متفاوتی هستند ولی از طرفی تراشه virtex ultrascale و stratix10 به عنوان دو تراشه قدرتمند قابل مقایسه و بحث هستند می توان گفت که از نظر منابع در عمده موارد این stratix است که منابع بیشتری دارد ولی نه خیلی ولی virtex از جهت ابزارهای نرم افزاری مانند Vivado Design Suite و تعداد بیشتر Transceiver که تا 128 کانال Transceiver ارائه می دهد، در حالی که Stratix 10 GX حداکثر 96 کانال دارد. این ویژگی برای سیستم هایی با نیاز به ارتباطات موازی فراوان مفید است.

از سمتی تراشه های intel قابلیت hyper register دارند که در هر مسیر داده ای قرار می گیرد و به طراح اجازه می دهد که رجیسترها را در هر نقطه ای از مدار قرار دهد. و در سمتی دیگر Xilinx از UltraRam استفاده می کند

Hyper-Register

ویژگی ای در معماری HyperFlex تراشه های Stratix 10 که با قرار دادن رجیسترها در مسیرهای داده، تأخیر را کاهش داده و فرکانس پردازش را افزایش می دهد.

UltraRAM

یک حافظه داخلی در تراشه های UltraScale+ که با ظرفیت بالا و تأخیر کم، نیاز به حافظه خارجی را کاهش می دهد و برای برنامه های داده محور بهینه است.

این طور می توان گفت که این دو از نظر منابع خیلی شبیه به هم هستند و ممکن است هر کدام از نظر یکی یا چند تا از پارامترها برتری نسبت به دیگری داشته باشد و نمی توان گفت که کدام از دیگری بهتر است.

سوال 3

خیر، کاهش دقت ذخیره‌سازی از طریق کوانتیزاسیون در FPGA ها، خصوصاً در پیاده‌سازی شبکه‌های عصبی، همواره منجر به کاهش دقت مدل نمی‌شود. در واقع، با استفاده از تکنیک‌های مناسب کوانتیزاسیون، می‌توان دقت محاسبات را تقریباً حفظ کرد، در حالی که بهینه‌سازی‌های قابل توجهی در مصرف منابع سخت‌افزاری، سرعت اجرا، و مصرف انرژی به دست آورد.

ولی این نکته را باید در نظر داشت که اگر این کوانتیزاسیون بیش از اندازه باشد ممکن است به دقت صدمه بزند (البته ادعا می‌شود که در بعضی شبکه‌ها می‌توانند وزن‌های شبکه را باینری نیز کنند).

کوانتیزاسیون روش‌های متفاوت زیاد دارد که می‌توان اینگونه گفت که در بعضی از کارهایی که انجام شده به این صورت است که طول بیت را کم می‌کنند و در بعضی دیگر سیستم عددی را تغییر و یا هر دو این روش‌ها را با هم ترکیب می‌کنند که در ادامه درباره آن صحبت می‌کنیم

کوانتیزاسیون شبکه عصبی یکی از روش‌های بهینه‌سازی است که برای کاهش اندازه مدل‌ها و تسریع عملیات پردازشی استفاده می‌شود. این تکنیک مقادیر عددی (مانند وزن‌ها و داده‌های ورودی) را از یک بازه دقت بالا (مانند اعداد 32 بیتی یا 64 بیتی) به دقت پایین‌تر (مانند اعداد 8 بیتی یا حتی 4 بیتی) نگاشت می‌کند. دلیل اصلی استفاده از این روش، **کاهش پیچیدگی محاسباتی و نیاز به حافظه** است که منجر به **افزایش کارایی مدل** در سیستم‌های Embedded Systems و دستگاه‌هایی با منابع محدود مانند گوشی‌های هوشمند، IoT و سخت‌افزارهای لبه (Edge Devices) می‌شود.

روش کوانتیزاسیون عموماً شامل دو روش اصلی است

کوانتیزاسیون قبل از آموزش (Post-Training Quantization)

کوانتیزاسیون آگاه از آموزش (Quantization-Aware Training)

در روش اول، مدل به طور کامل با اعداد دقت بالا آموزش داده می‌شود و سپس وزن‌ها و عملیات به اعداد با دقت پایین‌تر نگاشت می‌شوند. در مقابل، در روش دوم، فرآیند کوانتیزاسیون در طول آموزش مدل لحاظ می‌شود تا اثر دقت پایین در عملکرد نهایی حداقل شود.

کوانتیزاسیون همچنین از تکنیک‌هایی مانند **کوانتیزاسیون یکنواخت و غیریکنواخت** استفاده می‌کند. در روش یکنواخت، بازه اعداد به بخش‌های مساوی تقسیم می‌شود، در حالی که در روش غیریکنواخت، تقسیم‌بندی به نحوی انجام می‌شود که داده‌ها در بازه‌های پرکاربرد تراکم بیشتری داشته باشند.

یکی از چالش‌های کوانتیزاسیون، حفظ دقت مدل است، زیرا کاهش تعداد بیت‌ها می‌تواند به از دست دادن اطلاعات منجر شود. با این حال، تحقیقات نشان داده‌اند که استفاده از الگوریتم‌های تنظیم‌پذیر و کوانتیزاسیون آگاه از آموزش می‌تواند به حداقل رساندن این خطا کمک کند. این روش‌ها نه تنها عملکرد را حفظ می‌کنند، بلکه قابلیت استقرار مدل‌ها را در دستگاه‌های واقعی افزایش می‌دهند.

همانطور که گفته شد به طور کلی ما دو روش کوانتیزاسیون داریم

Quantization-Aware Training (QAT)

به عنوان یکی از روش‌های پیشرفته در کوانتیزاسیون، امکان کاهش دقت ذخیره‌سازی مدل‌های یادگیری عمیق را فراهم می‌کند بدون آنکه دقت کلی مدل به طور چشمگیری افت کند. در این روش، کوانتیزاسیون در طول فرآیند آموزش مدل اعمال می‌شود تا شبکه بتواند به تغییرات ناشی از کاهش دقت سازگار شود. این رویکرد، وزن‌ها و مقادیر محاسباتی را به فرم دقیق‌تری تنظیم می‌کند و اغلب منجر به حفظ دقت مدل در محیط‌های محدود به منابع سخت‌افزاری مانند FPGA ها می‌شود. به عنوان نمونه، در مقاله

[EfficientQAT: Efficient Quantization-Aware Training for Large Language Models](#)

روش جدیدی برای کوانتیزاسیون معرفی شده است. این تکنیک باعث بهبود بازده کوانتیزاسیون در مدل‌های بزرگ زبانی شده و در عین حال نیاز به منابع محاسباتی را کاهش داده است. نتایج این پژوهش نشان داده که با استفاده از این روش، حتی کوانتیزاسیون به 2 بیت می‌تواند با کاهش بسیار ناچیز دقت، مدل‌هایی با مصرف حافظه بهینه‌تر تولید کند، که این امر در کاربردهای صنعتی حیاتی است

Post-Training Quantization

یک روش ساده و کارآمد برای کاهش دقت ذخیره‌سازی مدل‌های یادگیری عمیق است که بدون نیاز به بازآموزی یا داده‌های برچسب‌دار انجام می‌شود. این روش برای بهینه‌سازی مدل‌ها جهت استفاده در سخت‌افزارهای محدود به منابع، مانند FPGA و دستگاه‌های موبایل، بسیار مفید است. در مقاله

[HyQ: Hardware-Friendly Post-Training Quantization for CNN-Transformer Hybrid Networks](#)

یک روش جدید PTQ برای مدل‌های هیبریدی CNN و Transformer ارائه شده است که بهینه‌سازی‌های خاصی برای تسریع اجرا روی FPGA ها و کاهش مصرف منابع سخت‌افزاری دارد. نتایج آزمایش‌ها نشان می‌دهد که با کاهش دقت به INT8، تنها 0.39% افت دقت نسبت به مدل اصلی FP32 روی دیتاست ImageNet-1k رخ داده است. علاوه بر این، استفاده از این روش در FPGA باعث کاهش چشمگیر منابع سخت‌افزاری، از جمله مصرف LUT (1.8 تا 2.1 برابر) و Flip-Flop (1.3 تا 1.9 برابر)، شده است، که آن را برای برنامه‌های عملیاتی در لبه (Edge) و دستگاه‌های هوش مصنوعی مناسب می‌کند.

به طور خلاصه دو روش بالا مشخص می‌کند که این عملیات قبل آموزش باشد یا بعد ولی در ادامه به دو دسته دیگر می‌پردازیم.

Uniform Quantization

در این روش، دامنه اعداد به قطعات مساوی تقسیم می‌شود و هر قطعه به یک مقدار مشخص نگاشت می‌شود.

به عنوان یک مثال ساده تبدیل اعداد 32 بیتی شناور به 8 بیتی صحیح می‌توان اشاره کرد یا مثلاً تبدیل به integer با طول های کمتر .

Non-Uniform Quantization

در این روش، مقیاس نگاشت بین اعداد ثابت نیست و برای بخش‌هایی از دامنه که اهمیت بیشتری دارند، دقت بیشتری اعمال می‌شود.

مثل تبدیل یک عدد 32 بیتی ثابت به 8 بیت شناور که طول کمتری اشغال می‌کند.

در روش های که از Non-Uniform Quantization استفاده شده در حقیقت فاصله بین دو عددی که در نمایش داده شده ثابت نیست مانند fixed point یا integer و این فاصله ها برای عدد کوچک کمتر می شود که باعث می شود دقت خوبی داشته باشیم به خصوص در شبکه های عصبی که وزن ها در نزدیک صفر قرار دارند.

بر این اساس روش های کوانتیزاسیون Non-Uniform متفاوتی وجود دارد که هر کدام کاربرد خاصی دارند که در ادامه اشاره می‌کنیم.

- سیستم اعداد لگاریتمی
- سیستم اعداد باقیمانده
- ممیز شناور
- پوزیت
- سیستم‌های اعداد ترکیبی

روش های بالا هر کدام به جهت داشتن scale factor متغییر که دارند متفاوت اند.

سوال 4)

با پیشرفت‌های اخیر در حوزه شبکه‌های عصبی، نیاز به سخت‌افزارهای تخصصی برای پردازش کارآمد این مدل‌ها افزایش یافته است. در این راستا، معماری‌های FPGA مانند Versal ACAP, Speedster7t و Stratix 10 توسعه یافته‌اند. در ادامه، به مقایسه این سه معماری و مزایای هر یک در کاربردهای شبکه عصبی می‌پردازیم.

Speedster7t

Speedster7t یکی از پیشرفته‌ترین معماری‌های FPGA است که توسط Achronix طراحی شده و برای کاربردهایی که نیاز به پهنای باند بالا و پردازش سریع دارند، بهینه‌سازی شده است. این معماری به‌ویژه برای بارهای کاری مرتبط با هوش مصنوعی، یادگیری ماشین، پردازش شبکه، و شتاب‌دهنده‌های داده طراحی شده است. در ادامه به ویژگی‌های کلیدی این معماری می‌پردازیم:

ویژگی‌های اصلی:

1. شبکه داخلی (NoC (Network on Chip:

Speedster7t دارای یک شبکه داخلی مبتنی بر RISC Network-on-Chip است که امکان ارتباط سریع بین بلوک‌های مختلف FPGA را فراهم می‌کند.

این ویژگی انتقال داده با پهنای باند بالا و تأخیر بسیار کم را در تراشه تضمین می‌کند.

2. حافظه GDDR6:

این FPGA از حافظه‌های GDDR6 پشتیبانی می‌کند که پهنای باند حافظه‌ای تا 4Tbps را ارائه می‌دهد.

این قابلیت به‌طور خاص برای کاربردهای داده‌محور مانند یادگیری عمیق و پردازش بلادرنگ مناسب است.

3. بلوک‌های DSP پیشرفته:

- بلوک‌های DSP در Speedster7t برای انجام عملیات ریاضی پیشرفته مانند ضرب ماتریس بهینه شده‌اند.

- این بلوک‌ها برای پردازش سنگین در یادگیری ماشین، تحلیل داده، و الگوریتم‌های فیلترینگ سیگنال طراحی شده‌اند.

4. منابع منطقی گسترده:

این معماری از تعداد بالای Logic Elements پشتیبانی می‌کند که برای طراحی‌های پیچیده و پردازش موازی بسیار مناسب است.

5. رابط‌های پرسرعت:

Speedster7t شامل PCIe Gen4، Ethernet تا G400، و سایر پروتکل‌های ارتباطی با سرعت بالا است که برای انتقال سریع داده‌ها ضروری هستند.

6. انعطاف‌پذیری بالا:

به دلیل طراحی قابل برنامه‌ریزی و قابلیت سفارشی‌سازی زیاد، Speedster7t می‌تواند برای کاربردهای مختلف مانند شتاب‌دهنده‌های AI و یادگیری عمیق تنظیم شود.

کاربردها:

یادگیری ماشین و هوش مصنوعی: بهینه برای شتاب‌دهی شبکه‌های عصبی و تحلیل داده‌های بلادرنگ.

شبکه‌های پرسرعت: مناسب برای سیستم‌های ارتباطی G5، مسیریابی شبکه، و سوئیچینگ داده.

پردازش تصویر و ویدئو: توانایی انجام پردازش‌های پیچیده در زمان واقعی.

مزایا:


پهنای باند حافظه بسیار بالا با GDDR6.

شبکه داخلی NoC برای کاهش تأخیر ارتباطات داخلی.

بلوک‌های DSP قدرتمند برای محاسبات پیچیده.


محدودیت‌ها:

این معماری به دلیل پیچیدگی و ویژگی‌های پیشرفته، ممکن است برای کاربردهای با منابع محدود یا هزینه پایین مناسب نباشد.



معماری Speedster7t

Versal ACAP



معماری versal acap

1. AI (AI Engines)

- شامل واحدهای محاسباتی تخصصی برای تسريع پردازش‌های مرتبط با یادگیری عمیق و محاسبات ماتریسی.
- این هسته‌ها عملکرد فوق‌العاده‌ای در عملیات موازی و سنگین دارند.

2. FPGA

- همچنان مانند FPGAهای معمولی قابلیت برنامه‌ریزی منطقی را ارائه می‌دهد، که آن را برای کاربردهای انعطاف‌پذیر مناسب می‌کند.

3. حافظه و پهنای باند بالا:

- از حافظه‌های داخلی پرسرعت استفاده می‌کند که برای بارهای کاری سنگین مانند تحلیل داده‌ها و پردازش سیگنال مناسب است.

4. رابط‌های ارتباطی سریع:

- پشتیبانی از PCIe Gen4 و Ethernet با سرعت بالا، مناسب برای انتقال داده‌های سریع.

کاربردها:

- مناسب برای پردازش بلادرنگ (Real-Time Processing) در سیستم‌های تعبیه‌شده.

- شتاب‌دهنده‌های یادگیری عمیق و هوش مصنوعی.
- کاربردهای شبکه با تأخیر پایین و پهنای باند بالا.

. به عنوان مثال، در [مقاله‌ای](#) به بررسی روش‌های بهینه‌سازی GEMM بر روی Versal ACAP پرداخته شده است که نشان‌دهنده توانایی بالای این معماری در پردازش‌های ماتریسی است که در زیر ویژگی دو تراشه استفاده شده آن روی این دو تراشه مشخص است.

TABLE I: Hardware platform characteristics.

Device		Versal VC1902	Stratix 10 NX 2100
FPGA	Logic Elements/Cells	1968K	2073K
	On-chip Memory	20.5 MB	16.75 MB
	DSP Slices	1968	–
	Tensor Blocks	–	3960
AIE Cores		400	–
AIE Memory		12.5 MB	–
Processing System		ARM A72 + R5F	–
DRAM Technology		DDR4	HBM2
Peak DRAM BW		102.4 GB/s	512 GB/s
Theor. Peak TOPs (int8)*		135 TOPs	143 TOPs
Peak Power		165 W	125 W
Process		7nm TSMC	14nm Intel

Stratix 10

همان طور که در بالا توضیح دادیم این معماری توسط Intel توسعه یافته و با تمرکز بر عملکرد بالا و مصرف توان بهینه طراحی شده است. Stratix 10 از فناوری HyperFlex بهره می‌برد که امکان پیاده‌سازی مدارهای با فرکانس بالا را فراهم می‌کند.

جدول زیر مقایسه این تراشه برای این عملیات در مقاله است

Comparison of Versal ACAP and Stratix 10 NX

Feature	Versal ACAP (AMD/Xilinx)	Stratix 10 NX (Intel)
Compute Architecture	AI Engines	Tensor Blocks
Operating Frequency	Up to 1.2 GHz	Up to 1.4 GHz
Processing Power (int8)	77 TOPs	68 TOPs
Energy Efficiency (int8)	0.94 TOPs/W	1.35 TOPs/W
On-Chip Memory	Embedded AIE Memory	HBM2
Memory Bandwidth	High (but less than HBM2)	Very High (HBM2)
Recommended Application	Low-latency Hybrid Processing	Heavy Data Workloads
Flexibility in Design	High	Moderate

نتیجه‌گیری: هر سه معماری با هدف بهینه‌سازی پردازش‌های شبکه‌های عصبی توسعه یافته‌اند، اما با رویکردهای متفاوت Speedster7t با تمرکز بر پهنای باند بالا، Versal ACAP با ترکیب واحدهای پردازشی متنوع و Stratix 10 با بهره‌گیری از فناوری‌های پیشرفته مانند HyperFlex و بلوک‌های Tensor، هر کدام مزایا و کاربردهای خاص خود را دارند. انتخاب مناسب بین این معماری‌ها بستگی به نیازهای خاص کاربرد و معیارهای عملکردی مورد نظر دارد.

Versal ACAP

- برای کاربردهایی که نیاز به تأخیر پایین و پردازش ترکیبی (hybrid) دارند، مانند تحلیل بلادرنگ یا سیستم‌های تعبیه‌شده، عملکرد بهتری دارد.
- معماری هسته‌های AI امکان پردازش موازی و قابل‌برنامه‌ریزی بیشتری را فراهم می‌کند.

Stratix 10 NX

- به دلیل پهنای باند حافظه بالا (HBM2) و بهره‌وری انرژی بهتر در پردازش‌های سنگین، برای مدل‌های یادگیری عمیق بزرگ و کاربردهای مبتنی بر داده‌های حجیم مناسب‌تر است.

سوال 5)


برای این سوال طبق ویدیوهای این [لیست](#) و این [git](#) جلو رفتیم.

در محله اول


یک بافر برای نوشتن داده های که از قسمت PS می خواهیم بخوانیم ایجاد می کنیم اندازه این بافر 512 است که به اندازه یک سطر از ماتریس است که در واقع پیکسل های تصویر ما است البته یک بافر کم است و ما نیاز به 3 بافر داریم که بتوانیم 3 سطر ابتدایی عکس را در این بافرهای قرار دهیم برای این 3 بافر استفاده شده است که ماتریس Gaussian ما برای بلور کردن تصویر یک ماتریس 3 در 3 است همچنین ما یک بافر چهارم برای سرعت بخشیدن استفاده کردیم که در هنگام کار کردن بخش PL بتوانیم سطر چهارم را برای بقیه محاسبات در بافر قرار دهیم که در ادامه کد Verilog این بافر را قرار دادیم.

```
34 reg [8:0] rdPntr;
35
36 always @(posedge i_clk)
37 begin
38     if(i_data_valid)
39         line[wrPntr] <= i_data;
40     end
41
42 always @(posedge i_clk)
43 begin
44     if(i_rst)
45         wrPntr <= 'd0;
46     else if(i_data_valid)
47         wrPntr <= wrPntr + 'd1;
48     end
49
50 assign o_data = {line[rdPntr],line[rdPntr+1],line[rdPntr+2]};
51
52 always @(posedge i_clk)
53 begin
54     if(i_rst)
55         rdPntr <= 'd0;
56     else if(i_rd_data)
57         rdPntr <= rdPntr + 'd1;
58     end
59 end
```


بعد از تعریف این بافر باید واحدی که قرار است بلور تصویر و اعمال ماتریس روی آن را ایجاد کنیم که اسم این واحد را conv قرار دادیم این واحد در حقیقت وظیفه اجرای سخت افزاری الگوریتم sobel با استفاده از 3 بافر ورودی را دارد که کد در فایل پیوست و بخشی از آن در زیر آمده است



واحد بعدی در حقیقت واحد کنترلی است وظیفه آن پر کردن بافرهای ورودی و اعمال الگوریتم و قرار دادن حاصل در واحد خروجی است.




در آخر تمام ماژول های تولید شده را به یک IP تبدیل می کنیم و در imageProcessingSystem از آن استفاده کردیم و در کنار ps برای تولید bitstream قرار دادیم.



برای قسمت PL یک Testbench نوشتیم که خروجی آن قابل مشاهده است.



تصویر خروجی



تصویر اصلی

فایل پروژه به همراه بخش PS در فایل پیوست پروژه موجود است.


در ادامه برای اجرای دیگر این الگوریتم را با HLS نیز پیاده سازی کردیم که کد آن نیز در پیوست موجود است

این کد به این صورت است که ابتدا هر پیکسل برای یک تصویر 128 در 128 در یک آرایه ذخیره می شود با استفاده از write_enable بعد از ذخیره شدن الگوریتم شروع به اجرا می شود و در زمان اجرا اجازه خواندن دیتا به ps داده نمی شود به محظ اتمام خواند بیت processing_done یک می شود و اجازه خواندن به قسمت ps داده می شود و این واحد دیتا (8 بیت) را با هر بار خواندن به سمت ps ارسال می کند.

```

1 #include <ap_int.h>
2
3 #define WIDTH 128
4 #define HEIGHT 128
5 #define ARRAY_SIZE (WIDTH * HEIGHT)
6
7 static ap_uint<8> memory[ARRAY_SIZE];
8 static ap_uint<8> processed_memory[ARRAY_SIZE];
9
10 void top_function(ap_uint<8> data_in, ap_uint<1> write_enable, ap_uint<1> read_enable, ap_uint<8>& data_out)
11 {
12     #pragma HLS INTERFACE ap_none port=data_in
13     #pragma HLS INTERFACE ap_none port=write_enable
14     #pragma HLS INTERFACE ap_none port=read_enable
15     #pragma HLS INTERFACE ap_none port=data_out
16     #pragma HLS INTERFACE ap_none port=done
17     #pragma HLS INTERFACE ap_ctrl_none port=return
18
19     static ap_uint<14> counter = 0;
20     static ap_uint<1> memory_filled = 0;
21     static ap_uint<1> processing_done = 0;
22
23     #pragma HLS pipeline
24
25     if (write_enable && !memory_filled) {
26         memory[counter] = data_in;
27         counter++;
28         if (counter == ARRAY_SIZE) {
29             counter = 0;
30             memory_filled = 1;
31             processing_done = 0;
32         }
33     }
34 }

```



در حقیقت در این ماژول با استفاده از یک حلقه برای خواندن و یک حلقه برای نوشتن در قسمت ps کنترل می شود و با این دو حلقه دیتا را ارسال محاسبات را انجام و خروجی را دریافت می کند.